JPS5852873A - 逆導通サイリスタの接合形成法 - Google Patents

逆導通サイリスタの接合形成法

Info

Publication number
JPS5852873A
JPS5852873A JP56150672A JP15067281A JPS5852873A JP S5852873 A JPS5852873 A JP S5852873A JP 56150672 A JP56150672 A JP 56150672A JP 15067281 A JP15067281 A JP 15067281A JP S5852873 A JPS5852873 A JP S5852873A
Authority
JP
Japan
Prior art keywords
layer
thyristor
diode
section
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56150672A
Other languages
English (en)
Inventor
Kimihiro Muraoka
公裕 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Denki Seizo KK
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Denki Seizo KK
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Denki Seizo KK, Toyo Electric Manufacturing Ltd filed Critical Toyo Denki Seizo KK
Priority to JP56150672A priority Critical patent/JPS5852873A/ja
Publication of JPS5852873A publication Critical patent/JPS5852873A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131Thyristors having built-in components
    • H10D84/135Thyristors having built-in components the built-in components being diodes
    • H10D84/136Thyristors having built-in components the built-in components being diodes in anti-parallel configurations, e.g. reverse current thyristor [RCT]

Landscapes

  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は逆導通サイリスタに関し、特にサイリスタ部の
ターンオフタイムとダイオード部の逆回復電荷の調和を
計ることを目的とした製造方法の改善に関するものであ
る@ 以下、本発明について図面を用いて詳細な説明を行う。
第imlは従来一般に用いられる逆導通サイリスタの構
造を示す縦断面図、第21iI(a)は転流時の逆導通
サイリスタの電流、電圧の波形図、第2図(blはls
2図(1)のA部拡大図である。
逆導通サイリスタの構成を大別すると341図に示すよ
うな構成となる。即ちサイリスタsl、ダイオード部2
、サイリスタ部lとダイオード部2P3 の間に位置する分離帯3および表面整形s4から構成さ
れ、すイリスタ部l、ダイオード部2、分離帯3および
表面整形部4は一枚のシリコン円板5内にそれぞれの機
能を発揮するように接合が形成されている。
シリコン円板5の片面には、タングステンがらなリアノ
ード電極となる補強用支持電極6が、アル電ニウムを主
成分とするロー材7を介して一体化されている0鵞たシ
リコン円板6の他の面には、サイリスタ部1のゲート電
極8とサイリスタ部l−分離帯3−ダイオード部2を短
絡する形状で、カソード電極9がアルミ蒸着法で形成さ
れている。
シリコン円板δ内のサイリスタ部lは、N鳳工電ツタ一
層10. P勝ベース層11、N1層12、N藤ベース
層13、Pl工tツタ一層14の6層から形成されてい
るが、ゲート電極8部は周知のごと<Pgベース層11
、N1層12、Nlベース層13、PI3工(yタ一層
14の4層で形成されている。
一方、ダイオード部2は2層15、N1層12、N+層
16の3層から形成されている。
特開昭58− 52873(2) 表面整形部4における接合構造は前記ダイオード@2と
同一であり、素子耐圧に応じて端面加工が施されている
このようにチmyパ制御やインバータ制御などに用いら
れる逆導通サイリスタは、1枚の基板内にサイリスタ部
とダイオード部が 分離帯を境にして逆並列に接続され
て一体化した構造をもっていることが41像である。逆
導通量イリスタは導通状態にある量イリスタ電流をし中
断するために、ダイオード部にサイリスタ電流とは逆向
含の電流を流すことにより阻止状態となりこの動作を転
流と呼称している。
第1図(1)は転流時の逆導通サイリスタの電流。
電圧波形図で電流を実線で、電圧を破線で示し、第[1
1(b)は第意図(息)のA部拡大図である。ダイオー
ド部に電流が流れた後、ダイオードの逆回復電#(Qr
r)のためにサイリスタ側からみて順方向にこの蓄積キ
ャリヤによる電流が流れ続ける。この電流が逆回復電流
(Irp)と呼称するものであり、逆−復時間(Trr
 )との時間積を逆回復電荷と呼称5 している。
逆導通サイリスタにおいては通常スイッチング特性を嵐
くするため番こ、金拡散や放射線照射などにより、素子
内の少数キャリアのライフタイムの短縮を図り逆回復電
竺を小さくしている。
特にダイオード部1こ電流が流れた後、逆回復電荷が残
存している状態で、順方向に再印加電圧(VDM)が印
加されるとこの逆關復電荷即ち蓄積キャリヤにより、サ
イリスタが点弧して転流失敗をきたす現象が起こる。こ
の現象を防止するためにダイオード部のライフタイムを
サイリスタ部のライフタイムよりも短縮して、ダイオー
ドの逆回復電荷を小さく設計することが公知となってい
る。
一般的に逆導通サイリスタの装置への適用に際しては、
素子に直列に可飽和リアクトルを挿入して用いるが、ダ
イオードの逆回復電荷が大きくなると0ぎのような不都
合を生じる。
ill  逆回復電荷を抑制するための可飽和リアクト
ルの容量が大きくなり、装置の大形化とコスト高を招く
6 (2)再印加電圧の上昇を招舎、素子の必要耐圧定格を
嵩めで素子の歩留りを低下させる。
これらのことからも、逆導通サイリスタでは、ダイオー
ドの逆回復電荷を小さく設計することが硼酸れる◎しか
しながら逆導通サイリスタは、サイリスタ部とダイオー
ド部が一枚のシリコン基板内に形成されていもため、製
造面から考えてみると上記の関係を成立させることはっ
ぎの塩山により容易ではない。
(1)  逆導通すイリスタの接合形成に用いられる不
純物原子の選定と組合せによっては、サイリスタ部とダ
イオード部とでシリコン晶板に対する不純物原子の原子
半径に差を生じ、両部で結晶の乱れ方が違う。このため
熱拡散法で基板内にライフタイムキラーを導入した場合
、結晶構造の乱れの多い方にライフタイムキラーが多く
導入されるので、前述の関係を成立させるこbが難しい
・(2) 熱拡散法でライフタイムキラーを導入してサ
イリスタ部とダイオード部にライフタイムの差を設ける
場合、ダイオード部のライフタイムをサイP7 リスタ部よりも小さくしようとするときには、ダイオー
ド部の熱拡散111fILをサイリスタ部の熱拡散ml
1ILよりも高く設定する必豊かある。このように熱拡
散温度差を設けて、二段階で両部にライフタイムの差を
設けようとしても、ライフタイムキラーである金、白金
等のシリコン基板内における濃度分布は熱履歴を受は易
く、結果的には最価の熱拡散条件に再分布するので、両
部の間に狭い範囲でライフタイムの差を設けることが困
−である。
以上の理由によって、例えばダイオード部の逆回復電荷
を小さくし過ぎると、これにつられてサイリスタ部のタ
ーンオフタイムが小さくなり過ぎ、サイリスタ部の特性
が悪化する等のトレードオフの関係が両者間には存在す
る。このためサイリスタ部のターンオフタイムとダイオ
ード部の逆回復電荷との間に調和のとれた素子製作を歩
留りよく行うことが困−であったO 本発明は前述の問題点を解決するために成された逆導通
サイリスタの接合形成法で、特にサイリスタ部のターン
オフタイムとダイオード部の逆刷1う間口R58−52
873(3J 復電荷との間に調和のとれた接合形成法を提供せんとす
るものである。
以下、図面を用いて従来用いられていた方法と本発明に
よる接合形成方法とを比較して説明する。
謔3図(−1(b)(C)(d)(@lは従来用いられ
ていた逆導通サイリスタの接合形成の一例を説明するた
めの工@図である0なお第1図と同一符号は同一または
相当部分を示す。
まず、第3図(畠)に示される直@312mm、厚み1
90#mを有するシリコン円板5が準備される。このシ
リコン円板器の構成を説明すると12はN1層であり、
その比抵抗は約406caで厚みは100μmである・
15はサイリスタ部のP、ベース層とダイオード部のP
層を形成するために、P形不純物のガリウムを用いた拡
散法で厚みマQJm、そのp面濃度約IsX 10 a
toan/ccで形成されたP層である。13’はサイ
リスタ部のN、ベース層とダイオード部のN層層を形成
するために、N形不純物のリンを用いて表面濃度的tx
io  暑tOm・/ccで厚み20#mをエピタキシ
ャル法で形成したN層である。17は熱酸化法9 で厚み約2fimに形成した酸化膜である。
第3図(blは酸化膜17に対して公知のホトレジスト
技術を用いて、1層15′面上の酸化膜17に対してサ
イリスタ部のNlエミッタ一層を形成するために11!
18が、tりN4113m上)11化IK1y4c 対
し、 テ+t Fイオード部のN層層を形成するための
窓19がそれぞれ開かれる。酸化1k17にあけられた
窓18と19との位置関係は、分離帯を設けるために窓
18よりも窓19の方が中心からみて離れた位置に形成
されている。
第Ba1l(C)はN形不純愉のリンを用いて、予備拡
散終了後に、酸化膜17を除去して更番こ追い込み拡散
が*施され、サイリスタ部のN1工電、タ一層10とタ
グイオード部のN+層16が厚みIBpm、R面濃度約
I X 10 atoms/ccで同時に形成された状
態を示している。このとき新たな酸化1117がシリコ
ン円板上に形成されている。
#!3図(d)はサイリスタ部のPl工tyタ一層を形
成するためにN層13価上の酸化膜17に窓20があけ
られ、続いてこの窓20からP形不純愉のポロンをIO 用いてPlエミッタ一層14が厚み10μm% 表面濃
度lX1G atoms/ccで拡散法により形成され
、逆導通サイリスタの接合形成工程が完了する。接合形
成終了後シリコン円板5は、サイリスタ部1、ダイオー
ドs2、分離帯3、表面整形領域4を有し、サイリスタ
1iillについてはN1工tツタ一層10%pHベー
ス層11、NA層12、N、ベース層13、PIA工t
vタ一層14から成り、ダイオード部2については1層
1s%NA層12、N+層16から構成されている。こ
れらの各層は接合形成工程の熱処通を受けて、最終的な
厚み関係はつぎのようになる。即ちサイリスタs1につ
いては、Nl工tyタ一層10は20srn、 FBヘ
ース層11は55Jm、N4層12は8Bsrn、 N
Bベース層13は20μm、 P膳エミッタ一層14は
10 senとなり、ダイオード部3については、P層
IIはwarm、!’JA層l!は1184m。
N+層16は30μmとなる。
第3図(・)は接合形成の終了したシリコン円板に対し
てサイリスタ部とダイオード部のライフタイムを翅縮す
るために、金を蒸着する以前の状態を示したもので、サ
イリスタ部のN1工(Vタ一層10pH とPBベース層11cI)嵌置露出面上の酸化膜17を
残し、他の場所はすべて除去する〇 この状態のシリコン円板に対し、ライフタイムキラーで
ある金を真空蒸着法で両面に蒸着し、しかる俵に不活性
ガス中で380℃の温度で3時間の金拡散を施して、こ
の金拡散後、酸化膜17は除去された後に#1図に示さ
れる構造の逆導通サイリスタを同じく第1図で説明した
手順に従って製作する。
以上のように形成された逆導通サイリスタシリコン円板
は、つぎに示す第1表のような不純物が適用されて接合
形成が行われたことになる@第1表について説明すると
、東印は例えばダイオード部(P−Nb−N+)のP層
の下方向に東部が記入しであるものはP層を示し、N+
層の下方向に東部を記入しであるものはN+層を示して
いる・また0内は表面111度とシリコン(S↓)に対
する不純物原子半径差の一表示である。
■開明58− 52873(4) 接合形成後のシリコン円板に対して、サイリスタ部の8
1層の結晶構造の乱れの度合をX曽2結晶法によるロッ
キングカーブで調べてみると、サイリスタ部のPl工t
wタ一層からNb層の方向に向って強い結晶の乱れが生
じている。この原因は81層におけるシリコン(8ル)
の原子半@1.17Xに対して、原子半径の最も小さい
ボロン原子半径o、88λをサイリスタ部のPllエミ
ッタ層に高い―度で拡散したことにより、原子半径の差
(8↓に対して7511)により結晶格子に歪が発生し
たものと判断される。
他方、ダイオード部について同様の調査を行った結果で
は、81層には結晶構造の1れはIl!察されな13 かった。この原因としては81層の片面1こガリウム(
8ふの原子半径に対して1075G)、他の面にリン(
8ふの原子半径に対して94%)が形成されているため
、互に原子半径差を吸収しあっているものと考えられる
この結果、81層のサイリスタ部とダイオード部の結晶
構造の乱れ方の度合いは、ダイオード部の乱れの度合い
をad、サイリスタ部の亀れの度合いをamとすると fid<<as の関係となっている。
このため上記のシリコン円板に1回の熱拡散で同時にダ
イオード部とサイリスタ部にライフタイムキラーである
金を拡散しても、全本来の性質即ち、シリコン結晶構造
の糺れの多い場所ζこ多く金が拡散する原理に従うもの
である。このためにシリコン基板内のライフタイムτの
関係は、金が多く拡散した場所はどライフタイムは小さ
くなるので、サイリスタ部とダイオード部のライフタイ
ムの関係は、ダイオード部のライフタイムをrd、す1
4 イリスタ部のライフタイムをT$とするとvd  ) 
 ts の関係となり、逆導通サイリスタに望まれるyd  (
fl の関係を確保することが困難となる。前述の関係のまま
で、ダイオード部の逆回復電荷を小さくするために金の
ドープ量を増やすと、サイリスタ部のオン電圧の上昇、
点gL特性の悪化を招會好ましいことではない、従って
逆導通サイリスタの製造に際しては、接合形成時にダイ
オード部とサイリスタ部のN1層内の結晶構造の乱れの
度合に適切な―和をとる必要がある。
本発明は上述したような点に能みて成されたものである
M 45a(aobocodo*+ハ本発a〕逆sa+
イ発明 Xりの接合形成工程の一実施例を示す工st!
ilである。
なお第1図および第311iと同一符号は同一または相
轟部分を示す・ 謔4図において、第5aliとの相違点は第4図(a)
と(dlのみであるからこの点を中心に@明し、偽のP
ls 工程については説明を省略する。
N4図(a)は第3図(畠)と同一のシリコン円板6に
対して、ダイオード部8と表面整形領域4を形成しよう
とする面に、予め公知の選択拡散技術を用いてP形不純
物のボロンを表面濃18X 10 stoma/ccで
厚み10fimの1層22を、ガリウム拡散で形成した
2層15mに付加した状態を示したものである。
この目的は原子中@1.26Aを有するガリウム拡散で
低い表面濃度(5X1G atoms/cc )で形成
されたP層面上に、高い表面−II (5X10 st
oma/cc)で、原子半径(/J小さいボロン(O,
SSλ)拡散層のP+層が形成されると、結晶構造的に
は懺面識度の萬いボロン原子の支配力が強まり、ガリウ
ム単体の時よりもP層からN1層への結晶構造の乱れを
鋳起することが容異となるoP+P+層を第4図(1)
工程に設けたことにより、接合形成終了までの熱処il
lこより、PJ22は厚みが増し、N1層へ゛の結晶構
造の乱れを増巾する効果がある。
第4図(蟲)のシリコン円板5は、第3図(bl、(C
)と同一の条件で接合形成が進められて第4図(C)の
構造となる・ 第4図(C)に対して、Pl工itタ一層を形成するた
めのP形不純物として、本実施例ではP形不純物の原子
半径をN1層の原子半径(1,17A)に近づけるため
、ガリウムまたはアルミニウム(原子半径1.1層6人
)を選んでいる。III!3図でa9I!t、、たP形
不純物のボロンの原子半径0.88A (シリコンに対
して)5−の原子”I’1l)K対して、ガリウムとア
ルミニ・ラムは107−であるからすイリスタ部1のN
A層に反ばす結晶構造の乱れの度会いは、ボロンよりも
ガリウムまたはアルミニウムの方が少くなり、本発明の
目的とする主旨に合致する・Pl工tyタ一層の形成に
ガリウムを用いる場合は、ガリウムは酸化膜を通して拡
散する性質があるので、第4図(C)の状態のままでガ
リウム拡散を実施することができる。
P鳳エミッタ一層の形成の際にガリウム原子は、Nl工
tyタ一層lOおよび84層16にも拡散するが、この
両層のリンの表面l&直はlXl0 atoms/cc
と高いので、ガリウムの表面濃度をlXl0 atom
y/CClT S縦に選れべば、タイプが変ることはない。他方、P1
工tyり層形成にアルミニウムを用いる場合は、アルえ
ニウムは酸化膜を通して拡散しないので、第3図(d)
に示すごとく酸化[111テにP璽エミッタ形成用の窓
20を開けて、この窓20よりアルミニウムを拡散すれ
ばよい〇 第4図(d)はガリウムまたはアルミニウムを表面員g
 I X 10 a t oms/c Cで、厚み10
A1m拡散して、Plエミッタ一層14を形成した状態
を示している。
この段階で接合形成の工程は終了するが、この時点での
P”N122の厚すは約30μmとなっている0その他
各層の厚み関係は第3図の従来法の場合とほぼ同一であ
る・ 以上のように形成された本実施例による逆導通サイリス
タのシリコン円板は、下記6ζ示す第2表のような不純
物が適用されて接合形成が行われることになる・ なお実施例ではダイオード部のP層とサイリスタ部のP
、層に原子中91.26λを有するガリウムを用いた例
につき説明したが、他のP形不純物で腺18 子牛@1.2・ムを有するアルミニウムを用いても同様
の効果が得られる。
籐2表について説明すると、秦印は例えばダイオード部
(P”−P−NルーN”)の1層の下方向に※印が記入
しであるものは1層を、P層の下方向K llI[印が
記入しであるものはP層を、N+層の下方向に秦印が記
入しであるものはN1層をそれぞれ示している。また0
内は表面員度とシリコン(8A)に対4゛る不純物原子
半径差のts表示を示す。
第    2   表 接合形成後のシリコン円板に対して、サイリスタ部とダ
イオード部の結晶構造の乱れの度合は、ダイオード部の
乱れの度合いをnd、サイリスタ部PlG の乱れの度合いを!11として、X#2Jti晶法によ
るロッキングカーブで比較してみると本実施例では明ら
か1こ nd ) as となる関係が得られた。この関係は本実施例の工@a明
の中で記述した理由からも理解される。
一枚のシリコン基板内のN4層内の結晶構造の乱れの度
合いが、サイリスタ部よりもダイオード部の方が多いの
で、シリコン円板に対して金の熱拡散を行うと必然的に
金のドープ量は、サイリスタ部よりもダイオード部に多
くドープされることになる。この結果ライフタイムの関
係は、ダイオード部のライフタイムをvd、サイリスタ
部のライフタイムをT1とすると vd (fs の関係が得られ、逆導通サイリスタに望まれる上記関係
を1回のライフタイムキラーの熱拡散により容重に実現
することが可能となり、本発明の最大の41長はこの点
である。
つぎに本実施例の特性上の効果を従来法と比較して説明
する。
第3図(・)および第4図(・)は接合形成の終了した
シリコン円板に対して、サイリスタ部とダイオード部の
ライフタイムを短縮するため4こ金を蒸着する前の状態
を示している。
サイリスタ部lのN1工ミツタ一層1oとP、ベース層
11の表面露出面上の酸化1117を残し、他の場所は
すべて除去する。この状態のシリコン円板に対して、ラ
イフタイムキラーである金を真空蒸着法で両面に蒸着し
、しかる後に不活性ガス中でsso’cの温度で3時間
の金拡散を施して、この金拡散後、酸化膜17は除去さ
れた後に、従来法と本実施例とで接合形成されたシリコ
ン円板に対し、素子の電気特性を比較するために、逆導
通サイリスタを第1図で説明した手順に従って製作し、
主としてサイリスタ部のターンオフタイムとダイオード
部の逆回復電荷とについて比較するとSS嵌のとおりと
なるーなお本逆導通サイリスタの電流定格はサイリスタ
部、ダイオード部ともに158Aであり、その電圧定格
は5oovである。
P2宜 纂    3t& なお、第3弐1こおける測定条件は、ターンオフタイム
動電では順電流850A、逆電流300人、転流時引/
diとして50λ/声A、再印加電圧yoov、再印加
電圧上昇率!1ook/μAである。また逆回復電荷#
j定は逆電fi 300A 、電流下降率50A/声j
で行った。
ターンオフタイムおよび逆回復電荷とN1層のライフタ
イム「との間にはほばつぎの実験式が成立する。サイリ
スタ部におけるNA層のライフタイムをrNgs、ダイ
オード部におけるライフタイムをtNidとすると ターンオフタイム  tq−10fNiI      
(1)逆回復電荷QYr : 100fN1d  、(
21(1)、(2)式の関係を用いて、第3表の測定結
果から両側法で製作した逆導通サイリスタのサイリスタ
部とダイオード部のN1層のライフタイムを評価す22 ると第4表の結果を得る。
第4表から理解されるように本発明の接合形成法では、
1回の金拡散のみで逆導通サイリスタに望まれる τNll ) tNid の関係を得ることがで會る。この結果、サイリスタ部の
ターンオフタイムとダイオード部の逆回復電荷との間に
調和のとれた素子を製作することが可能となった・ 他方、従来法では、 τHi富〉tNid の関係を得ることができなかった。このためサイリスタ
部のターンオフタイムが小さくとも、ダイオード部の逆
回復電荷が大会いので、装置への適用番こ際しては逆回
復電荷を抑制するための可飽和P2m リアクトルの容量が大きくなり、装置の大形化とコスト
嵩を招き、かつ、素子の必賛耐圧を嵩めることになり、
素子の歩留りを低下させる。このため小さなターンオフ
タイムをもった素子であるにもかかわらず、ダイオード
の逆回復電荷のためターンオフタイムの性能を装置の小
形化に反映することができなかった。このような素子は
ターンオフタイムと逆回復電荷との間に調和のとれた逆
導通サイリスタとは云えない・ 本発明による逆導通サイリスタは、逆回復電荷を従来法
に比較して40チも低減することができ、これにより可
飽和リアクトルの容量を30−1素子耐圧を25優にそ
れぞれ減少でき、上述した従来法による弊害を除去し、
素子のターンオフタイムに応じて装置の小形化と素子の
歩留りも良くなり全体としてのコスト低減を行うことが
できた。
以上の観点から厳みて本発明は逆導通サイリスタの応用
技術面に大きな進歩をもたらすものであり、その実用上
の効果は極めて大きいものである。
なお、本実施例においては、 τNil  )tNid の関係を得るためにダイオード部について、1層上にボ
ロン拡散を用いて1層を形成し、前述の関係を成立させ
たが1これに固定されるものではな(、ダイオード部の
N+層面にこのN+層の表面IIIItItよりも低い
表面員度でボロンを拡散しても同様の効果が得られるこ
とは、同業者ならば容易に推察されるものである。
【図面の簡単な説明】
第1図は従来一般に用いられる逆導通サイリスタの構造
を示す*断m図、11112図(1)は転流時の逆導通
サイリスタの電流、電圧の波形図、第2図(bl第2図
(1)のA部拡大図、第3図(a)(b)(c)(di
 (ml ハ従来用いられていた逆導通サイリスタの接
合形成の一例を説明するための1組り第4図(m)(b
)(C)(d)(mlは本発明の逆導通サイリスタの接
合形成工程の一実施例を示す工1i図である。 1 ・・、サイリスタ部、2  ダイオード部、3・・
 分離帯、4・・・・・11面整形部、5  シリコン
円板、6・ 補強用支持電極、7  ロー材、825 ・ ゲート電極、9・ ・カンード電極、10・・N農
工tvタ一層、11−、Plベース層、12   N1
層、13  ・・NIIベース層、14・・・・P層工
(フタ一層、15・・P層、1@−−−N+層、1丁 
・・ 酸化膜、1g 、 19 、20・ 酸化膜に開
けられた窓、22P+層。 / /4I許出願人 1/ 東洋電機製造株式会社 代表者 土 井   厚 為 71図 第?図 Pi 手絖補正書(自発) 111EII@41110月L/ 日 特許庁長富 殿 1、事件の表示 昭和墨6都籍許願纂1B067鵞号 1、発明の名称 逆導通サイリスタの接金形成法 3、補正をする者 事件との関係 特許出願人 郵便書号 104 東京都中央区八重洲二丁目丁番8号 4、補正の対象 1 で・・・ 」を「不活性ガス中でsso℃の温度で  
」に訂正する。 (91PI第13頁記載の第1真をつぎのどと(訂正す
る。 (31M第14頁12桁〜11桁目[筒雪IEI(1)
)第1 allfmlのA部拡大図」を「第!図fbl
は籐2図(帽のA部拡大図」に訂正する。

Claims (2)

    【特許請求の範囲】
  1. (1)  逆導通サイリスタ基板内にN1−P、−Nk
    −NB−PMの構造から成るサイリスタ部と、P” −
    P −Nj −N1の構造から成るタイオード部のそれ
    ぞれの接合を形成するに際して、咳ダイオード部の1層
    とN+層の厚みがほぼ等しくなる関係を有し、かつ、接
    合形成後に前記基板内に生じる結晶構造の乱れの度合い
    が、前記サイリスタ部よりも前記ダイオード部の方が多
    くなるように形成したことを物像とする逆導通サイリス
    タの接合形成法。
  2. (2)N薦−PB  NLNB−PHの構成から成るサ
    イリスタ部の接合形成はNIエミッタ一層をN形不純愉
    のリンで、PBベース層をP%不純物のガリウム破たは
    アルミニウムで、Nlベース層をN形不純物のリンで、
    Pllエミッタ層をP形不純物のガリウム箪たはアルミ
    ニウムを用いて形成した特許請求の範囲第1項記載の逆
    導通サイリスタの接合形成法。 2 (31F” −P−Nk−N+の構造から成るダイオー
    ド部の接合形成はP+層をP形不純物のボロンで、P層
    をP形不純物のガリウムまたはアルミニウムで、N+ 
    MlをN形不純物のリンを用いて形成した特許請求の範
    囲第1項記載の逆導通サイリスタの接合形成法。
JP56150672A 1981-09-25 1981-09-25 逆導通サイリスタの接合形成法 Pending JPS5852873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56150672A JPS5852873A (ja) 1981-09-25 1981-09-25 逆導通サイリスタの接合形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56150672A JPS5852873A (ja) 1981-09-25 1981-09-25 逆導通サイリスタの接合形成法

Publications (1)

Publication Number Publication Date
JPS5852873A true JPS5852873A (ja) 1983-03-29

Family

ID=15501946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56150672A Pending JPS5852873A (ja) 1981-09-25 1981-09-25 逆導通サイリスタの接合形成法

Country Status (1)

Country Link
JP (1) JPS5852873A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5085281A (ja) * 1973-11-28 1975-07-09
JPS5151290A (ja) * 1974-10-31 1976-05-06 Tokyo Shibaura Electric Co Gyakudotsusairisuta
JPS5444195A (en) * 1977-09-14 1979-04-07 Hitachi Ltd Reactor cooling system
JPS54126462A (en) * 1978-03-24 1979-10-01 Mitsubishi Electric Corp Production of semiconductor device
JPS54137287A (en) * 1978-04-17 1979-10-24 Hitachi Ltd Reverse conducting thyristor
JPS5513930A (en) * 1978-07-18 1980-01-31 Toshiba Corp Manufacturing method for semiconductor device
JPS5530305A (en) * 1978-08-21 1980-03-04 Mitsubishi Heavy Ind Ltd Casting method of casting product

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5085281A (ja) * 1973-11-28 1975-07-09
JPS5151290A (ja) * 1974-10-31 1976-05-06 Tokyo Shibaura Electric Co Gyakudotsusairisuta
JPS5444195A (en) * 1977-09-14 1979-04-07 Hitachi Ltd Reactor cooling system
JPS54126462A (en) * 1978-03-24 1979-10-01 Mitsubishi Electric Corp Production of semiconductor device
JPS54137287A (en) * 1978-04-17 1979-10-24 Hitachi Ltd Reverse conducting thyristor
JPS5513930A (en) * 1978-07-18 1980-01-31 Toshiba Corp Manufacturing method for semiconductor device
JPS5530305A (en) * 1978-08-21 1980-03-04 Mitsubishi Heavy Ind Ltd Casting method of casting product

Similar Documents

Publication Publication Date Title
JP3287269B2 (ja) ダイオードとその製造方法
JPH0642542B2 (ja) 高耐圧半導体装置の製造方法
JP3952452B2 (ja) 半導体装置の製造方法
JPS5852873A (ja) 逆導通サイリスタの接合形成法
JPH07273325A (ja) プレーナ型半導体素子およびその製造方法
JP3067034B2 (ja) ショットキーバリア半導体装置
JP2000114549A (ja) 半導体素子
DE69031935T2 (de) Druckkontakt-Halbleiteranordnung und Verfahren zum Herstellen derselben
JPS62195181A (ja) 半導体放射線検出素子
JPH03166766A (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2001111052A (ja) 半導体装置およびその製造方法
JPS6046549B2 (ja) ゲ−トタ−ンオフサイリスタ
JPH0234189B2 (ja)
JPH06120523A (ja) 半導体装置
JPS61214470A (ja) 半導体装置
JPS61278161A (ja) 高耐圧半導体装置
JPS6085563A (ja) ゲ−ト・タ−ンオフサイリスタの製造方法
CN113517333A (zh) 一种具有超结结构的mosfet器件及其制备方法
JP2679292B2 (ja) 半導体素子の製造方法
JPS6260234A (ja) 半導体ダイオ−ド素子の製造方法
JPH0276265A (ja) 高速ダイオードの製造方法
JPH09102599A (ja) 半導体装置及びその製造方法
JP2725453B2 (ja) ゲートターンオフサイリスタの製造方法
JPS5848964A (ja) 逆導通サイリスタの接合形成法
JPS5833875A (ja) 高速ダイオ−ド