JPS6046549B2 - ゲ−トタ−ンオフサイリスタ - Google Patents
ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS6046549B2 JPS6046549B2 JP53039540A JP3954078A JPS6046549B2 JP S6046549 B2 JPS6046549 B2 JP S6046549B2 JP 53039540 A JP53039540 A JP 53039540A JP 3954078 A JP3954078 A JP 3954078A JP S6046549 B2 JPS6046549 B2 JP S6046549B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- thyristor
- low
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は、ゲート電流極性に応じてＯＮ、ＯＦＦ動作す
るゲートターンオフサイリスタ（以下ＧＴＯサイリスタ
と略記する）に関し、特にゲート層を形成するベース層
中に低抵抗ゲート層を形成し、この低抵抗ゲート層をゲ
ート電極として外部に引出す構造のＧＴＯサイリスタに
関する。
るゲートターンオフサイリスタ（以下ＧＴＯサイリスタ
と略記する）に関し、特にゲート層を形成するベース層
中に低抵抗ゲート層を形成し、この低抵抗ゲート層をゲ
ート電極として外部に引出す構造のＧＴＯサイリスタに
関する。
この種のＧＴＯサイリスタの従来構造を第１図に示す。
Ｐ、、Ｎ、、Ｐｏ、Ｎｏの４層の３接合の通常のサイリ
スタ構造において、Ｐｏ層は層中央部に低抵抗Ｐ１層が
埋込まれ、このＰ ”層に外部引出しゲート電極Ｇを電
気的に接続している。
Ｐ、、Ｎ、、Ｐｏ、Ｎｏの４層の３接合の通常のサイリ
スタ構造において、Ｐｏ層は層中央部に低抵抗Ｐ１層が
埋込まれ、このＰ ”層に外部引出しゲート電極Ｇを電
気的に接続している。
この低抵抗層Ｐ１層の平面形状は図示の如く、中央部か
らトロコイド曲線状（もしくは放射線状）に周辺に向か
つて延ばした構造にあり、製造工程図を第２図に示す。
第２図において、ａに示すＮ型５、ウェーハ１の両面に
Ｇａを拡散してＰ層２、３を形成するをｏＰ層２、３の
表面に５、酸化膜４を形成しＣ）次に鏡面研磨したカソ
ード側酸化膜４の一部を低抵抗ゲート層Ｐ゛を埋込むべ
き形状に除去しｄ）Ｐ層２に熱拡散法によりＢを拡散し
てＰ１層５を形成するｅｏ次いで弗化水素酸によるエッ
チングて酸化膜４を取除きｆＮＰ層２、Ｐｆ層５の表面
にエピタキシャル成長でＰ層６を形成しｇ）さらにＳ■
、酸化膜７を形成するｈｏカソード側酸化膜７は中央部
及び周縁部を残してエッチングしｉ）その部分にリンを
拡散してＮ層８を形成しさらに酸化膜９を形成するｊｏ
次に、アノード側酸化膜７を取除きｋＮＰ層３側から金
を拡散し１、カソード側酸化膜７を取除いて中央部をＰ
ｆ層まで堀り込むｍｏ最後にＰ層３、Ｎ層８、Ｐ１層５
に合金、Ｎ蒸着した電極を形成する。
らトロコイド曲線状（もしくは放射線状）に周辺に向か
つて延ばした構造にあり、製造工程図を第２図に示す。
第２図において、ａに示すＮ型５、ウェーハ１の両面に
Ｇａを拡散してＰ層２、３を形成するをｏＰ層２、３の
表面に５、酸化膜４を形成しＣ）次に鏡面研磨したカソ
ード側酸化膜４の一部を低抵抗ゲート層Ｐ゛を埋込むべ
き形状に除去しｄ）Ｐ層２に熱拡散法によりＢを拡散し
てＰ１層５を形成するｅｏ次いで弗化水素酸によるエッ
チングて酸化膜４を取除きｆＮＰ層２、Ｐｆ層５の表面
にエピタキシャル成長でＰ層６を形成しｇ）さらにＳ■
、酸化膜７を形成するｈｏカソード側酸化膜７は中央部
及び周縁部を残してエッチングしｉ）その部分にリンを
拡散してＮ層８を形成しさらに酸化膜９を形成するｊｏ
次に、アノード側酸化膜７を取除きｋＮＰ層３側から金
を拡散し１、カソード側酸化膜７を取除いて中央部をＰ
ｆ層まで堀り込むｍｏ最後にＰ層３、Ｎ層８、Ｐ１層５
に合金、Ｎ蒸着した電極を形成する。
こうした従来のＧＴＯサイリスタでは、第３図に示す如
く埋込んだＰ１層がカソード側Ｎ層形成のリン拡散工程
でＰ層中に拡散（Ｏｕｔ”Ｇｌｆｆｕｓｉｏｎ）し、Ｐ
１層とＮ層との実質的距離ｄが減少する。
く埋込んだＰ１層がカソード側Ｎ層形成のリン拡散工程
でＰ層中に拡散（Ｏｕｔ”Ｇｌｆｆｕｓｉｏｎ）し、Ｐ
１層とＮ層との実質的距離ｄが減少する。
この距離ｄは、Ｐエピタキシャル成長層６に広がる空乏
層Ｐ１層に到達した時に起きるゲート・カソード間降状
に関係し、ｄを大きくすればゲート・カソード間耐圧を
大きくできる。一・方、距離ｄの増大はＮｉ、Ｐ２、Ｎ
２トランジスタの電流増幅率が小さくなり、ターンオフ
利得が減少する。本発明は上記問題点に鑑みてなされた
もので、ゲート・カソード間耐圧が大きくかつターンオ
フ利得の減少を避けることができるサイリスタ構造を提
供することを目的とする。
層Ｐ１層に到達した時に起きるゲート・カソード間降状
に関係し、ｄを大きくすればゲート・カソード間耐圧を
大きくできる。一・方、距離ｄの増大はＮｉ、Ｐ２、Ｎ
２トランジスタの電流増幅率が小さくなり、ターンオフ
利得が減少する。本発明は上記問題点に鑑みてなされた
もので、ゲート・カソード間耐圧が大きくかつターンオ
フ利得の減少を避けることができるサイリスタ構造を提
供することを目的とする。
本発明においては、低抵抗ゲート層Ｐ＋とＮ２層とに挾
まれるＰエピタキシャル成長層の厚さは低抵抗ゲート層
Ｐ＋と対向する部扮分がその他の部分よりも厚くなるよ
うにＮ２層を凹凸に形成し、Ｐ＋層とＮ２層との実質的
距離ｄを大きくもしくはトランジスタとして働くＰ２層
の厚さを小さくする。
まれるＰエピタキシャル成長層の厚さは低抵抗ゲート層
Ｐ＋と対向する部扮分がその他の部分よりも厚くなるよ
うにＮ２層を凹凸に形成し、Ｐ＋層とＮ２層との実質的
距離ｄを大きくもしくはトランジスタとして働くＰ２層
の厚さを小さくする。
第４図は本発明の一実施例を示し、第１図と異なる部分
はＮ２層はＰ＋層と対向する部分が凹んだ構造にある。
はＮ２層はＰ＋層と対向する部分が凹んだ構造にある。
Ｎ２，層部分の拡大図を第５図に示す。同図からも明ら
かなように、Ｐ＋層と対向する部分のＮ２層厚さはｄか
らＤ。に増大してゲート・カソード間耐圧が増大し、そ
の他の部分は第３図と同じ厚さになつてＮｌ，Ｐ２，Ｎ
２トランジスタ電流増幅率は同等のものになる。換言す
れば、従来と同等のゲート・カソード間耐圧を有しかつ
ターンオフ利得を向上てきる。第６図は本発明の他の実
施例を示し、低抵抗ゲート層Ｐ＋の位置をＮ２層の凹部
にまで入り込ませた構造である。
かなように、Ｐ＋層と対向する部分のＮ２層厚さはｄか
らＤ。に増大してゲート・カソード間耐圧が増大し、そ
の他の部分は第３図と同じ厚さになつてＮｌ，Ｐ２，Ｎ
２トランジスタ電流増幅率は同等のものになる。換言す
れば、従来と同等のゲート・カソード間耐圧を有しかつ
ターンオフ利得を向上てきる。第６図は本発明の他の実
施例を示し、低抵抗ゲート層Ｐ＋の位置をＮ２層の凹部
にまで入り込ませた構造である。
換言すれば、Ｐ＋層と対向しない部分のＮ２層の拡散を
深くした構造である。この場合も、前記実施例と同様の
効果を奏する。第７図は第４図もしくは第６図構造のサ
イリスタ製造工程図を示し、第２図のＩ，ｊ工程部分を
示す。すなわち、カソード側酸化膜７のエッチングはＰ
＋層と対向する部分も残しａ１リン拡散によりＮ層を形
成した後酸化膜７Ａを形成しｂ１酸化膜７Ａの中央部及
び周縁部を残してエッチングしＣ１再びリン拡散して凹
凸構造のＮ層を形成するＤＯその後は第２図ｋの手順に
同じである。以上のとうり、本発明によるサイリスタ構
造は、低抵抗ゲート層Ｐ＋とＮ２層間距離の実質的増大
によりゲート・カソード間耐圧が向上もしくはターンオ
フ利得の増大が図れる。また、従来構造に比べてＮ２層
の拡散を深くでき、これによりＮ２゛層エッチングの曲
率半径が大きくなつて電界集中が減少し、エッジ部の耐
圧が増大する。また、順方向電圧の許容立上り傾度（Ｄ
ｖ／Ｄｔ特性）が改善される。これはカソードの凹部か
らＰベース層への電子の注入効率が低減されることによ
る。なお、本発明構造の実験として、１×１Ｃｆ２０の
表面濃度でボロンＢを拡散して形成したＰ＋埋込層、こ
のＰ＋層とカソードＮ２層に挾まれたエピタキシャル成
長層Ｐの抵抗を１５Ω−Ｃｍにし、ベース幅ｄを１０μ
にしたときのゲート・カソード間耐圧は従来構造では５
０〜１５０■てあつたのが、本発明構造では１００〜３
００Ｖに向上し、またＤｖ／Ｄｔ特性も略２倍以上に改
善された。
深くした構造である。この場合も、前記実施例と同様の
効果を奏する。第７図は第４図もしくは第６図構造のサ
イリスタ製造工程図を示し、第２図のＩ，ｊ工程部分を
示す。すなわち、カソード側酸化膜７のエッチングはＰ
＋層と対向する部分も残しａ１リン拡散によりＮ層を形
成した後酸化膜７Ａを形成しｂ１酸化膜７Ａの中央部及
び周縁部を残してエッチングしＣ１再びリン拡散して凹
凸構造のＮ層を形成するＤＯその後は第２図ｋの手順に
同じである。以上のとうり、本発明によるサイリスタ構
造は、低抵抗ゲート層Ｐ＋とＮ２層間距離の実質的増大
によりゲート・カソード間耐圧が向上もしくはターンオ
フ利得の増大が図れる。また、従来構造に比べてＮ２層
の拡散を深くでき、これによりＮ２゛層エッチングの曲
率半径が大きくなつて電界集中が減少し、エッジ部の耐
圧が増大する。また、順方向電圧の許容立上り傾度（Ｄ
ｖ／Ｄｔ特性）が改善される。これはカソードの凹部か
らＰベース層への電子の注入効率が低減されることによ
る。なお、本発明構造の実験として、１×１Ｃｆ２０の
表面濃度でボロンＢを拡散して形成したＰ＋埋込層、こ
のＰ＋層とカソードＮ２層に挾まれたエピタキシャル成
長層Ｐの抵抗を１５Ω−Ｃｍにし、ベース幅ｄを１０μ
にしたときのゲート・カソード間耐圧は従来構造では５
０〜１５０■てあつたのが、本発明構造では１００〜３
００Ｖに向上し、またＤｖ／Ｄｔ特性も略２倍以上に改
善された。
第１図は従来のＧＴＯサイリスタ構造図、第２図は第１
図構造の製造工程図、第３図は従来構造を説明するため
の図、第４図は本発明の一実施例を示す構造図、第５図
は第４図の要部拡大図、第６図は本発明の他の実施例を
示す構造図、第７図は本発明構造の要部製造工程図であ
る。
図構造の製造工程図、第３図は従来構造を説明するため
の図、第４図は本発明の一実施例を示す構造図、第５図
は第４図の要部拡大図、第６図は本発明の他の実施例を
示す構造図、第７図は本発明構造の要部製造工程図であ
る。
Claims (1)
- １ ゲート層を形成するベース層Ｐ＿２中に低抵抗ゲー
ト層Ｐ＾＋が埋込まれ、この低抵抗ゲート層Ｐ＾＋をゲ
ート電極として外部に引出す構造のＰ＿１、Ｎ＿１、Ｐ
＿２、Ｎ＿２層よりなるゲートターンオフサイリスタに
おいて、上記低抵抗ゲート層とＮ＿２層とに挾まれるベ
ース層Ｐ＿２の層さは低抵抗ゲート層と対向する部分が
その他の部分よりも厚くなるように上記Ｎ＿２が凹凸を
有する構造を特徴とするゲートターンオフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53039540A JPS6046549B2 (ja) | 1978-04-04 | 1978-04-04 | ゲ−トタ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53039540A JPS6046549B2 (ja) | 1978-04-04 | 1978-04-04 | ゲ−トタ−ンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54131885A JPS54131885A (en) | 1979-10-13 |
| JPS6046549B2 true JPS6046549B2 (ja) | 1985-10-16 |
Family
ID=12555874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53039540A Expired JPS6046549B2 (ja) | 1978-04-04 | 1978-04-04 | ゲ−トタ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046549B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121276A (en) * | 1981-01-20 | 1982-07-28 | Meidensha Electric Mfg Co Ltd | Gate turn-off thyristor |
| JPS5969968A (ja) * | 1982-10-14 | 1984-04-20 | Meidensha Electric Mfg Co Ltd | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ |
| JPS60152063A (ja) * | 1984-01-20 | 1985-08-10 | Toyo Electric Mfg Co Ltd | 静電誘導サイリスタ |
| JPS6231166A (ja) * | 1985-08-01 | 1987-02-10 | Res Dev Corp Of Japan | ゲ−ト埋込形半導体素子 |
| JPH02127043U (ja) * | 1990-04-12 | 1990-10-19 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5716397Y2 (ja) * | 1976-07-22 | 1982-04-06 | ||
| JPS5364487A (en) * | 1976-11-22 | 1978-06-08 | Mitsubishi Electric Corp | Semiconductor laser device |
-
1978
- 1978-04-04 JP JP53039540A patent/JPS6046549B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54131885A (en) | 1979-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002305305A (ja) | 半導体装置 | |
| JPH0744272B2 (ja) | トランジスタ製造方法 | |
| JPH10335679A (ja) | ダイオードとその製造方法 | |
| JP3727827B2 (ja) | 半導体装置 | |
| JPS6228577B2 (ja) | ||
| JPH0669509A (ja) | 伝導度変調型半導体装置及びその製造方法 | |
| CN118039705A (zh) | 一种tmbs器件及其制备方法 | |
| US7588958B2 (en) | Schottky barrier diode and manufacturing method thereof | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| JPS6046549B2 (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP4458588B2 (ja) | 静電誘導型半導体デバイスおよびその製造方法 | |
| US5569613A (en) | Method of making bipolar junction transistor | |
| JP2003124478A (ja) | 半導体装置 | |
| US8314002B2 (en) | Semiconductor device having increased switching speed | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| CN113707706A (zh) | 功率半导体装置及其制备方法 | |
| JP2683552B2 (ja) | バイポーラトランジスタの製法 | |
| JPH07221288A (ja) | 半導体装置およびその製造方法 | |
| JP2646856B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2679292B2 (ja) | 半導体素子の製造方法 | |
| RU1114242C (ru) | Способ изготовлени высокочастотных транзисторных структур | |
| JPS61220377A (ja) | 半導体装置 | |
| JP2646872B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH10294450A (ja) | ゲートターンオフサイリスタ及びその製造方法 | |
| JP3138356B2 (ja) | Ｉ▲２▼ｌ構造半導体装置及びその製造方法 |