JPS5853353B2 - 音声応答装置 - Google Patents

Description

【発明の詳細な説明】 本発明は録音編集合成方式の音声応答装置に関する。

一般に、この種録音編集合成方式の音声応答装置は、人
間の発生した音声を成る一定の規則に従って分割し、記
録しておき、必要に応じてその中から所望する言葉を選
択し、結合して一連のまとまった音声メツセージを得る
方式で、音声の品質の点で最も自然性の保てる方式であ
る。

また、この音声の収録については適当な時間間隔で音声
をサンプリングするＰＣＭ（Ｐｕ１ｓｃ Ｃｏｄｅ Ｍ
ｏｄｕｌａｔｉｏｎ）方式が音声品質、音声の書換え、
保守等の面で優れている。

この際のディジタル化された音声情報（以下音声パター
ンと呼ぶ）の記録方式には速度バッファ方式と時分割多
重記録方式とがある。

このうち、速度バッファ方式は、通常のデータの記録と
同様に音声パターンを記録でき、計算機用の外部記憶装
置をそのまま使用できるという長所がある反面、音声送
出の最大回線数はディジタル化する際のサンプリング時
間と音声メモリのアクセス時間との関係によって定まり
、回線数を増大させるためには回線毎に大容量のバッフ
ァメモリが必要になるという欠点があった。

また時分割多重記録方式は回線数が多いときは有利な構
成となるが、音声パターンを記憶する際に、特別な配慮
、すなわち音声パターンを全て一定長に分割する必要が
あり、従来では最低限組み合わせが可能な語粟に切り、
その結合によってメツセージを作成するため、編集等に
手間がかかるという欠点があった。

本発明は上記実情に鑑みなされたもので、速度バッファ
方式において、回線毎に大容量のバッファメモリを設け
ることなく、回線全体の利用効率を高めて回線数を著し
く増加させることのできる音声応答装置を提供すること
を目的とする。

以下図面を参照して本発明の一実施例を説明する。

第１図は装置全体の構成を示すもので、図中、１は装置
全体の制御を司る演算制御装置、２はこの演算制御装置
１のソフトウェアプログラムを格納する主メモリである
。

３は音声パターンを格納する音声メモリであり、半導体
メモリ或いは磁気コアメモリ等の高速のランダムアクセ
スメモリにより構成される。

４は音声メモリ３と演算制御装置１との間の音声パター
ン送受、および音声メモリ３から後述する音声チャネル
への音声パターンの送出等を制御する音声メモリコント
ローラである。

５１，５□・・・５ｎは音声メモリ３より時分割で音声
パターンを取り出し対応するＤ／Ａ変換器に送出制御す
るための音声チャネルであり、回線数に対応した個数を
もって設けられる。

ここでは音声をディジタル化する際のサンプリング時間
と音声メモリ３のアクセス時間との関係で定まる最大回
線数を越えて設けられる。

６□、６□・・・６ｎは音声チャネル５１，５□・・・
５ｎに対応して設けられ、入力された音声パターンをア
ナログ信号に変換し出力するＤ／Ａ変換器である。

７は音声パターンが予め格納され、装置の電源投入後、
演算制御装置１を仲介して、音声メモリ３に音声パター
ンを書込むために用いられる磁気ディスク装置であるま
た８１，８２・・・８ｎは上記各音声チャネル５、。

５□・・・５ｎに設けられ、音声メモリ３より取出すフ
レーズの組合せ並びに組合せ順序を指定するためのアド
レス情報列となる。

第２図に示されるようなアドレスレングスペア列（ＡＬ
ＰＧ）を所定時間、すなわち与えられた１アドレスレン
ゲスペア列に従う全ての音声パターンを音声メモ＋４３
より取出し終了するまでの期間、記憶する補助記憶部で
ある。

なおここで言うフレーズとは、一般的な語句または単語
等を構成単位とする場合も含むものである。

このアドレスレンゲスペア列（ＡＬＰＧ：は、第２図に
示される如く、成る文章（メツセージ）のに番目のフレ
ーズが格納されている音声メモリ３の先頭アドレスＡＫ
およびその語数ＬＫと連鎖の有無を示す連鎖フラグビッ
ト（ここでは“０”が連鎖の有ることを示し、１〃が連
鎖のないすなわち最終フレーズであることを示すものト
スる）とでなる複数のアドレスレングスペア（ＡＬＰ）
により構成される。

また第１図に於いて、９は上記各音声チャネル５１，５
□、・・・５ｎが時分割で音声メモリ３をアクセスする
際の順序制御を行なうトラック選定回路であり、１００
．１０□。

・・・、１０ｎはこのトラック選定回路９と上記各音チ
ャネル５１，５□、・・・５ｎとの間の制御信号ライン
である。

１１は演算制御装置１のＤＭＡ（ＤｉｒｅＣｔＭｅｍＯ
ｒｙＡＣＣｅＳＳ）ハステあり、コノバスを介して、主
メモリ２と音声メモリコントローラ４との間の音声パタ
ーンの読出し／書込み制御、および主メモリ２から各音
声チャネル５□、５□・・・内に設け４れた補助記憶部
８□、８２・・・へのアドレスレンゲスペア列の書込み
制御等が行なわれる。

１２は演算制御装置１より導かれる制御信号ラインで、
音声チャネル５ｉおよび音声メモリコントローラ４を制
御するための信号ラインである。

更に、１３は音声メモリコントローラ４を通して音声メ
モリ３から読出された音声パターンを音声チャネル５ｉ
に送るためのメモリバス、１４１゜１４□、・・・１４
ｎは音声チャネル５０，５□、・・・より出力された音
声パターンを対応するＤ／Ａ変換器６□、６２．・・・
に供給するためのライン、１５□。

１５２ｙ・・’１５ｎはＤ／Ａ変換器６１ ｔ ６２
ｔ ”・より出力されるアナログ化された音声情報（音
声メツセージ）を各回線に送るためのラインである。

第３図は、上記第２図に示したアドレスレンゲスペアの
具体的な構成例並びに補助記憶部８１への格納例を示し
ている。

各アドレスレングスペアは１個のフレーズに対して、６
バイトで構成され、上位４バイト（但し、連鎖フラグビ
ット（１ビツト）を除き計３１ビット）が、音声メモリ
３に格納されているフレーズの先頭番地を表わし、下位
２バイトが、その先頭番地からの語数（バイト単位）を
表わす。

第４図は前記第１物に示した音声チャネル５゜。

５２、・・・の具体的な回路構成図である。

図中、１０１．１０２，１０３は演算制御装置１より導
かれる制御信号ライン１２に含まれるもので、１０１は
ＤＭＡバス８につながる当該音声チャネル５１内のＤＭ
Ａバス１０４を介し、補助記憶部８１にアドレスレンゲ
スペア列を書込むための書込み開始信号（イニシャルラ
イトコマンド）のラインである。

１０２は上記したアドレスレングスペアを書込むための
書込みストローブ信号（ライトストローブ信号）のライ
ンである。

１０３は当該音声チャネル５１が音声メモリ３より音声
パターンを読出し、Ｄ／Ａ変換器１５ｉに音声パターン
を送り出すための音声発生開始を知らせる制御信号（音
声発生開始信号）のラインである。

１０４は演算制御装置１から導かれるＤＭＡバス８につ
ながる１バイト構成のＤＭＡバスで、アドレスレングス
ペアを送るために使用される。

１０５はトラック選定回路９に設けられた後述するタイ
ミング回路からの基本クロックＴＣを入力するラインで
、後述するアドレスカウンタ１１１をカウントアツプす
るために使用される。

１０６はトラック選定回路９に設けられた後述するデコ
ード回路からの音声チャネル５１に固有のデコード出力
を入力するラインである。

１０７は同じくトラック選定回路９に設けられた後述す
るタイミング回路からのタイミングクロックＰ１を入力
するラインである。

１０８は音声メモリコントローラ４を経由して音声メモ
リ３から読出される１バイト単位の音声パターンを入力
する音声チャネル５１内のメモリバスであり、第１図に
示すメモリバス１３につながれる。

又、ＦＦ１．ＦＦ２・・・ＦＦ６は一対のゲート（Ｇｉ
、Ｇｉ ＋１ ）によって構成されるフリップフロッ
プ、ＩＮＶ 、ＩＮＶ ＩＮＶ３はインハ１
２ ＃ 一部、Ａ１．Ａ２．・・・Ａｌｏはアンドゲート、Ｎ１
゜Ｎ２ ＊ Ｎ３はナントゲート、０１，０２はオアゲ
ート、ＤＬｌ、ＤＬ２．・・・ＤＬ６は遅延素子である
。

１１１は補助記憶部８１にアドレスレングスペアヲリー
ド／ライトする際のアドレス情報を与えるアドレスカウ
ンタである。

１１２は６進カウンタで、アドレスレングスペア列を補
助記憶部８ｉより６バイトずつ組にして読出すために使
用される。

１１３はデコーダで、６進カウンタ１１２のカウント値
に基づき、時間のずれた６個のパルスを発生し、各パル
スをアンドゲートＡ４ ｔ Ａ５ ’・・Ａ、に個別に
送っている。

１１４乃至１１９はそれぞれ８ビツト（１バイト）のカ
ウンタで、このうち１１４〜１１７はアドレスレングス
ペアの先頭番地をセットし、以後はアンドゲートＡ３か
らのクロックパルスに基づき順次カウントアツプして、
このカウント値をメモリコントローラ４に送り、音声メ
モリ３の読出しアドレス情報とする。

残るカウンタ１１８．１１９はダウンカウンタで、アド
レスレンゲスペアの語数値をセットし、以後はアンドゲ
ートＡ３からのクロックパルスに基づき順次ダウンカウ
ントして、語数値分のカウントを終了した際にデコーダ
１２０より検出信号（フレーズ終了信号）ＦＥを出す。

１２１は音声メモリ３から読出されたメモリバス１０８
上の音声パターンＰＶを遅延素子ＤＬ６より出力される
セットストローブパルスＳＳＰによりセットし、ライン
１３０上に出力するレジスタである。

１２２はマルチプレクサであり、レジスタ１２１より出
力されたライン１３０上のデータＰＶとライン１３１上
の固定値データ（例えば白色雑音コード）とをフリップ
フロップＦＦ６からのセレクト信号ＳＥＬで切換えて何
れか一方のデータを選択的にライン１４１へ出力する。

このライン１４ｉに出力されたデータは音声パターンと
して対応するＤ／Ａ変換器６１に送られる。

なお上記ライン１３１上の固定値データは無音パターン
をスイッチ等により予め選定しておく。

１４１は一連の文章の音声発生が終了した際にナントゲ
ートＮ２より出力される終了割込信号ＥＰのライン、１
４２はライン１０３より入力された音声発生開始信号に
より“０”となり、上記終了割込信号ＥＰにより“１”
となるフリップフロップＦＦ５の出力信号ラインである
。

この各ライン１４１，１４２は第１図に示す制御信号ラ
イン１２に含まれるもので、音声発生状態を示すスティ
タス信号ラインとして演算制御装置１へ導かれる。

１４３はフレーズ単位の音声発生が終了した際にアンド
ゲートＡ１゜より出力されるパルス信号ＦＥＰをトラッ
ク選定回路９に導くラインであり、第１図に示す制御信
号ライン１０ｉの一部をなす。

１４４は音声メモリ３より音声パターンを読出すための
読出開始信号ＭＳＴを音声メモリコントローラ４へ送る
ためのラインである。

１４５はカウンタ１１４〜１１７より得られるアドレス
情報を音声メモリコントローラ４へ送るためのラインで
ある。

第５図は上記第１図に示したトラック選定回路９、並び
にこのトラック選定回路９と各音声チャネル５□、５□
、・・・５ｎとの接続状態を詳細に示す回路ブロック図
である。

図中、２０１は各音声チャネル５０，５□、・・・５ｎ
より出力されるフレーズ単位の音声終了時におけるパル
ス信号（ＦＥＰ）を受けて、そのパルス信号を発した音
声チャネル５１に固有のコードを発生するエンコーダで
ある。

２０２は上記エンコーダ２０１より出力された音声チャ
ネル５ｉに固有のコードを順次記憶し、入力順に出力す
るファーストインファーストアウトタイプのメモリであ
る。

このメモリ２０２は固有コードの書込みと読出しとが非
同期にて行なえるもので、オアゲート０２１より出力さ
れるシフトインパルス（ＳＨＩＰ）により固有コードが
詰込まれ、アンドゲートＡ２□より出力されるシフトア
ウトパバス（ＳＨＯＰ）により先に詰込まれた固有のコ
ードから増出される。

またメモリ２０２からは、データ（固有データ）が詰っ
ている場合に“１”となり、データが無い場合（ゞ０”
となるメモリ２０２内のデータ状態を示すアウトプット
レディ信号（ＯＲ）が出力される。

２０６は基本クロックＴＣを含む各種のタイミングパル
スＰ１．Ｐ２゜Ｐ３を発生するタイミング回路である。

２０３はタイミング回路２０６からのタイミングパルス
Ｐ３をカウントパルスとしてＭ進カウントを行なうトラ
ック記憶回路２０４のアドレスカウンタである。

２０４は音声発生状態にある音声チャネル５１に固有の
コードを記憶するトラック記憶回路であり、アンドゲー
トＡ２□より出力されるライトイネーブル信号ＷＥによ
り、メモリ２０２から出力される固有のデータを書込み
、この際同時に１ビツトの特定ビットＸＰが書込まれる
。

２０５はトラック記憶回路２０４から読出されたデータ
（固有データ）をデコードし、対応する音声チャネル５
１のライン１０６をゝゞ１”状態とするデコーダである
。

ＦＦ２１．ＦＦ２２．ＦＦ２３はフリップフロップ、Ａ
２□ｔ Ａ２□、Ａ２３はアンドゲート、０２０，０２
□。

Ｏ、Ｏはオアゲート、Ｎ２、はナントゲート、２３
２４ ＩＮＶ２０．ＩＮＶ２２はインバータ、ＤＬ２□は遅延
素子である。

２０７は各音声チャネル５０，５□。・・・５ｎのライ
ン１４５・・・に出力される音声メモリ３のアドレス情
報をメモリバス１３を介して音声メモリコントローラ４
に送るオア回路である。

第６図は上記したトラック記憶回路２０４の記憶情態を
示すもので、Ｍ個の音声チャネルに固有のコード（チャ
ネルコード）とこの各コードに付随して１ビツトの特定
ビット情報（ＸＰ）が記憶される。

そしてこのトラック記憶回路２０４はタイミング回路２
０６からのタイミングパルスＰ３（第７図参照）に同期
してＭ進カウント動作を行なうアドレスカウンタ２０３
によりシフト制御される。

第７図ａ乃至ｆは上記したタイミング回路２０６より出
力される各種のタイミングパルスＴＣｔＰ１ｊＰ２．Ｐ
３およびタイミングパルスに基づいて動作するフリップ
フロップＦＦ２１ｙＦＦ２２により得られるクロックパ
ルスＣＰ１．ＣＰ２を示す信号波形図である。

ここで作用を説明する。

まず磁気ディスク装置７に、人間の発生した音声をフレ
ーズごとに区切って分解した音声パターンを通常のデー
タ記録と同様第２図の様に記録する。

この音声パターンを装置の電源投入後、演算制御装置１
を仲介し、ＤＭＡバス１１を介して音声メモリコントロ
ーラ４の制御により音声メモリ３に書込む。

これにより音声メモリ３には音声パターンとして種々の
フレーズが格納されるが、この際の個々のフレーズには
語数の決まりがなく可変長である。

ヌ、この音声メモリ３へ書き込まれた音声パターンはＤ
ＭＡバス１１を通して演算制御装置１へ読み出すことも
可能で、音声メモリ３へ書き込んだデータの良否判定が
出来る。

このＤＭＡバスの制御による演算制御装置１と音声メモ
リコントローラ４との間のデータの読み書きは制御ライ
ン１２を通して演算制御装置１から制御される。

次に成る音声チャネル５ｉから音声を発生させる為に、
演算制御装置１から、該当する音声チャネル５１内の補
助記憶部８ｉへ、成る一連の文章に相当するアドレスレ
ンゲスペア列をＤＭＡバス１１を通して書き込む。

このアドレスレンゲスペア（ＡＫ、ＬＫ）は、その文章
のに番目のフレーズが格納されている音声メモリ３の先
頭番地と語長を表わす。

即ちアドレスレングスペア列は一連の文章をフレーズ単
位に分割したとき、個々のフレーズが格納されている音
声メモリの先頭番地及びその語長を表わしている。

そして、この一連の文章に対するフレーズの順序はアド
レスレングスペア列の順序に一致する。

このアドレスレンゲスペア列を音声チャネル５１内の補
助記憶部８ｉへ書き込んだ後、演算制御装置１が制御信
号ライン１２を通して音声チャネル５ｉへ起動コマンド
を送ることにより、音声メツセージの送出動作が開始さ
れる。

更にその音声メツセージの送出時においては、トラック
選定回路９の制御により、フレーズ単位の音声発生が終
了する度に、音声メモリ３に対する当該音声チャネル５
１のトラック割当てが一且解除され、他の音声チャネル
５１・・・５１−１，５ｉ＋１．・・・５ｎのうち、音
声発生待ち状態にある音声チャネルが存在すると、その
音声チャネル（例えば５ｊ）に前記トラックが割当てら
れる。

この際、トラックの割当てが解除された音声チャネル５
１は再びトラックが割当てられるまでの間、無音又は白
色雑音を発生する。

上記した音声チャネル５１およびトラック選定回路９の
動作を以下に詳細に説明する。

音声チャネル５１の補助記憶部８ｉへ貯えられるアドレ
スレングスペアは第３図に示す様に先頭番地が４バイト
、語数値（フレーズの語長）が２バイトで構成されてい
る。

このようなアドレスレングスペアを補助記憶部８１に書
込むために、先ず演算制御装置１より、音声チャネル５
ｉに対し、制御信号ライン１２に含まれるライン１０１
を介してイニシャルライトコマンドを送出する。

このイニシャルライトコマンドにより音声チャネル５ｉ
内のフリップフロップＦＦ１がセット状態となり、更に
補助記憶部８□のアドレスカウンタ１１１がイニシャル
リセットされる。

フリップフロップＦＦ１がセット状態となることによっ
てアンドゲートＡ１が開制御され、以後は制御信号ライ
ン１２に含まれるライン１０２を介して演算制御装置１
より入力されるライトストローブ信号がアンドゲートＡ
１を通過可能となり、このアンドゲートＡ１を経たライ
トストローブ信号がオアゲート０１を介してアドレスカ
ウンタ１１１のカウントクロックとなる。

更にフリップフロップＦＦ１のセット出力信号は補助記
憶部８１のリード／ライト制御端子に送られ、フリップ
フロップＦＦ１がセット状態にある際は補助記憶部８１
がライトモード（書込許可状態）となる。

而して、その後演算制御装置１よりライトストローブ信
号並びにこれに同期した１バイト単位のデータ（アドレ
ススペア）が送られてくると、このデータはアドレスカ
ウンタ１１１のアドレス指定により第３図に示されるよ
うな順序をもって順次補助記憶部８１に書込まれる。

而して補助記憶部８１に一連のアドレスレングスペア列
が書込まれた後、演算制御装置１より音声チャネル５ｉ
に対し、制御信号ライン１２に含まれるライン１０３を
介して音声発生開始信号が送られることにより、フリッ
プフロップＦＦ１はリセット状態となる。

更に上記音声発生開始信号により、アドレスカウンタ１
１１、並びに６進カウンタ１１２がリセット制御される
とともに、フリップフロップＦＦ２．ＦＦ、かリセット
状態となり、フリップフロＦＦ８． ＦＦ、かりセット
状態となる。

この際のフリップフロップＦＦ、のセット出力信号“Ｏ
”は音声発生開始のスティタス信号として制御信号ライ
ン１２を介し演算制御装置１に送られる。

又、フリップフロップＦＦ１のリセット出力とフリップ
フロップＦＦ２のセット出力とによってアンドゲートＡ
２が開制御され、制御信号ライン１０ｉに含まれるライ
ン１０５を介してトラック選定回路９のタイミング回路
２０６より入力された基本クロックＴＣがこのアンドゲ
ートＡ２を通過可能となる。

アンドゲートＡ２を通過した基本クロックＴＣはアドレ
スカウンタ１１１および６進カウンタ１１２のカウント
クロックとなり、上記各カウンタ１１１，１１２を更新
する。

この際、フリップフロップＦＦ１のセット出力が＜ｅ
Ｏｊｊであるため、アドレスカウンタ１１１によりアド
レス指定される補助記憶部８１はリードモードとなって
おり、従って補助記憶部８１からはアドレスカウンタ１
１１のアドレス指定のもとにアドレスレングスペアが１
バイト単位をもって順次読出される。

一方、６進カウンタ１１２のカウント値はデコーダ１１
３でデコードされ、各カウント値に対応したデコード出
力が基本クロックＴＣに同期したタイミングをもって順
次出力される。

このデコーダ１１３より出力されるそれぞれ時間の異な
るデコード出力信号はアンドゲートＡ４〜Ａ、に個別に
入力され、遅延素子ＤＬ３を経た基本クロックと一致が
とられる。

このアンドゲートＡ４〜Ａ、の出力信号はセットストロ
ーブ信号として６個の８ビツトカウンタ１１４〜１１９
に個別に送＾れる。

これによりカウンタ１１４〜１１１には、補助記憶部８
１より読出されたアドレスレンゲスペアのフレーズ先頭
アドレス（Ａ、）が、又カウンタ１１８，１１９には語
数値（Ｌｌ）がセットされる。

又、６進カウンタ１１２のフルカウント出力によりアン
ドゲートＡ、より出力されたセットストローブ信号はイ
ンバータＩＮ■２および遅延素子ＤＬ、を介してフリッ
プフロップＦＦ２のリセット入力信号並びにフリップフ
ロップＦＦ３のセット人力信号となる。

これによりフリップフロップＦＦ２かりット状態となっ
てアンドゲートＡ２が閉状態となり、基本クロックＴＣ
の出力が禁止されて、アドレスカウンタ１１１および６
進カウンタ１１２のカウント動作が終了する。

又、上記フリップフロップＦＦ３のセット出力信号はア
ンドゲートＡ３に送られ、ゲート開制御のための一人力
信号となる。

その後、トラック選定回路９より当該音声チャネル５ｉ
に対し、トラックの割当てを示すデコード出力がライン
１０６を介して入力されることにより、上記アンドゲー
トＡ３が開制御され、音声パターンの読出し動作に移る
。

ここで、トラック選定回路９のトラック記憶回路２０４
には第６図に示される如く、音声発生中における音声チ
ャネルに固有のコードが既に記憶されているものとする
。

このトラック記憶回路２０４はＭ語分の記憶容量（Ｍ個
のチャネルコードを記憶する容量）をもって構成される
。

すなわち音声のサンプリング時間を音声メモリ３のアク
セス時間により、Ｍ個の時間間隔に分け、各音声チャネ
ル５□、５２．・・・かこの時間を利用して、音声メモ
リ３をアクセスする状態がトラック記憶回路２０４に記
憶されている。

このトラック記憶回路２０４内のチャネルコードの記憶
順序はその記憶されたチャネルコードに対応する音声チ
ャネルの時間順序と一致している。

而してＭ進のアドレスカウンタ２０３を更新する度に、
このアドレスカウンタ２０３のカウント値に基づくアド
レス指定でトラック記憶回路２０４より出力される音声
チャネルに固有のチャネルコードがデコーダ２０５に送
られ、デコードされて、■〜Ｎの出力端のうちのチャネ
ルコードに対応した一つの出力端にデコード出力が現わ
れる。

このデコード出力信号はその時間に該当する音声チャネ
ルが音声チャネル音声メモリ３をアクセス可能であるこ
とを示している。

すなわち該当する音声チャネルにトラックが割当てられ
たことを示している。

上記したトラック選定回路９のデコード出力が制御信号
ライン１０ｉに含まれるライン１０６を介して音声チャ
ネル５１の前述したアンドゲートＡ３に入力されると、
このアンドゲートＡ３からは、制御信号ライン１０１に
含まれるライン１０７を介し更に遅延素子ＤＬ１で遅延
されたタイミングパルスＰ１に同期したパルスが出力さ
れる。

このアンドゲートＡ３より出力されたパルスは、アドレ
スレングスペア（ＡＩ 、Ｌｌ ）を貯えた６個のカウ
ンタ１１４〜１１９のうちの１１４〜１１７をカウント
アツプし、１１８，１１９をカウントダウンするための
カウントクロックとなる。

以後、音声のサンプリング時間毎に、トラック選定回路
９からのデコード出力に基づいて上記アンドゲートＡ３
より出力されるカウントクロックにより、カウンタ１１
４〜１１７がカウントアツプされ、カウンタ１１８，１
１９がカウントダウンされる。

而して、カウンタ１１４〜１１７のカウント値は音声メ
モリ３のアドレス情報として、ライン１４５を介し更に
オア回路２０７およびメモリバス１３を介して音声メモ
リコントロール４に送うレる。

一方、前記アンドゲートＡ３より出力されたパルスは遅
延素子ＤＬ、で遅延され、メモリスタート信号ＭＳＴと
してライン１４４に出力される。

このライン１４４に出力されたメモリスタート信号ＭＳ
Ｔはオアゲート０２２を介し、更に制御信号ライン１２
を経て音声メモリコントローラ４へ送うれる。

これによって、音声メモリ３からは音声チャネル５ｉの
カウンタ１１４〜１１７で指定されたアドレスに従う音
声パターンデータがＡ１番地より読出され、メモリバス
１３を介して音声チャネル５ｉに入力される。

音声チャネル５．に入力された音声パターンデータはメ
モリバス１０８を経てレジスタ１２１に送られ、メモリ
スタート信号ＭＳＴを遅延素子ＤＬ６で遅延することに
よって作られるセットストローブ信号ＳＳＰにより、上
記レジスタ１２１に貯えられる。

一方、前記アンドゲートＡ３よりパルスが出力されると
フリップフロップＦＦ６がセット状態となり、そのセッ
ト出力信号”１”により、マルチプレクサ１２２のセレ
クト信号ＳＥＩ、はレジスタ１２１のデータを選択し、
出力する。

従ってレジスタ１２１に貯えられた音声パターンデータ
はマルチプレクサ１２２を経てライン１４ｉに出力され
る。

ライン１４１に出力された音声パターンデータは音声チ
ャネル５１に対応して設けられたＤ／Ａ変換器６１に送
られ、アナログ信号に変換されて回線上に送出される。

又、カウンタ１１８，１１９はアンドゲートＡ３より出
力されるパルスによりダウンカウントを行ない、初期設
定された語数値（Ｌｌ）のカウント動作を終了すること
によって、デコーダ１２０からはフレーズ終了信号ＦＥ
が出力される。

このフレーズ終了信号ＦＥタイミングパルスＰ１を遅延
素子ＤＬ１．ＤＬ２で遅らされたパルスおよびフリップ
フロップＦＦ４のセット出力と共にアンドゲートＡｌ□
に供給される。

この際フリップフロップＦＦ４は前述した如く音声発生
開始信号によりセット状態となっており、従って上記ア
ンドゲートＡ１ｏからは遅延素子ＤＬ２の出力パルスに
同期して、フレーズの音声発生終了を示すパルスＦＥＰ
が出力される。

このパルスＦＥＰはライン１４３を介してトラック選定
回路９に送られる。

又、デコーダ１２０より出力される信号ＦＥと遅延素子
ＤＬ２より出力されるパルスはナントゲートＮ２．Ｎ３
にも送＾れ、ナントゲートＮ３の出力によってフリップ
フロップＦＦ６かリセット状態となる。

これによりマルチプレクサ１２２のセレクト信号ＳＥＬ
は“０”となり、レジスタ１２１のデータに代って、ラ
イン１３１上の固定値データ（例えば白色雑音コード）
がマルチプレクサ１２２より出力される。

このマルチプレクサ１２２より出力された固定値データ
（白色雑音コード）はライン１４１を介してＤ／Ａ変換
器６１に送られ、アナログ信号に変換された後回線上に
送出される。

このように、音声チャネル５１がアドレスレングスペア
に相当する音声パターンを音声メモリ３より読出してい
るときは、その音声パターンをＤ／Ａ変換器６ｉに送り
、そのフレーズの音声パターンの読出しが終了した後は
、白色雑音又は無音・コードをＤ／Ａ変換器６１に送る
。

又、アンドゲートＡ１ｏより出力されるパルスＦＥＰは
フリップフロップＦＦ２のセット入力信号並びにフリッ
プフロップＦＦ３のリセット入力信号となり、フリップ
フロップＦＦ２をセット状態、フリップフロップＦＦ３
をリセット状態とする。

フリップフロップＦＦ２がリセット状態となることによ
り、次のフレーズのアドレスレングスペア（Ａ２ ｔ
Ｌ２）を前述の動作と同様にして補助記憶部８ｉより読
出し、カウンタ１１４〜１１９に初期値としてセットし
て、そのセット動作の終了に伴い遅延素子ＤＬ４の出力
で再びフリップフロップＦＦ２をリセット状態、フリッ
プフロップＦＦ３をセット状態にして、トラック選定回
路９より当該音声チャネル５ｉに固有のデコード出力が
到来するのを待っている。

この待っている間、当該音声チャネル５ｉは白色雑音又
は無音コードをＤ／Ａ変換器６１に送っている。

一方、ライン１４３に送出されたフレーズの音声発生終
了を示すパルスＦＥＰはトラック選定回路９に送られ、
オアゲート０２、を経た後、インバータ■Ｎ■２２およ
びオアゲート０２□を介し、特定ヒツト情報ＸＰ（この
際はフリップフロップＦＦ２３がまだリセット状態であ
るためＸＰ＝’ゞ０”）としてトラック記憶回路２０４
に送られる。

同時にオアゲート０２１より出力されたパルスはオアゲ
ート０２４を経た後、アンドゲートＡ２□により、タイ
ミングパルスＰ２でセット、Ｐ３でリセットを繰返すフ
リップフロップＦＦ２、のセット出力と同期がとられて
トラック記憶回路２０４のライトイネーブル信号ＷＥが
作られる。

このライトイネーブル信号ＷＥにより、トラック記憶回
路２０４の特定ビット領域には第６図に示される如く特
定ビット情報ＸＰが書込まれる。

この特定ビット情報が“０”である際は、該当する音声
チャネル５１がその割当てられた音声サンプリング時間
に音声メモリ３をアクセスしておらず空きトラックとな
り、他の音声チャネルがその音声サンプリング時間を利
用できることを示している。

すなわち各音声チャネルよりフレーズ単位の音声発生終
了信号ＦＥＰが発生する毎に、その音声チャネルに割当
てられたトラックが一旦切放されることになる。

而してこのようにしてトラック記憶回路２０４の特定ビ
ット領域に貯えられた特定ビット情報はアドレスカウン
タ２０３の更新に伴って出力側にシフトされ、トラック
記憶回路２０４より読出されると、アンドゲートＡ２３
に送られるとともに、インバータ■Ｎ■２、で反転され
た後、ナントゲートＮ２１に送られる。

アンドゲートＡ２３は、この特定ビット情報（ＸＰ）と
、タイミングパルスＰ１でセット、Ｐ２でリセットを繰
返すフリップフロップＦＦ２□のセット出力信号ＣＰ１
とに基づいてデコード２０５のイネーブル信号を作る。

ここで、トラック記憶回路２０４より読出される特定ビ
ット情報（ＸＰ）が（５１”であれば上記信号ＣＰ１に
同期してデコーダ２０５にイネーブル信号が与えられ、
デコーダ２０５からはｎ個の出力端のうちのチャネルコ
ードに固有の一つの出力端にデコード出力が発せられる
。

又、特定ビット情報（ＸＰ）がＱｏ”である際は上記イ
ネーブル信号が発生されない。

一方、各音声チャネル５１，５２・・・で発生したフレ
ーズ単位の音声発生終了信号ＦＥＰはエンコーダ２０１
に送られ、該当する音声チャネルに固有のコード（チャ
ネルコード）が生成される。

このチャネルコードは、オアゲート０２、より出力され
るパルスをシフトインパルス５ＨＩＰとして記憶動作を
行なうメモリ２０２に貯えられる。

このようにして、音声チャネル５０，５□・・・よりフ
レーズ単位の音声発生終了信号ＦＥＰが出力される度に
、エンコーダ２０１か４はその信号ＦＥＰを発した音声
チャネルに固有のコード（チャネルコード）が出力され
てメモリ２０２に詰込まれその度にメモリ２０２内のチ
ャネルコードは出力側にシフトされる。

この際メモリ２０２にデータ（チャネルコード）が詰ま
っていればアウトプットレディ信号ＯＲは（ｃｌ”とな
る。

このメモリ２０２に貯えられたデータ（チャネルコード
）はシフトアウトパルス５ＨＯＰによって読出される。

このシフトアウトパルス５ＨＯＰは、アンドゲートＡ２
□より出力されたライトイネーブル信号ＷＥを遅延素子
ＤＬ２□で遅延した信号と、アドレスカウンタ２０３の
カウントクロックとなるタイミングパルスＰ３とを入力
するアントゲ−１’Ａ２１によって作られる。

而してこのアンドゲートＡ２１よりシフトアウトパルス
５ＨＯＰが出力される毎にメモリ２０２に貯えられてい
たデータ（チャネルコード）が入力順に読出される。

このメモリ２０２に貯えられていたデータがシフトアウ
トパルス５ＨＯＰによりすべて読出されて、メモリ２０
２が空になった場合はアウトプットレディ信号ＯＲが“
０”となる。

すなわちアウトプットレディ信号ＯＲは、メモリ２０２
にデータが貯えられているか否かを示し、とりもなおさ
ず成る音声チャネルがフレーズの音声発生を終了して次
のフレーズの音声発生をするためにトラックが選定され
るのを待っており、その間Ｄ／Ａ変換器に固定コード（
白色雑音コード又は無音コード）を送っている状態を示
している。

而してアウトプットレディ信号が“１”（データが詰ま
っている）の場合において、スキャンしているトラック
記憶回路２０４の特定ピッ）（ＸＰ）出力がゝゞＯ”で
あると、タイミングパルスＰ１に同期してナントゲート
Ｎ２□が開き、フリップフロップＦＦ２３がセット状態
となる。

このフリップフロップＦＦ２３のセット出力信号はオア
ケート０２３゜０２４に送応れる。

これによってオアゲート０２３からは特定ビット情報Ｘ
Ｐとして１１″が出力され、又アンドゲートＡ２゜から
はクロックパルスＣＰ２に同期してライトイネーブル信
号ＷＥが発せられ、このライトネーブル信号ＷＥにより
、メモリ２０２より出力されたデータ（チャネルコード
）と特定ビット（１１”とがトラック記憶回路２０４に
記憶される。

更にこの際のライトイネーブル信号ＷＥを遅延素子ＤＬ
２１で遅延した信号とタイミングパルスＰとによってア
ンドゲートＡ２１よりシフトアウトパルス５ＨＯＰが発
生され、メモリ２０２内の次のチャネルコードが読出さ
れる。

このようにして、フレーズの音声発生を終了している音
声チャネル５１に空きトラックが割当てられると、以後
このトラックの時間に該当音声チャネル５１は音声メモ
リ３をアクセスしそのフレーズの音声発生が終了するま
でこのトラックの割当てが続き、フレーズの音声発生が
終了した後、このトラックの割当てを切放し、当該音声
チャネル５１に固有のコード（チャネルコード）をメモ
リ２０２に書込んで、次のトラックが割当てられるまで
白色雑音又は無音の発生状態となる。

而して上記した動作の後、一連の文章の最後のフレーズ
が音声チャネル５１の補助記憶部８ｉより読出され、そ
の際の連鎖フラグビット １ がナントゲートＮ、に入
力されると、アンドゲートＡ４より出力されるストロー
ブパルスに同期してナントゲートＮ１が開き、フリップ
フロップＦＦ４がリセット状態となる。

その後、最終フレーズの音声発生が終了してデコーダ１
２０よりフレーズ終了信号ＦＥが出力されると、遅延素
子ＤＬ２の出力パルスに同期してナントゲートＮ２が開
キ、ライン１４１に音声発生終了の割込み信号が出力さ
れる。

更にフリップフロップＦＦ、がセット状態となり、ライ
ン１４２の信号状態が（ｃｏ”から“１”に変わる。

この各ライン１４１，１４２の信号は音声発生終了を示
すスティタス信号として演算制御装置１に送られ、音声
チャネル５１における一連の文章の音声発生動作が終了
する。

演算制御装置１はこの音声チャネル５１からの音声発生
終了を示すスティタス信号を受けると、次の文章のアド
レスレングスペア列を上記音声チャネル５ｉに送り、前
述の音声発生動作が繰返し実行される。

なお、上記した実施例においては音声メモリ３の先頭ア
ドレス（ＡＫ）とその語数値（ＬＫ）とでなるアドレス
レンゲスペアを用いた構成としたが、これに限らず例え
ば音声メモリ３の先頭アドレスト終端アドレスを組にし
たアドレス情報列を用いた構成としてもよい。

また、各音声チャネル５□。５２・・・にバッファメモ
リを付加し、音声メモリ３より音声パターンを一度に数
個分読出し、以後、回線に音声のサンプリング間隔で順
次１個ずつ送る方式にすれば、上記した一実施例より更
に回線を増すことができる。

以上詳記したように本発明によれば、音声チャネルがフ
レーズ単位の音声発生を終了する度に、その音声チャネ
ルに割当てられたトラックを他の音声発生待ち状態にあ
る音声チャネルに割付け、トラックの割当てが解除され
た音声チャネルは次に再びトラックが割当てられるまで
白色雑音又は無音を発生するようにして、各音声チャネ
ルにおける音声メモリのアクセス順序制御を行なう構成
とし、音声メモリから音声パターンを読出すサンプリン
グ時間を効率良く各音声チャネルに割当るようにしたこ
とにより、各音声チャネルに大容量のバッファメモリを
設けることなく、音声のサンプリング時間と音声メモリ
のアクセス時間との関係によって決まる最大チャネル数
を越えて、多数の音声チャネルを装備することのできる
音声応答装置が提供できる。

【図面の簡単な説明】

図は本発明の一実施例を示すもので、第１図は全体の構
成を示すブロック図、第２図はアドレスレングスペア列
と、このアドレスレングスペア列により指定されるフレ
ーズを示す図、第３図はアドレスレンゲスペア列の具体
的な構成および補助記憶部８１に格納されたアドレスレ
ングスペア列の状態を示す図、第４図は音声チャネル５
１の具体的な回路構成例を示すブロック図、第５図はト
ラック選定回路９の具体的な回路構成例をブロック図、
第６図はトラック記憶回路２０４の記憶状態を示す図、
第７図ａ乃至ｆはタイミング回路２０３より出力される
各種のタイミングパルスおよびこのタイミングパルスに
基づいて作られるクロックパルスを示す信号波形である
。 １・・・・・・演算制御装置、２・・・・・・主メモリ
、３・・・・・・音声メモリ、４・・・・・・音声メモ
リコントローラ、５□、５２・・・５ｎ・・・・・・音
声チャネル、６□、６゜・・・６ｎ・・・・・・Ｄ／Ａ
変換器、８０，８２・・・８ｎ・・・・・・補助記憶部
、９・・・・・・トラック選定回路、１０．１２・・・
・・・制御信号ライン、１１・・・・・・ＤＭＡバス、
１３・・・・・・メモリバス、１１１・・・・・・アド
レスカウンタ、１１２・・・・・・６進カウンタ、１１
３，１２０・・・・・・デコーダ、１１４．１１５・・
・１１９・・・・・・８ビツトカウンタ、１２１・・・
・・・レジスタ、１２２・・・・・・マルチプレクサ、
２０１・・・・・・エンコーダ、２０２・・・・・・メ
モリ（ファーストインファーストアウトタイプ）、２０
３・・・・・・アドレスカウンタ（Ｍ進） 、２０４
・・・−・トラック記憶回路、２０６・・・・・・タイ
ミング回路。

Claims (1)

【特許請求の範囲】
1. １ フレーズ単位に分割された複数種の音声情報を記憶
   する高速ランダムアクセスメモリを用いた音声メモリと
   、この音声メモリを時分割制御により共用し、上記音声
   メモリより続出する音声情報の組合せ並びに組合せ順序
   を指定するためのアドレス情報列を貯える補助記憶部を
   内部に設けてなる複数の音声チャネルと、これら各音声
   チャネルが時分割で前記音声メモリから音声情報を読出
   す際のトラック割付は制御機能を有し、前記複数の音声
   チャネルのうちの一つの音声チャネルがフレーズの切れ
   目となった際ｌこ、音声発生待ち状態にある音声チャネ
   ルが存在すると、前記フレーズの切れ目となった音声チ
   ャネルに割付けられていたトラックを前記音声発生待ち
   状態にある音声チャネルに割付けるとともに、前記フレ
   ーズの切れ目となった音声チャネルに対しては再びトラ
   ックの割付けがなされるまでの間、無音又は白色雑音を
   発生させるトラック選定手段とを有してなることを特徴
   とする音声応答装置。