JPS5853525B2 - シキイチノアル デンリユウセイゲンカイロ - Google Patents

Description

【発明の詳細な説明】 本発明は高速論理回路に使用される閾値をもった電流制
限回路に関するもので、特に閾値の幅を狭くし、かつ応
答速度を速くした回路に係るものである。

従来の高速論理回路の一つに第１図に示すような昭和４
８年特許願第６７２３７号のＮＡＮＤ回路がある。

この回路はトランジスタＴＩ、〜ＴＩＮよりなる反転回
路と、閾値をもった電流制限回路（例えば破線内の回路
）を組合せ、負荷抵抗Ｒ１１に生ずる電圧降下を出力と
するものである。

この回路においてはトランジスタＴＩＩ〜ＴＩＮは非飽
和領域で動作するよう前記電流制限回路により、そのコ
レクタ電流を制限され、高速のスイッチング動作をする
。

このＮＡＮＤ回路に必要不可欠な、閾値をもった電流制
限回路として第１図破線内に示した、トランジスタＴ１
、ダイオードＤ１抵抗、□よりなる回路が周知である。

この電流制限回路は、トランジスタＴ□１〜ＴＩＮのう
ち少くとも一つが導通状態のとき、その電流値を、抵抗
Ｒ１□とトランジスタＴ、の直流電流増幅率によって決
る一定の値に制限する。

トランジスタＴ□１〜ＴＩＮの全てが非導通のとき、抵
抗Ｒ１２を流れる電流の一部はダイオード’Ｄを通して
トランジスタＴ１のコレクタに供給され、この結果トラ
ンジスタＴ、は飽和することなく、そのコレクタ電圧対
コレクタ電流の特性が第２図に示すように閾値をもって
いる。

このようにこの電流制限回路は第１図のＮＡＮＤ回路に
適しｆｃ電圧−電流特性をもってはいるが、その閾値幅
および応答速度については充分なものではなかった。

すなわち、トランジスタＴ□１〜ＴＩＮが非導通のとき
トランジスタＴ、のコレクタに流入する電流は、はぼ導
通状態においてベースに流入していた電流に等しく、こ
の値は導通時のコレクタ電流の”／ｈＦＢ （ｈＦＥは
トランジスタＴ１の直流電流増幅率）で、通常のトラン
ジスタの場合上程度の非常に小さな値となる。

こ００ の結果、非導通時のベース・エミッタ間電圧は導通時に
比較して１２０ｍＶ程度低くなる。

非導通状態から導通状態へ移るとき、この電位差分だけ
Ｒ１□を通してベース回路の容量が充電されるわけであ
るが、Ｒ１□は高抵抗のためこれとベース回路の容量に
よる時定数が大きく、この結果ベース電位の上昇が遅れ
てコレクタ電流の応答速度が遅くなるという欠点を有し
、また前記ベース・工□ツタ間の電圧変動分だけ閾値幅
が広くなるという欠点を有していた。

従来は前記ベース電位の変化を速くするためにＣなる容
量を付加し、スイッチング時にトランジスタＴ１のベー
スに電荷を与える方法をとっていたが、この容量値が適
切でないとオーバーシュート（ｏｖｅｒｓｈｏｏｔ ）
を生ずる等の欠点があり、また容量を最適値に正確に制
御することは製造上困難なものであった。

本発明はこのような欠点を除き、トランジスタＴ１のベ
ース・エミッタ間電位差の変化を少くして応答速度を改
善するとともに閾値幅も狭くした電流制限回路を与える
ものである。

第２図は本発明による実施例を示す回路図である。

トランジスタＴ１の工□ツタを電源の一端に接続し、ベ
ースとコレクタをそれぞれ抵抗Ｒ２□とＲ２３を通して
電源の他端に接続し、ベースに一定の電流を供給してい
る。

ダイオードＤを、トランジスタＴ１がｎｐｎ型のときは
コレクタからベースの向きに、ｐｎｐ型のときはコレク
タからベースの向きに接続している。

以下第２図および第３図を用いて動作を説明する。

第３図において曲線３１，３２は抵抗Ｒ２３がない従来
の回路の、コレクタ電圧Ｖ対コレクタ電流の特性で、周
知のごとく、ダイオードＤの有無によりそれぞれ曲線３
１．３２のような特性を示す。

全抵抗Ｒ２３を挿入し、コレクタ電圧Ｖ対Ｒ２３に流れ
る電流の曲線を描くと曲？ｆＪ！３３のようにＶの上昇
とともに減少する直線となる。

端子２１に流れる電流はトランジスタＴ１のコレクタ電
流（曲線３２）から抵抗Ｒ２３に流れる電流（曲線３２
）を差引いた値となり、曲線３４のようになる。

この結果、曲線３２において湾曲のひどい部分が除かれ
、閾値幅が少くなるとともにトランジスタＴ１のベース
電位の変動も少くなり、応答速度が著しく改善されるも
のである。

第１図の論理回路において従来の電流制限回路を使った
場合と、本発明による電流制限回路を使った場合のパル
ス応答の例を第４図に示す。

第４図において曲線４Ｌ４２は従来の電流制限回路を使
った場合である。

ｍ線４１は容量Ｃ１のない場合で、応答が非常に遅い。

曲線４２は容量Ｃの大きすぎる場合で、オーバーシュー
トを生じている。

容量Ｃの大きさをこれらの間の適切な値に制御すること
が製造上困難なことは前述した通りである。

曲線４３は本発明により電流制限回路を使った場合の応
答で、オーバーシュートもなく、速い応答が得られてい
る。

この応答の形は抵抗Ｒ２３の値の変化にはあ１り影響さ
れず、集積回路製造上の許容誤差を緩めるものである。

以上詳細に説明したように本発明による電流制限回路は
論理回路に組合せて使った場合に著しく速い応答速度を
もち、しかも製造上の許容誤差を緩和するもので、その
効果は犬なるものである。

な釦ここに挙げた実施例はＮＰＮトランジスタについて
書いているが、ＰＮＰトランジスタに替えても何ら特性
上の変化はない。

【図面の簡単な説明】

第１図は従来の論理回路とその電流制限回路を示す回路
図、第２図は本発明の実施例を扇子回路図、第３図は電
流制限回路の電圧・電流特性を示す図、第４図は論理回
路と組合せた場合のパルス応答を示す図である。 図中、Ｔ□１〜ＴＩＮｔＴｔはトランジスタを、Ｄはダ
イオードを、Ｃは容量を、Ｒ１□、Ｒ１゜、Ｒ２□。 Ｒ２３は抵抗を示す。

Claims (1)

1. 【特許請求の範囲】 １ コレクタとエミッタをそれぞれ共通に接続した１個
   以上のトランジスタの各ベースを入力回路とし、共通に
   接続されたコレクタを出力回路とし、共通に接続された
   工□ツタに接続される、閾値をもつ電流制限回路におい
   て、 トランジスタの工□ツタを電源の一端に接続しコレクタ
   およびベースをそれぞれ抵抗を介して電源の他端に接続
   し、ベースとコレクタ間にダイオードをその向きがベー
   ス・コレクタ接合と同方向になるように接続し、コレク
   タを電流制限端子としたことを特徴とする閾値のある電
   流制限回路。