JPS5854749A - 通信回線切替動作試験装置 - Google Patents
通信回線切替動作試験装置Info
- Publication number
- JPS5854749A JPS5854749A JP56152907A JP15290781A JPS5854749A JP S5854749 A JPS5854749 A JP S5854749A JP 56152907 A JP56152907 A JP 56152907A JP 15290781 A JP15290781 A JP 15290781A JP S5854749 A JPS5854749 A JP S5854749A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- memory
- test
- section
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、通信回線を現用と予備の間で切替えるスイッ
チ部の状態監視のだめの表示部を持つ通信回線切替動作
試験装置に係り、特にスイッチ部の状態とその状態を記
憶しているメモリ部の状態を破壊することなく運用状態
に近い形で装置動作を７ミユレート出来るようにした動
作試験装置に関する。
チ部の状態監視のだめの表示部を持つ通信回線切替動作
試験装置に係り、特にスイッチ部の状態とその状態を記
憶しているメモリ部の状態を破壊することなく運用状態
に近い形で装置動作を７ミユレート出来るようにした動
作試験装置に関する。
一般に、通信回線切替装置は、スイッチ制御情報を授受
するインタフェース部と、インタフェース部に接続され
ており後段を制御する制御部と、制御部からの信号を受
けてこれをスイッチ駆動情報に変換する駆動部と、駆動
部からの情報に従って状態が設定され、通信回線を現用
と予備の間で切替えるスイッチ部と、スイッチ部の状態
を監視するために制御部から出力されたデータを格納す
る第１のメモリと、第１のメモリの内容を表示するため
の表示操作部とを備えている。この装置ＶＣよって、回
線接続に障害が発生した場合等に、装置の上記各部の状
態を動作試験する必要が生じる。
するインタフェース部と、インタフェース部に接続され
ており後段を制御する制御部と、制御部からの信号を受
けてこれをスイッチ駆動情報に変換する駆動部と、駆動
部からの情報に従って状態が設定され、通信回線を現用
と予備の間で切替えるスイッチ部と、スイッチ部の状態
を監視するために制御部から出力されたデータを格納す
る第１のメモリと、第１のメモリの内容を表示するため
の表示操作部とを備えている。この装置ＶＣよって、回
線接続に障害が発生した場合等に、装置の上記各部の状
態を動作試験する必要が生じる。
従来の通信回線切替動作試験方式としては、装置のイン
タフェース部に特定の情報を授受させ、且つ、制御部の
一部について特定の情報′ｆ！ｒ：授受させて擬似動作
を行なうことにより動作チェックを行なう方式があるが
、この方式では、スイッチ部の状態を監視できないばか
りか、制御部の動作チェックも一部ＶＣ限られているた
め、通信回線ＬＡ悸装置の動作試験としては不充分であ
る。
タフェース部に特定の情報を授受させ、且つ、制御部の
一部について特定の情報′ｆ！ｒ：授受させて擬似動作
を行なうことにより動作チェックを行なう方式があるが
、この方式では、スイッチ部の状態を監視できないばか
りか、制御部の動作チェックも一部ＶＣ限られているた
め、通信回線ＬＡ悸装置の動作試験としては不充分であ
る。
従来の他の動作試験方式としてｔま、上記第１のメモリ
とは別の第２のメモリを用意し、動作試験時には、スイ
ッチ部の状態を記憶している第１のメモリの内容を第２
のメモリに写すと共に駆動部の動作を禁止しておき、次
いで、動作試験用データをインタフェース部および制御
部を介して第１のメモリに格納しかつ表示し、表示され
たデータをチェックすることにより、インタフェース部
および制御部の動作試験を行う方式が知られている。
とは別の第２のメモリを用意し、動作試験時には、スイ
ッチ部の状態を記憶している第１のメモリの内容を第２
のメモリに写すと共に駆動部の動作を禁止しておき、次
いで、動作試験用データをインタフェース部および制御
部を介して第１のメモリに格納しかつ表示し、表示され
たデータをチェックすることにより、インタフェース部
および制御部の動作試験を行う方式が知られている。
この従来方式では、動作試験用データが遂次束１のメモ
リに格納されるので、スイッチ部の状態を試験出来ると
共に、インタフェース部および制御部の試験も行うこと
が出来るが、動作試験終了後、第２のメモリの内容で再
び第１のメモリを更新しなくてはならず、この更新過程
で誤動作あるいは誤操作があると、第１のメモリの内容
とスイッチ部の状態とが食い違ってし１い、スイッチ部
の状態が正確に表示できなくなるという問題がある１、
本発明の目的は、上述の従来技術における問題にかんが
み、アドレスが共用される実情報メモリ領域と試験情報
メモリ領域を備えたメモリを用い、試験モードにおいて
は試験情報メモリ領域を用いて動作試験を行なうという
構想に基づき、通信回線切替動作試験袋ｆＶこおいて、
試験モードから運用モードに復帰する際にメモリの内容
の更新を不要にし、それにより、運用モードへの復帰時
に、スイッチ部の状態とメモリの内容の一致を確実化す
ることにある。
リに格納されるので、スイッチ部の状態を試験出来ると
共に、インタフェース部および制御部の試験も行うこと
が出来るが、動作試験終了後、第２のメモリの内容で再
び第１のメモリを更新しなくてはならず、この更新過程
で誤動作あるいは誤操作があると、第１のメモリの内容
とスイッチ部の状態とが食い違ってし１い、スイッチ部
の状態が正確に表示できなくなるという問題がある１、
本発明の目的は、上述の従来技術における問題にかんが
み、アドレスが共用される実情報メモリ領域と試験情報
メモリ領域を備えたメモリを用い、試験モードにおいて
は試験情報メモリ領域を用いて動作試験を行なうという
構想に基づき、通信回線切替動作試験袋ｆＶこおいて、
試験モードから運用モードに復帰する際にメモリの内容
の更新を不要にし、それにより、運用モードへの復帰時
に、スイッチ部の状態とメモリの内容の一致を確実化す
ることにある。
以下、本発明の実施例を添附の図面に基づいて説明する
。
。
第１図は本発明の一実施例による通信回線切替動作試験
装置を示すブロック図である。第１図において、運用モ
ードにおいては、回線監視装置１から送られて来るスイ
ッチ制御情報がインタフェース部３を介して制御部５に
入力される。制御部５はその制御の内容に従ってスイッ
チ制御情報をスイッチ部の状態設定用情報ＳＤ に変換
して駆動部７に与える。駆動部７は情報ＳＤをスイッチ
駆動情報に変換してスイッチ部９に与え、それにより、
スイッチ部９は通信回線の接続を行なう。スイッチ部は
、例えば３２本の現用回線と３２本の予備回線の間で切
替えを行うためにマトリ、クス状に配置されたスイッチ
（図示せず）を備えている。制御部５は状態設定用情報
ＳＤ と同一内容の情報ＳＤ’をデータバッファ回路１
１に供給すると共に、スイッチ部９内の指定スイッチに
対応するアドレス信号ＡＤをアドレスバッファ回路１３
に供給する。制御部５からメモ’Ｊ １５１１Ｃ書込み
命令が与えられると、アドレスバッファ１３に格納され
ていたアドレス信号によりメモリ１５のアドレスが指定
され、この指定されたアドレスに、データバッファ１１
のデータが書込まれる。メモリ１５は、第２図に示すよ
うに、実情報メモリ領域１６と試験情報メモリ領域１７
を備えており、両頭域１６および１７は５ビツトのアド
レス信号Ａ。〜Ａ４を共用するようになっている。アド
レス信号の最上位ビットＡ５はモード切替えアドレスビ
ットとして用いられ、運用モードにおいては、Ａ５にビ
ット“０＃が入力されるｒＡ５にピッド０”が入力され
ると、実情報メモリ領域１６に対して読み、書きが行な
われる。制御部５からメモリ１５に読出し命令が与えら
れると、表示操作部１９はメモリ１５の実メモリ領域１
６（ｉｌ−アクセスしてデータを読出し、レジスタ／デ
コーダ２１、表示操作部１９を介して表示装置（図示せ
ず）［表示する。
装置を示すブロック図である。第１図において、運用モ
ードにおいては、回線監視装置１から送られて来るスイ
ッチ制御情報がインタフェース部３を介して制御部５に
入力される。制御部５はその制御の内容に従ってスイッ
チ制御情報をスイッチ部の状態設定用情報ＳＤ に変換
して駆動部７に与える。駆動部７は情報ＳＤをスイッチ
駆動情報に変換してスイッチ部９に与え、それにより、
スイッチ部９は通信回線の接続を行なう。スイッチ部は
、例えば３２本の現用回線と３２本の予備回線の間で切
替えを行うためにマトリ、クス状に配置されたスイッチ
（図示せず）を備えている。制御部５は状態設定用情報
ＳＤ と同一内容の情報ＳＤ’をデータバッファ回路１
１に供給すると共に、スイッチ部９内の指定スイッチに
対応するアドレス信号ＡＤをアドレスバッファ回路１３
に供給する。制御部５からメモ’Ｊ １５１１Ｃ書込み
命令が与えられると、アドレスバッファ１３に格納され
ていたアドレス信号によりメモリ１５のアドレスが指定
され、この指定されたアドレスに、データバッファ１１
のデータが書込まれる。メモリ１５は、第２図に示すよ
うに、実情報メモリ領域１６と試験情報メモリ領域１７
を備えており、両頭域１６および１７は５ビツトのアド
レス信号Ａ。〜Ａ４を共用するようになっている。アド
レス信号の最上位ビットＡ５はモード切替えアドレスビ
ットとして用いられ、運用モードにおいては、Ａ５にビ
ット“０＃が入力されるｒＡ５にピッド０”が入力され
ると、実情報メモリ領域１６に対して読み、書きが行な
われる。制御部５からメモリ１５に読出し命令が与えら
れると、表示操作部１９はメモリ１５の実メモリ領域１
６（ｉｌ−アクセスしてデータを読出し、レジスタ／デ
コーダ２１、表示操作部１９を介して表示装置（図示せ
ず）［表示する。
次に、回線接続に障害が発生した場合等ＶＣ１第１図の
装置の各部の動作試験を行う試験モードにおいては、モ
ード切替スイッチＳＷヲ閉じることにより、駆動部７に
ピッドパ０”の禁止信号ｉ ＮＨを与えてその動作を禁
ＩＦすると共ＶＣ１電源■ｏｃから抵抗Ｒを通して接地
（１１１に電流を流すことによりインバータ２３０入力
を” （＋ ” ＆こ、従ってインバータ２３の出力で
ある最上位ビットＡ５（ｙ。
装置の各部の動作試験を行う試験モードにおいては、モ
ード切替スイッチＳＷヲ閉じることにより、駆動部７に
ピッドパ０”の禁止信号ｉ ＮＨを与えてその動作を禁
ＩＦすると共ＶＣ１電源■ｏｃから抵抗Ｒを通して接地
（１１１に電流を流すことによりインバータ２３０入力
を” （＋ ” ＆こ、従ってインバータ２３の出力で
ある最上位ビットＡ５（ｙ。
パ１”にする。メモリ１５のアドレスの最上位ピッ）Ａ
６に°゛１″′が入力されると、必要Ｃ（応じて、実情
報メモリ領域１６の内科は試験情報）七り領域１’ｌＣ
省込−走れる。次いで、テスト・？ターン発生回路２５
からインタフェース部ＶＣ試験情報６・送出する。試験
ＩＨ報は制一部５０制肖１の下にメモリ５の試験情報メ
モり領域１７ｖこ■込擾れ、・セするいｒｌそこから８
ソロ出されて、装置の各部の試験が１］なわれる。試験
モードの間は実情報メモＩＪ ’Ｎｔｔ域１６に対する
浦込みが行わＪｌないので、その内科Ｑよ保存された′
ま−まであり、駆動部７の１１１力も禁止されているの
でその状態も保存されたｉチである。従って、モード切
替スイッチを開にして内び運用七−ドに戻るとき、実↑
Ｈ報メモリ領域１６分更新する必快ばなく、実情報メモ
リ領域の内科とスイッチ部の状態との一致は保たれてい
る。
６に°゛１″′が入力されると、必要Ｃ（応じて、実情
報メモリ領域１６の内科は試験情報）七り領域１’ｌＣ
省込−走れる。次いで、テスト・？ターン発生回路２５
からインタフェース部ＶＣ試験情報６・送出する。試験
ＩＨ報は制一部５０制肖１の下にメモリ５の試験情報メ
モり領域１７ｖこ■込擾れ、・セするいｒｌそこから８
ソロ出されて、装置の各部の試験が１］なわれる。試験
モードの間は実情報メモＩＪ ’Ｎｔｔ域１６に対する
浦込みが行わＪｌないので、その内科Ｑよ保存された′
ま−まであり、駆動部７の１１１力も禁止されているの
でその状態も保存されたｉチである。従って、モード切
替スイッチを開にして内び運用七−ドに戻るとき、実↑
Ｈ報メモリ領域１６分更新する必快ばなく、実情報メモ
リ領域の内科とスイッチ部の状態との一致は保たれてい
る。
試験モードに切替えたとき、運用時の実情報メモリ領域
１６の内容を試験情報メモリ傾城に書込んでおくことに
より、実際により近いシミュレーションを行なうことが
可能であるが、この貞込み動作を行なわなくても、上記
一致が保たれることＫは変りはない。
１６の内容を試験情報メモリ傾城に書込んでおくことに
より、実際により近いシミュレーションを行なうことが
可能であるが、この貞込み動作を行なわなくても、上記
一致が保たれることＫは変りはない。
以上述べたように、本発明によれば、通信回線切替動作
試験装置ｖ／：おいて、試験モードから運用モードに復
帰する際にメモリの内容の更新が不要となり、従って、
運用モードへの復帰時にスイッチ部の状態とメモリの内
容の一致が確実化される。
試験装置ｖ／：おいて、試験モードから運用モードに復
帰する際にメモリの内容の更新が不要となり、従って、
運用モードへの復帰時にスイッチ部の状態とメモリの内
容の一致が確実化される。
なお、前述の実施例においてｔま、七−ド切替えアドレ
スビットをメモリ１５のアドレスの最−Ｅ位ビットとし
たが、例えば最下位ビット等、任意のビットを用いても
よいことは明らかである。また、メモリのアドレス（Ｗ
号は５ビツトとしたが、スイッチ部の構成に応じ苑任意
のビ丹数であっても本発明に含−まれる。
スビットをメモリ１５のアドレスの最−Ｅ位ビットとし
たが、例えば最下位ビット等、任意のビットを用いても
よいことは明らかである。また、メモリのアドレス（Ｗ
号は５ビツトとしたが、スイッチ部の構成に応じ苑任意
のビ丹数であっても本発明に含−まれる。
第１図は本発明の一実施例による通信回線切替動作試験
装置を示すブロック図、第２図は第１図の回路の中のメ
モリの構成を示すブロック図である。 ■・・・回線監視装置ｇ１３・・・インタフェース、５
・・・制御部、７・・・駆動部、９・・・スイッチ部、
１１・・データバッファ回路、１３・・・アドレスバッ
ファ回路、１５・・・メモリ、１６・・・実情報メモリ
領域、１７・・・試験情報メモリ領域、１９・・・表示
操作部、２１・・・レジスタ／デコーダ、２３・・・イ
ンバータ、２５・・・テストノｅターン発生回路。 特許出願人 富士通株式会社 特Ｗ１−出願代理人 弁理士 宵 木 朗 弁理士 西 舘 和 之 弁理士 内 １．ｌＪ 幸 男 弁理士 山 口 昭 之
装置を示すブロック図、第２図は第１図の回路の中のメ
モリの構成を示すブロック図である。 ■・・・回線監視装置ｇ１３・・・インタフェース、５
・・・制御部、７・・・駆動部、９・・・スイッチ部、
１１・・データバッファ回路、１３・・・アドレスバッ
ファ回路、１５・・・メモリ、１６・・・実情報メモリ
領域、１７・・・試験情報メモリ領域、１９・・・表示
操作部、２１・・・レジスタ／デコーダ、２３・・・イ
ンバータ、２５・・・テストノｅターン発生回路。 特許出願人 富士通株式会社 特Ｗ１−出願代理人 弁理士 宵 木 朗 弁理士 西 舘 和 之 弁理士 内 １．ｌＪ 幸 男 弁理士 山 口 昭 之
Claims (1)
- １、スイッチ制御情報を受信する制御部、該制御部の出
力を駆動情報に変換する駆動部、該駆動情報に応じて通
信回線を現用と予備の間で切替えるスイッチ部、該スイ
ッチ部に入力されるデータと同一内容を記憶するメモリ
、および該メモリの内容を表示するための表示操作部を
具備する通信回線切替装置において、該通信回線切替装
置の運用モードと試験モードの間で切替えを行うモード
切替手段を具備し、該メモリハアドレス信号が共用され
る実情報メモリ領域と試験情報メモリ領域およびモード
切替えアドレスビットを備えており、該モード切替手段
が運用モードを指定したときは該実情報メモリ領域にデ
ータが書込まれ、該モード切替手段が試験モードを指定
したときは、該駆動部の動作を禁止すると共に該モード
切替えアドレスビットに切替え信号を与えて該実情報メ
モリ領域の内容を該試験情報メモリ領域に写した後肢試
験情報メモリ領域にデータを書き込むようにしたことを
特徴とする通信回線切替動作試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152907A JPS5854749A (ja) | 1981-09-29 | 1981-09-29 | 通信回線切替動作試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152907A JPS5854749A (ja) | 1981-09-29 | 1981-09-29 | 通信回線切替動作試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854749A true JPS5854749A (ja) | 1983-03-31 |
| JPS6233777B2 JPS6233777B2 (ja) | 1987-07-22 |
Family
ID=15550740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152907A Granted JPS5854749A (ja) | 1981-09-29 | 1981-09-29 | 通信回線切替動作試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854749A (ja) |
-
1981
- 1981-09-29 JP JP56152907A patent/JPS5854749A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6233777B2 (ja) | 1987-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463418A (en) | Error correction from remote data processor by communication and reconstruction of processor status storage disk | |
| US5423029A (en) | Circuit and method for testing direct memory access circuitry | |
| US5590314A (en) | Apparatus for sending message via cable between programs and performing automatic operation in response to sent message | |
| US4497054A (en) | One-for-N redundancy in a digital switch matrix | |
| US5500797A (en) | Device for making use of information related to the breakdown detected by one or more central units of an aircraft | |
| JPH04211944A (ja) | 印刷機の電子制御装置の診断装置および方法 | |
| JPS6233777B2 (ja) | ||
| KR100818837B1 (ko) | 피씨아이 브리지를 이용한 이중화장치 | |
| JP2637653B2 (ja) | 冗長化制御装置 | |
| JPH05324950A (ja) | 情報処理装置の論理カード | |
| KR100425692B1 (ko) | 프로세서의 외부 메모리 억세스 장치 | |
| JP3348251B2 (ja) | 入出力装置 | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JP2976897B2 (ja) | 伝送装置におけるデータバックアップ方式 | |
| JP3284623B2 (ja) | 装置作動用プログラムの変更装置 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JP2670645B2 (ja) | 入出力装置 | |
| KR100260082B1 (ko) | 교환기에서 과금 서비스 기록 방법 | |
| JPH05211000A (ja) | メモリテスト装置 | |
| JPS60136838A (ja) | 情報記録装置 | |
| JPH08115237A (ja) | プリンタ診断システム | |
| JPS6167164A (ja) | 入出力チヤネルのハ−ドウエア診断方式 | |
| JPH0743655B2 (ja) | 情報処理装置 | |
| JPS6093508A (ja) | プロセス信号の入出力方法 | |
| JPH01184550A (ja) | 中間制御装置のテスト回路 |