JPS6233777B2 - - Google Patents
Info
- Publication number
- JPS6233777B2 JPS6233777B2 JP56152907A JP15290781A JPS6233777B2 JP S6233777 B2 JPS6233777 B2 JP S6233777B2 JP 56152907 A JP56152907 A JP 56152907A JP 15290781 A JP15290781 A JP 15290781A JP S6233777 B2 JPS6233777 B2 JP S6233777B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- test
- mode
- memory area
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【発明の詳細な説明】
本発明は、通信回線を現用と予備の間で切替え
るスイツチ部の状態監視のための表示部を持つ通
信回線切替動作試験装置に係り、特にスイツチ部
の状態とその状態を記憶しているメモリ部の状態
を破壊することなく運用状態に近い形で装置動作
をシミユレート出来るようにした動作試験装置に
関する。
るスイツチ部の状態監視のための表示部を持つ通
信回線切替動作試験装置に係り、特にスイツチ部
の状態とその状態を記憶しているメモリ部の状態
を破壊することなく運用状態に近い形で装置動作
をシミユレート出来るようにした動作試験装置に
関する。
一般に、通信回線切替装置は、スイツチ制御情
報を授受するインタフエース部と、インタフエー
ス部に接続されており後段を制御する制御部と、
制御部からの信号を受けてこれをスイツチ駆動情
報に変換する駆動部と、駆動部からの情報に従つ
て状態が設定され、通信回線を現用と予備の間で
切替えるスイツチ部と、スイツチ部の状態を監視
するために制御部から出力されたデータを格納す
る第１のメモリと、第１のメモリの内容を表示す
るための表示操作部とを備えている。この装置に
よつて、回線接続に障害が発生した場合等に、装
置の上記各部の状態を動作試験する必要が生じ
る。
報を授受するインタフエース部と、インタフエー
ス部に接続されており後段を制御する制御部と、
制御部からの信号を受けてこれをスイツチ駆動情
報に変換する駆動部と、駆動部からの情報に従つ
て状態が設定され、通信回線を現用と予備の間で
切替えるスイツチ部と、スイツチ部の状態を監視
するために制御部から出力されたデータを格納す
る第１のメモリと、第１のメモリの内容を表示す
るための表示操作部とを備えている。この装置に
よつて、回線接続に障害が発生した場合等に、装
置の上記各部の状態を動作試験する必要が生じ
る。
従来の通信回線切替動作試験方式としては、装
置のインタフエース部に特定の情報を授受させ、
且つ、制御部の一部について特定の情報を授受さ
せて擬似動作を行なうことにより動作チエツクを
行なう方式があるが、この方式では、スイツチ部
の状態を監視できないばかりか、制御部の動作チ
エツクも一部に限られているため、通信回線切替
装置の動作試験としては不充分である。
置のインタフエース部に特定の情報を授受させ、
且つ、制御部の一部について特定の情報を授受さ
せて擬似動作を行なうことにより動作チエツクを
行なう方式があるが、この方式では、スイツチ部
の状態を監視できないばかりか、制御部の動作チ
エツクも一部に限られているため、通信回線切替
装置の動作試験としては不充分である。
従来の他の動作試験方式としては、上記第１の
メモリとは別の第２のメモリを用意し、動作試験
時には、スイツチ部の状態を記憶している第１の
メモリの内容を第２のメモリに写すと共に駆動部
の動作を禁止しておき、次いで、動作試験用デー
タをインタフエース部および制御部を介して第１
のメモリに格納しかつ表示し、表示されたデータ
をチエツクすることにより、インタフエース部お
よび制御部の動作試験を行う方式が知られてい
る。この従来方式では、動作試験用データが遂次
第１のメモリに格納されるので、スイツチ部の状
態を試験出来ると共に、インタフエース部および
制御部の試験も行うことが出来るが、動作試験終
了後、第２のメモリの内容で再び第１のメモリを
更新しなくてはならず、この更新過程で誤動作あ
るいは誤操作があると、第１のメモリの内容とス
イツチ部の状態とが食い違つてしまい、スイツチ
部の状態が正確に表示できなくなるという問題が
ある。
メモリとは別の第２のメモリを用意し、動作試験
時には、スイツチ部の状態を記憶している第１の
メモリの内容を第２のメモリに写すと共に駆動部
の動作を禁止しておき、次いで、動作試験用デー
タをインタフエース部および制御部を介して第１
のメモリに格納しかつ表示し、表示されたデータ
をチエツクすることにより、インタフエース部お
よび制御部の動作試験を行う方式が知られてい
る。この従来方式では、動作試験用データが遂次
第１のメモリに格納されるので、スイツチ部の状
態を試験出来ると共に、インタフエース部および
制御部の試験も行うことが出来るが、動作試験終
了後、第２のメモリの内容で再び第１のメモリを
更新しなくてはならず、この更新過程で誤動作あ
るいは誤操作があると、第１のメモリの内容とス
イツチ部の状態とが食い違つてしまい、スイツチ
部の状態が正確に表示できなくなるという問題が
ある。
本発明の目的は、上述の従来技術における問題
にかんがみ、アドレスが共用される実情報メモリ
領域と試験情報メモリ領域を備えたメモリを用
い、試験モードにおいては試験情報メモリ領域を
用いて動作試験を行なうという構想に基づき、通
信回線切替動作試験装置において、試験モードか
ら運用モードに復帰する際にメモリの内容の更新
を不要にし、それにより、運用モードへの復帰時
に、スイツチ部の状態とメモリの内容の一致を確
実化することにある。
にかんがみ、アドレスが共用される実情報メモリ
領域と試験情報メモリ領域を備えたメモリを用
い、試験モードにおいては試験情報メモリ領域を
用いて動作試験を行なうという構想に基づき、通
信回線切替動作試験装置において、試験モードか
ら運用モードに復帰する際にメモリの内容の更新
を不要にし、それにより、運用モードへの復帰時
に、スイツチ部の状態とメモリの内容の一致を確
実化することにある。
以下、本発明の実施例を添附の図面に基づいて
説明する。
説明する。
第１図は本発明の一実施例による通信回線切替
動作試験装置を示すブロツク図である。第１図に
おいて、運用モードにおいては、回線監視装置１
から送られて来るスイツチ制御情報がインタフエ
ース部３を介して制御部５に入力される。制御部
５はその制御の内容に従つてスイツチ制御情報を
スイツチ部の状態設定用情報SDに変換して駆動
部７に与える。駆動部７は情報SDをスイツチ駆
動情報に変換してスイツチ部９に与え、それによ
り、スイツチ部９は通信回線の接続を行なう。ス
イツチ部は、例えば32本の現用回線と32本の予備
回線の間で切替えを行うためにマトリツクス状に
配置されたスイツチ（図示せず）を備えている。
制御部５は状態設定用情報SDと同一内容の情報
SD′をデータバツフア回路１１に供給すると共
に、スイツチ部９内の指定スイツチに対応するア
ドレス信号ADをアドレスバツフア回路１３に供
給する。制御部５からメモリ１５に書込み命令が
与えられると、アドレスバツフア１３に格納され
ていたアドレス信号によりメモリ１５のアドレス
が指定され、この指定されたアドレスに、データ
バツフア１１のデータが書込まれる。メモリ１５
は、第２図に示すように、実情報メモリ領域１６
と試験情報メモリ領域１７を備えており、両領域
１６および１７は５ビツトのアドレス信号A0〜
A4を共用するようになつている。アドレス信号
の最上位ビツトA5はモード切替えアドレスビツ
トとして用いられ、運用モードにおいては、A5
にビツト“０”が入力される。A5にビツト
“０”が入力されると、実情報メモリ領域１６に
対して読み、書きが行なわれる。制御部５からメ
モリ１５に読出し命令が与えられると、表示操作
部１９はメモリ１５の実メモリ領域１６をアクセ
スしてデータを読出し、レジスタ／デコーダ２
１、表示操作部１９を介して表示装置（図示せ
ず）に表示する。
動作試験装置を示すブロツク図である。第１図に
おいて、運用モードにおいては、回線監視装置１
から送られて来るスイツチ制御情報がインタフエ
ース部３を介して制御部５に入力される。制御部
５はその制御の内容に従つてスイツチ制御情報を
スイツチ部の状態設定用情報SDに変換して駆動
部７に与える。駆動部７は情報SDをスイツチ駆
動情報に変換してスイツチ部９に与え、それによ
り、スイツチ部９は通信回線の接続を行なう。ス
イツチ部は、例えば32本の現用回線と32本の予備
回線の間で切替えを行うためにマトリツクス状に
配置されたスイツチ（図示せず）を備えている。
制御部５は状態設定用情報SDと同一内容の情報
SD′をデータバツフア回路１１に供給すると共
に、スイツチ部９内の指定スイツチに対応するア
ドレス信号ADをアドレスバツフア回路１３に供
給する。制御部５からメモリ１５に書込み命令が
与えられると、アドレスバツフア１３に格納され
ていたアドレス信号によりメモリ１５のアドレス
が指定され、この指定されたアドレスに、データ
バツフア１１のデータが書込まれる。メモリ１５
は、第２図に示すように、実情報メモリ領域１６
と試験情報メモリ領域１７を備えており、両領域
１６および１７は５ビツトのアドレス信号A0〜
A4を共用するようになつている。アドレス信号
の最上位ビツトA5はモード切替えアドレスビツ
トとして用いられ、運用モードにおいては、A5
にビツト“０”が入力される。A5にビツト
“０”が入力されると、実情報メモリ領域１６に
対して読み、書きが行なわれる。制御部５からメ
モリ１５に読出し命令が与えられると、表示操作
部１９はメモリ１５の実メモリ領域１６をアクセ
スしてデータを読出し、レジスタ／デコーダ２
１、表示操作部１９を介して表示装置（図示せ
ず）に表示する。
次に、回線接続に障害が発生した場合等に、第
１図の装置の各部の動作試験を行う試験モードに
おいては、モード切替スイツチSWを閉じること
により、駆動部７にビツト“０”の禁止信号INH
を与えてその動作を禁止すると共に、電源ＶCCか
ら抵抗Ｒを通して接地側に電流を流すことにより
インバータ２３の入力を“０”に、従つてインバ
ータ２３の出力である最上位ビツトA5を“１”
にする。メモリ１５のアドレスの最上位ビツト
A5に“１”が入力されると、必要に応じて、実
情報メモリ領域１６の内容は試験情報メモリ領域
１７に書込まれる。次いで、テストパターン発生
回路２５からインタフエース部に試験情報を送出
する。試験情報は制御部５の制御の下にメモリ５
の試験情報メモリ領域１７に書込まれ、あるいは
そこから読出されて、装置の各部の試験が行なわ
れる。試験モードの間は実情報メモリ領域１６に
対する書込みが行われないので、その内容は保存
されたままであり、駆動部７の出力も禁止されて
いるのでその状態も保存されたままである。従つ
て、モード切替スイツチを開にして再び運用モー
ドに戻るとき、実情報メモリ領域１６を更新する
必要はなく、実情報メモリ領域の内容とスイツチ
部の状態との一致は保たれている。
１図の装置の各部の動作試験を行う試験モードに
おいては、モード切替スイツチSWを閉じること
により、駆動部７にビツト“０”の禁止信号INH
を与えてその動作を禁止すると共に、電源ＶCCか
ら抵抗Ｒを通して接地側に電流を流すことにより
インバータ２３の入力を“０”に、従つてインバ
ータ２３の出力である最上位ビツトA5を“１”
にする。メモリ１５のアドレスの最上位ビツト
A5に“１”が入力されると、必要に応じて、実
情報メモリ領域１６の内容は試験情報メモリ領域
１７に書込まれる。次いで、テストパターン発生
回路２５からインタフエース部に試験情報を送出
する。試験情報は制御部５の制御の下にメモリ５
の試験情報メモリ領域１７に書込まれ、あるいは
そこから読出されて、装置の各部の試験が行なわ
れる。試験モードの間は実情報メモリ領域１６に
対する書込みが行われないので、その内容は保存
されたままであり、駆動部７の出力も禁止されて
いるのでその状態も保存されたままである。従つ
て、モード切替スイツチを開にして再び運用モー
ドに戻るとき、実情報メモリ領域１６を更新する
必要はなく、実情報メモリ領域の内容とスイツチ
部の状態との一致は保たれている。
試験モードに切替えたとき、運用時の実情報メ
モリ領域１６の内容を試験情報メモリ領域に書込
んでおくことにより、実際により近いシミユレー
シヨンを行なうことが可能であるが、この書込み
動作を行なわなくても、上記一致が保たれること
には変りはない。
モリ領域１６の内容を試験情報メモリ領域に書込
んでおくことにより、実際により近いシミユレー
シヨンを行なうことが可能であるが、この書込み
動作を行なわなくても、上記一致が保たれること
には変りはない。
以上述べたように、本発明によれば、通信回線
切替動作試験装置において、試験モードから運用
モードに復帰する際にメモリの内容の更新が不要
となり、従つて、運用モードへの復帰時にスイツ
チ部の状態とメモリの内容の一致が確実化され
る。
切替動作試験装置において、試験モードから運用
モードに復帰する際にメモリの内容の更新が不要
となり、従つて、運用モードへの復帰時にスイツ
チ部の状態とメモリの内容の一致が確実化され
る。
なお、前述の実施例においては、モード切替え
アドレスビツトをメモリ１５のアドレスの最上位
ビツトとしたが、例えば最下位ビツト等、任意の
ビツトを用いてもよいことは明らかである。ま
た、メモリのアドレス信号は５ビツトとしたが、
スイツチ部の構成に応じた任意のビツト数であつ
ても本発明に含まれる。
アドレスビツトをメモリ１５のアドレスの最上位
ビツトとしたが、例えば最下位ビツト等、任意の
ビツトを用いてもよいことは明らかである。ま
た、メモリのアドレス信号は５ビツトとしたが、
スイツチ部の構成に応じた任意のビツト数であつ
ても本発明に含まれる。
第１図は本発明の一実施例による通信回線切替
動作試験装置を示すブロツク図、第２図は第１図
の回路の中のメモリの構成を示すブロツク図であ
る。 １…回線監視装置、３…インタフエース、５…
制御部、７…駆動部、９…スイツチ部、１１…デ
ータバツフア回路、１３…アドレスバツフア回
路、１５…メモリ、１６…実情報メモリ領域、１
７…試験情報メモリ領域、１９…表示操作部、２
１…レジスタ／デコーダ、２３…インバータ、２
５…テストパターン発生回路。
動作試験装置を示すブロツク図、第２図は第１図
の回路の中のメモリの構成を示すブロツク図であ
る。 １…回線監視装置、３…インタフエース、５…
制御部、７…駆動部、９…スイツチ部、１１…デ
ータバツフア回路、１３…アドレスバツフア回
路、１５…メモリ、１６…実情報メモリ領域、１
７…試験情報メモリ領域、１９…表示操作部、２
１…レジスタ／デコーダ、２３…インバータ、２
５…テストパターン発生回路。
Claims (1)
- １ スイツチ制御情報を受信する制御部、該制御
部の出力を駆動情報に変換する駆動部、該駆動情
報に応じて通信回線を現用と予備の間で切替える
スイツチ部、該スイツチ部に入力されるデータと
同一内容を記憶するメモリ、および該メモリの内
容を表示するための表示操作部を具備する通信回
線切替装置において、該通信回線切替装置の運用
モードと試験モードの間で切替えを行うモード切
替手段を具備し、該メモリはアドレス信号が共用
される実情報メモリ領域と試験情報メモリ領域お
よびモード切替えアドレスビツトを備えており、
該モード切替手段が運用モードを指定したときは
該実情報メモリ領域にデータが書込まれ、該モー
ド切替手段が試験モードを指定したときは、該駆
動部の動作を禁止すると共に該モード切替えアド
レスビツトに切替え信号を与えて該実情報メモリ
領域の内容を該試験情報メモリ領域に写した後該
試験情報メモリ領域にデータを書き込むようにし
たことを特徴とする通信回線切替動作試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152907A JPS5854749A (ja) | 1981-09-29 | 1981-09-29 | 通信回線切替動作試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152907A JPS5854749A (ja) | 1981-09-29 | 1981-09-29 | 通信回線切替動作試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854749A JPS5854749A (ja) | 1983-03-31 |
| JPS6233777B2 true JPS6233777B2 (ja) | 1987-07-22 |
Family
ID=15550740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152907A Granted JPS5854749A (ja) | 1981-09-29 | 1981-09-29 | 通信回線切替動作試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854749A (ja) |
-
1981
- 1981-09-29 JP JP56152907A patent/JPS5854749A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5854749A (ja) | 1983-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6015968B2 (ja) | 制御記憶装置 | |
| JPS6233777B2 (ja) | ||
| JPH0122653B2 (ja) | ||
| JP2800333B2 (ja) | モジュール制御装置 | |
| US4187540A (en) | Control panel self-test | |
| JPS5819800A (ja) | 揮発性記憶装置の動作方法 | |
| JP3348251B2 (ja) | 入出力装置 | |
| JP2986997B2 (ja) | エレベータ制御基板用のデータ授受装置 | |
| CA1129962A (en) | Control panel self-test | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JP2765659B2 (ja) | データ処理装置の自己テスト方式 | |
| JPH0823817B2 (ja) | 処理装置 | |
| JPH0391853A (ja) | 不揮発性メモリ回路 | |
| JP3284623B2 (ja) | 装置作動用プログラムの変更装置 | |
| JP2998282B2 (ja) | メモリ装置 | |
| JPH0568157B2 (ja) | ||
| JPS59123056A (ja) | 冗長機能自動切替システム | |
| JPH0235545A (ja) | セツトアソシアテイブ方式キヤツシユメモリの診断方法 | |
| JPH01284932A (ja) | 内部メモリ領域へのアクセス装置 | |
| JPH08115237A (ja) | プリンタ診断システム | |
| JPS63282852A (ja) | ２重化処理システムにおける予備系診断方式 | |
| JP2001216147A (ja) | 不揮発メモリ書き換え方法、及びその方法を用いた監視制御システム | |
| JPS62293452A (ja) | メモリｉｃ診断回路 | |
| JPH02266437A (ja) | 二重化情報処理システム |