JPS5855550B2 - パタ−ン検査方式 - Google Patents
パタ−ン検査方式Info
- Publication number
- JPS5855550B2 JPS5855550B2 JP54108784A JP10878479A JPS5855550B2 JP S5855550 B2 JPS5855550 B2 JP S5855550B2 JP 54108784 A JP54108784 A JP 54108784A JP 10878479 A JP10878479 A JP 10878479A JP S5855550 B2 JPS5855550 B2 JP S5855550B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- detection
- inspection
- guard
- inspection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Image Analysis (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】
本発明は画像パターンのとくにエツジ近傍に存在する黒
点欠陥を高精度に検出するパターン検査方式に関するも
のである。
点欠陥を高精度に検出するパターン検査方式に関するも
のである。
従来、集積回路（ＩＣ）の露光用マスクパターン等を検
査する方法としては、パターン部分とそれ以舛の空域部
分を含めて検出する方法と、空域部分を除きパターン部
分のみを検出する方法がある。
査する方法としては、パターン部分とそれ以舛の空域部
分を含めて検出する方法と、空域部分を除きパターン部
分のみを検出する方法がある。
空域部分で必要なのはパターンエツジの近傍の欠陥状態
であって離れた部分の黒点欠陥等は余り問題とならない
。
であって離れた部分の黒点欠陥等は余り問題とならない
。
従って、前者の方法は、不要な空域部分も検出すること
になるので過剰な欠陥検出をすることは明らかであり、
後者の方法はパターンエツジ部分の近傍の角度や量子化
変動等の形状により長さが高精度に測定できない場合が
起る。
になるので過剰な欠陥検出をすることは明らかであり、
後者の方法はパターンエツジ部分の近傍の角度や量子化
変動等の形状により長さが高精度に測定できない場合が
起る。
本発明の目的は画像パターンのエツジ近傍に存在する黒
点欠陥を高精度に検出するパターン検査方式を提供する
ことである。
点欠陥を高精度に検出するパターン検査方式を提供する
ことである。
前記目的を達成するため、本発明のパターン検査方式は
画像パターンを２値化信号として２次元レジスタ上に記
憶させ、該レジスタ上の被検パターンに対し検査パター
ンを相対的に走査するように該レジスタの情報を取出し
パターンエツジ近傍を検査するパターン検査方式におい
て、前記検査パターンが直線状の複数ビットより成る黒
点検出パターンと該パターンの両側に配しエツジ近傍の
誤検出を防止する複数のガードパターンを含むことを特
徴とするものである。
画像パターンを２値化信号として２次元レジスタ上に記
憶させ、該レジスタ上の被検パターンに対し検査パター
ンを相対的に走査するように該レジスタの情報を取出し
パターンエツジ近傍を検査するパターン検査方式におい
て、前記検査パターンが直線状の複数ビットより成る黒
点検出パターンと該パターンの両側に配しエツジ近傍の
誤検出を防止する複数のガードパターンを含むことを特
徴とするものである。
以下本発明を実施例につき詳述する。
第１図は本発明の実施例の構成を示す説明図である。
同図において、露光用マスク２上に形成された被検査パ
ターン２′をレーザ光１で走査し、透過光を光検知器３
に入れてパターン信号を検出し、その検出信号を走査に
対応しｎ個×ｍ列に配置１ルた２次元シフトレジスタ４
の１端に人力し、クロック発生回路５からのクロックで
シフトすることにより、２次元シフトレジスタ４の面に
走査パターンに対応する２値化信号パターンを形成する
。
ターン２′をレーザ光１で走査し、透過光を光検知器３
に入れてパターン信号を検出し、その検出信号を走査に
対応しｎ個×ｍ列に配置１ルた２次元シフトレジスタ４
の１端に人力し、クロック発生回路５からのクロックで
シフトすることにより、２次元シフトレジスタ４の面に
走査パターンに対応する２値化信号パターンを形成する
。
この２次元シフトレジスタ４の面にあらかじめ後述の８
方向の検査パターン、すなわち、０°、９〇−１８０°
、２７０°の検査パターンと４５°、１３５°。
方向の検査パターン、すなわち、０°、９〇−１８０°
、２７０°の検査パターンと４５°、１３５°。
２２５°、３１５°の検査パターンを設定しておき、こ
のパターンに対応するビット素子が前記被検査パターン
信号の入力で符号を変化した時、相互Ｉ・白黒の関係を
処理回路６の論理回路で判定し、ＯＲ回路３０を通して
取り出しパターンエツジの状態を検査するものである。
のパターンに対応するビット素子が前記被検査パターン
信号の入力で符号を変化した時、相互Ｉ・白黒の関係を
処理回路６の論理回路で判定し、ＯＲ回路３０を通して
取り出しパターンエツジの状態を検査するものである。
第２図ａ、ｂは第１図の２次元シフトレジスタ４の面に
あらかじめ形成される検査パターンの１例を示すもので
あり、同図ａは走査方向に対し０°。
あらかじめ形成される検査パターンの１例を示すもので
あり、同図ａは走査方向に対し０°。
９０°、１８０°、２７０°方向に配置する検査パター
ン、同図すは４５°、１３５°、２２５°、３１５°方
向に配置する検査パターンである。
ン、同図すは４５°、１３５°、２２５°、３１５°方
向に配置する検査パターンである。
すなわち、同図ａに示すように、０°方向に形成された
パターンエツジ１０に直交する９０°方向の直線状の複
数ビットより成る黒点検出パターン１１１，１１２と、
その中央両側の３ビツトより戊る第１のカードパターン
１２．．１２２と、その前方両側に配したビット群より
戒る第２のガードパターン１３．．１３゜より構成され
る。
パターンエツジ１０に直交する９０°方向の直線状の複
数ビットより成る黒点検出パターン１１１，１１２と、
その中央両側の３ビツトより戊る第１のカードパターン
１２．．１２２と、その前方両側に配したビット群より
戒る第２のガードパターン１３．．１３゜より構成され
る。
同図すは１３５°方向に形成されたパターンエツジ１０
に直交する４５°方向に形成された黒点検出パターン１
１４．１１□と、第１のガードパターン１２．．１２□
と、第２のガードパターン１３１，１３２の外に０°と
９０°方向の複数ビットより威る第３のガードパターン
１４１，１４２より構成される。
に直交する４５°方向に形成された黒点検出パターン１
１４．１１□と、第１のガードパターン１２．．１２□
と、第２のガードパターン１３１，１３２の外に０°と
９０°方向の複数ビットより威る第３のガードパターン
１４１，１４２より構成される。
このうち、黒点検出パターンはパターンエツジを検出す
るとともに、パターンの黒点部の走査方向の長さを示し
、ガードパターンは検出パターンエツジ近傍におけるパ
ターン屈曲部での誤検出を禁止し、指定外角度方向の検
出を禁止するためのものである。
るとともに、パターンの黒点部の走査方向の長さを示し
、ガードパターンは検出パターンエツジ近傍におけるパ
ターン屈曲部での誤検出を禁止し、指定外角度方向の検
出を禁止するためのものである。
このため検査パターンの各検出ビットにつき次の３つの
検出条件により正常時の被検パターンを判定する。
検出条件により正常時の被検パターンを判定する。
（１）黒点検出パターン１１１，１１２はパターンエツ
ジを検知し検出のスタートを示し、黒点パターンの走査
方向の長さを黒点検出で示す。
ジを検知し検出のスタートを示し、黒点パターンの走査
方向の長さを黒点検出で示す。
（２）ガードパターン１２１，１２２および１４１゜１
４２は各群とも中に１個以上の白ビットを含むものとす
る。
４２は各群とも中に１個以上の白ビットを含むものとす
る。
（３）ガードパターン１３１，１３２は同符号であるこ
と。
と。
すなわち、被検パターンエツジの検出時、その近傍に誤
検出のおそれのある屈曲部や角度方向がある場合にはガ
ードパターンで誤検出を禁止し、指定角度以外を禁止す
るものである。
検出のおそれのある屈曲部や角度方向がある場合にはガ
ードパターンで誤検出を禁止し、指定角度以外を禁止す
るものである。
第３図は第１図の２次元シフトレジスタ４に第２図ａ、
ｂに示す検査パターンを設定したものである。
ｂに示す検査パターンを設定したものである。
そしてそれぞれのパターンのビット素子に下記の符号を
与える。
与える。
黒点検出パターン１１ｔ＋ １１２：Ｓ１〜Ｓｎ、 Ｄ
、 Ｋガードパターン１２．．１２□；ＧＡ１〜ＧＡ
３゜ＧＢ１〜ＧＢ３ ガードパターン１３４，１３２；Ｇｃ、ＧＤガードパタ
ーン１４１，１４２；ＧＥ、〜ＧＥｏ。
、 Ｋガードパターン１２．．１２□；ＧＡ１〜ＧＡ
３゜ＧＢ１〜ＧＢ３ ガードパターン１３４，１３２；Ｇｃ、ＧＤガードパタ
ーン１４１，１４２；ＧＥ、〜ＧＥｏ。
ＧＦ１″ＧＦｎ
通常のパターンエツジの方向は０°、 ４５″′、 ９
０’。
０’。
１３５°、１８０°、２２５°、２７０°、３１５°の
８方向に限られるから、第２図ａと同じパターンを０°
。
８方向に限られるから、第２図ａと同じパターンを０°
。
９００．１８０°、２７０°、同図すのパターンを４５
°。
°。
１３５°、２２５°、３１５°に設定すれば、全部のパ
ターンエツジに適用することができる。
ターンエツジに適用することができる。
第４図は第２図ａ、ｂで説明した検出条件を実現する検
出回路の１例である。
出回路の１例である。
すなわち、検査パターンの黒点検出パターン１１２に属
するＤを直接に、ＫをＮＯＴ回路２１を介して検出し、
次にガードパターン１２１，１２２は正常時は同符号で
あるから、Ｇｏ、ＧＤをＥＸＮＯＲ２２に人力し正常な
らば゛１′′異常ならば°゛Ｏ”となる。
するＤを直接に、ＫをＮＯＴ回路２１を介して検出し、
次にガードパターン１２１，１２２は正常時は同符号で
あるから、Ｇｏ、ＧＤをＥＸＮＯＲ２２に人力し正常な
らば゛１′′異常ならば°゛Ｏ”となる。
ガードパターン（ＧＡ１〜ＧＡ３）１３．。
（ＧＢｔ”’Ｂ３）１３２ 、（ＧＥｔ〜ＧＥｎ ）１
４ｔｔ（Ｇｐ１〜ＧＦｎ）１４２は正常時は一つ以上の
白ビットを含むからＮＡＮＤ回路２３，２４，２６゜２
７により検出し、正常ならば１”、異常ならば０”とな
る。
４ｔｔ（Ｇｐ１〜ＧＦｎ）１４２は正常時は一つ以上の
白ビットを含むからＮＡＮＤ回路２３，２４，２６゜２
７により検出し、正常ならば１”、異常ならば０”とな
る。
黒点検出パターン１１．のＳ１〜Ｓｎは黒点検出である
からＯＲ回路２５の出力となる。
からＯＲ回路２５の出力となる。
以上の論理回路のうち、Ａのグループの論理積をとれば
第２図ａの検査パターンの検出条件を、Ａ＋Ｂのグルー
プの論理積をとれば同図すの検査パターンの検出条件を
満足するもので、この結果が１′′ならば正常、？Ｔ
Ｏｆ＋ならば欠陥と判定される。
第２図ａの検査パターンの検出条件を、Ａ＋Ｂのグルー
プの論理積をとれば同図すの検査パターンの検出条件を
満足するもので、この結果が１′′ならば正常、？Ｔ
Ｏｆ＋ならば欠陥と判定される。
また、各検査パターンの出力を第１図の処理回路６によ
りＯＲ回路３０で論理和をとることにより、８方向のど
こか一方向以上に欠陥があることがわかる。
りＯＲ回路３０で論理和をとることにより、８方向のど
こか一方向以上に欠陥があることがわかる。
第５図ａ −’ ｃは本発明に用いる検査パターンの特
徴であるガードパターンの効果を示す図面である。
徴であるガードパターンの効果を示す図面である。
同図ａ、ｂは被検パターンが太線で示すように直角の屈
曲隅部の一部に凹凸部を有する場合、第２図ａ、ｂの検
査パターンを用いて検査した例である。
曲隅部の一部に凹凸部を有する場合、第２図ａ、ｂの検
査パターンを用いて検査した例である。
同図ａに示すように、太線の被検パターン１０に対し、
第２図ａの検査パターンが設定された時、ガードパター
ン１２２がオール黒となるため、第４図の検出回路は”
０″となり欠陥であることを示す。
第２図ａの検査パターンが設定された時、ガードパター
ン１２２がオール黒となるため、第４図の検出回路は”
０″となり欠陥であることを示す。
もしこのガードパターン１２１，１２２がない場合には
誤検出のおそれがある。
誤検出のおそれがある。
同図すは太線の被検パターンに対し指定角度外の第２図
すの検査パターンを適用した場合であり、ガードパター
ン１４□がオール黒となることにより同様に第４図の検
出回路はｌ Ｏ９′となり欠陥または検出禁止であるこ
とを示している。
すの検査パターンを適用した場合であり、ガードパター
ン１４□がオール黒となることにより同様に第４図の検
出回路はｌ Ｏ９′となり欠陥または検出禁止であるこ
とを示している。
これがないと誤検出される。
同図Ｃは被険パターンが直角の屈曲突部の一部に凹部を
有する例であり、この部分に第２図ａの検査パターンを
適用した場合、ガードパターン１３□、１３□が異符号
となることにより、第４図の検出回路は°゛００パり欠
陥であることを示す。
有する例であり、この部分に第２図ａの検査パターンを
適用した場合、ガードパターン１３□、１３□が異符号
となることにより、第４図の検出回路は°゛００パり欠
陥であることを示す。
以上説明したように、本発明によれば、直線状の黒点検
出パターンと両側に配置したガードパターンとの組合せ
によりパターンエツジの近傍に存在する誤検出のおそれ
のある屈曲部や指定角度外の方向を自動的に排除するこ
とができるから、正常なパターンエツジのみを高精度に
検出することが可能となる。
出パターンと両側に配置したガードパターンとの組合せ
によりパターンエツジの近傍に存在する誤検出のおそれ
のある屈曲部や指定角度外の方向を自動的に排除するこ
とができるから、正常なパターンエツジのみを高精度に
検出することが可能となる。
第１図は本発明の実施例の構成を示す概略図、第２図ａ
、ｂは本発明で用いる検査パターン説明図、第３図は第
１図のシフトレジスタの詳細説明図、第４図は本発明の
検査パターンを検出する検出回路の説明図、第５図ａ−
ｃは本発明の検査パターンのガードパターンの効果の説
明図であり、図中、１はレーザ光、２は被検パターン、
３は光検知器、４はシフトレジスタ、５はクロック発生
回路、６は処理回路、１１．．１１２は黒点検出パター
ン、１２４，１２゜、１３．．１３□、１４゜１４２は
ガードパターン、２１はＮＯＴ回路、２２はＥＸＮＯＲ
回路、２３，２４，２６，２７は、ＮＡＮＤＡＮＤ回路
はＯＲ回路、２８はＡＮＤ回路を示す。
、ｂは本発明で用いる検査パターン説明図、第３図は第
１図のシフトレジスタの詳細説明図、第４図は本発明の
検査パターンを検出する検出回路の説明図、第５図ａ−
ｃは本発明の検査パターンのガードパターンの効果の説
明図であり、図中、１はレーザ光、２は被検パターン、
３は光検知器、４はシフトレジスタ、５はクロック発生
回路、６は処理回路、１１．．１１２は黒点検出パター
ン、１２４，１２゜、１３．．１３□、１４゜１４２は
ガードパターン、２１はＮＯＴ回路、２２はＥＸＮＯＲ
回路、２３，２４，２６，２７は、ＮＡＮＤＡＮＤ回路
はＯＲ回路、２８はＡＮＤ回路を示す。
Claims (1)
- 【特許請求の範囲】 １ 画像パターンを２値化信号として２次元レジスタ上
に記憶させ、該レジスタ上の被検パターンに対し検査パ
ターンを相対的に走査するように該レジスタから情報を
取り出しパターンエツジ近傍を検査するパターン検査方
式において、前記検査パターンが直線状の複数ビットよ
り戊る黒点検出パターンと該パターンの両側に配しエツ
ジ近傍の誤検出を防止する複数のガードパターンを含む
ことを特徴とするパターン検査方式。 ２ 前記検査パターンを被検パターンの走査方向に対し
４５°おきに８方向に設定したことを特徴とする特許請
求の範囲第１項記載のパターン検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54108784A JPS5855550B2 (ja) | 1979-08-27 | 1979-08-27 | パタ−ン検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54108784A JPS5855550B2 (ja) | 1979-08-27 | 1979-08-27 | パタ−ン検査方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5633775A JPS5633775A (en) | 1981-04-04 |
| JPS5855550B2 true JPS5855550B2 (ja) | 1983-12-10 |
Family
ID=14493385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54108784A Expired JPS5855550B2 (ja) | 1979-08-27 | 1979-08-27 | パタ−ン検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5855550B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193297U (ja) * | 1985-05-24 | 1986-12-01 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57198851A (en) * | 1981-05-30 | 1982-12-06 | Nippon Kogaku Kk <Nikon> | Inspecting device for defect of pattern |
-
1979
- 1979-08-27 JP JP54108784A patent/JPS5855550B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193297U (ja) * | 1985-05-24 | 1986-12-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5633775A (en) | 1981-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007434B1 (ko) | 패턴 검사 장치 | |
| US4758782A (en) | Method and apparatus for inspecting printed circuit board | |
| US4547895A (en) | Pattern inspection system | |
| JPH1089931A (ja) | パターン検査方法及びその装置並びに半導体ウエハの製造方法 | |
| US4392120A (en) | Pattern inspection system | |
| US4496971A (en) | Detection apparatus | |
| JPS6352452B2 (ja) | ||
| US4745296A (en) | Process for optically testing circuit boards to detect incorrect circuit patterns | |
| JPS5855550B2 (ja) | パタ−ン検査方式 | |
| JP3575512B2 (ja) | パターン検査方法及び装置 | |
| GB2102122A (en) | Detecting defects in a pattern | |
| JPS6256442B2 (ja) | ||
| JPS61140804A (ja) | パタ−ン検査装置 | |
| JPS5821110A (ja) | パタ−ン検査装置 | |
| JPS6057929A (ja) | パターン欠陥検出装置 | |
| JPH07128026A (ja) | パターン検査装置 | |
| JPH04361548A (ja) | 欠陥検査方法及び検査装置 | |
| JPS5821109A (ja) | パタ−ン欠陥検査装置 | |
| JPS605220B2 (ja) | パタ−ン欠陥検出方法 | |
| JPS6080224A (ja) | パタ−ン検査装置 | |
| JPS5911846B2 (ja) | パタ−ン検査方法 | |
| JPS5967633A (ja) | フオトマスクの検査方法及び装置 | |
| JPS5974628A (ja) | フオトマスクの検査方法及び装置 | |
| JP2000241130A (ja) | パターン検査方法及びその装置 | |
| JPH01297539A (ja) | パターン検査装置 |