JPH0240586Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案はテープデツキ等の情報記録再生装置
の電源変動誤動作防止回路に関する。

テープデツキ装置においては、装置の機械系を
各動作モードに応じて設定制御するために、電子
的制御システムが採用されていわゆる電子的シス
テムコントローラが用いられることが多い。かか
る電子的システムコントローラ用いた装置におい
て、電源変動等の外部要因による誤動作を防止す
べく、システムコントローラのみを電気的にリセ
ツトして初期状態（例えばSTOPモード状態）に
復帰せしめるものである。この場合、システムコ
ントローラである電子回路がリセツト信号により
瞬時にリセツトされても、機械系の反応時間は大
であるために電子回路のみがリセツト状態となり
機械系は初期状態に復帰できない事態が生じるこ
とがあり、結果的に誤動作の原因となる。

更には、カーステレオやポータブルラジオカセ
ツト等のカセツトテープデツキ装置においては、
カセツトハーフ装着により装置電源がオンとなつ
てカセツトハーフ装填機構が活性化され、ハーフ
装填ホールド状態になるのが多い、かかる装置に
おいても、システムコントローラである電子回路
のみをリセツトし機械系のリセツトは強制的にな
され得ないから、上述した欠点の他に更にカセツ
トハーフイジエクト動作が強制的になされ得ない
という不都合をも生じるものである。

従つて、本考案の目的は電源変動による誤動作
を防止して装置全体をリセツト状態に復帰せしめ
るようにしたテープデツキ等の電源変動誤動作防
止回路を提供することである。

本考案による電源変動誤動作防止回路は、記録
媒体装着挿入口への記録媒体の挿入に応じてオン
となり電源を情報記録再生装置に投入する電源ス
イツチと、記録媒体が所定位置へ装着されていな
いときリセツト信号を発生し記録媒体の所定位置
への装着を検出したときリセツト信号の発生を停
止する第１リセツト信号発生手段と、電源スイツ
チのオンの期間に電源の変動を検出してリセツト
信号を発生する第２リセツト信号発生手段と、各
リセツト信号に応じてリセツト状態になる動作モ
ード制御回路と、電源スイツチのオン時点から所
定時間経過後にリセツト信号の発生を検出したと
き解除指令信号を発生する解除指令信号発生手段
と、記録媒体装着挿入口に挿入された記録媒体を
所定位置に保持し解除指令信号に応じて記録媒体
の所定位置への装填動作を解除する装填保持機構
とを備えたことを特徴としている。

以下、本考案を図面を用いて説明する。

図は本考案をテープデツキに適用した場合の実
施例の回路図であり、カセツトハーフ（図示せ
ず）の装填動作に応動して閉成し装置電源＋Ｂを
オンとするパワースイツチS₁が設けられており、
これは例えばカセツトハーフ挿入口近傍に配設さ
れる。ソレノイド１はカセツトハーフを装填状態
に保持するためのものであり、その励磁回路とし
てトランジスタQ₁及び抵抗R₁，R₂より成る回路
が設けられている。尚、ダイオードD₁は逆起電
力吸収用のいわゆるスパークアブゾーバである。

装着電源＋Ｂはコンバータ２及び３により夫々
例えば10V及び5Vに降圧されて、この5V出力が
システムコントローラ４の回路電源＋VDDとし
て用いられる。このシステムコントローラ４は装
置の機械系を、動作モード指令信号に応答して各
モードに設定制御するための制御回路であり、純
電子的構成とされている。この回路４のリセツト
入力ＡにはコンデンサC₂と抵抗R₃とから成る時
定数回路の出力が印加されており、この端子Ａは
抵抗R₄を介してカセツトハーフ位置検出スイツ
チS₂に接続されている。このスイツチS₂はカセツ
トハーフが所定位置に正常に装着されたことを検
出してオフとなるもので、常時はオン状態にあつ
て端子Ａをアースレベルにクランプしている。

この端子Ａのレベルを検出してカセツトハーフ
が正常位置に装置されたことを判別するために、
トランジスタQ₂，Q₃、抵抗R₆〜R₈及びコンデン
サC₁と抵抗R₅とよりなる時定数回路が設けられ
ている。すなわち、端子Ａの電圧がダイオード
D₂を介してNPNトランジスタQ₂のエミツタに入
力されており、このトランジスタQ₂のベースに
は時定数回路の出力が印加されている。このトラ
ンジスタQ₂のコレクタ出力が抵抗R₆を介して
PNPトランジスタQ₃のベース入力となつている。
抵抗R₇はトランジスタQ₃のベース・エミツタ間
バイアス低抗である。トランジスタQ₃のコレク
タ出力は抵抗R₈により導出されており、ダイオ
ードD₃及び抵抗R₉を介して、NPNトランジスタ
Q₄のベース制御信号となる。このトランジスタ
Q₄のエミツタは位置検出スイツチS₂を介してア
ースされており、そのコレクタ出力がソレノイド
駆動トランジスタQ₁のベース駆動信号となつて
いる。

スイツチS₃はカセツトハーフイジエクトスイツ
チであり、PNPトランジスタQ₅のベースバイア
スス抵抗R₁₀，R₁₁の直列接続回路をアースする
ように設けられている。トランジスタQ₅のコレ
クタ出力はトランジスタQ₄のベース入力となる
と共に抵抗R₁₂を介してNPNトランジスタQ₆の
ベース入力となつている。尚、抵抗R₁₃はトラン
ジスタQ₆のベースバイアス用である。このトラ
ンジスタQ₆のコレクタ抵抗R₁₄にる出力がシステ
ムコントローラ４のイジエクト入力となつてお
り、このイジエコト入力が低レベルになるとシス
テムコントローラ４はこれを検出してイジエクト
出力へ低レベルの指令信号を出力する。このイジ
エクト出力をソレノイド駆動トランジスタQ₁の
ベースへ伝達すべくNPN型のスイツチトランジ
スタQ₇が設けられており、このベースは抵抗R₁₅
及びスイツチS₂を介して接地されている。

更に、電源変動すなわちコンバータ２の10V出
力の変化を検出すべく、トランジスタQ₈，Q₉及
び抵抗R₁₆〜R₁₉よりなるシユミツトトリガ回路
が設けられており、トランジスタQ₈のコレクタ
出力がシステムコントローラ４のリセツト入力Ａ
となつている。

かかる構成において、カセツトハーフが挿入さ
れるとパワースイツチS₁がオンとなつて電源＋Ｂ
が供給される。そして、カセツトハーフが正常位
置に装着されるとスイツチS₂がオンからオフへ切
換わる。従つて、システムコントローラ４のリセ
ツト入力Ａは低レベルから徐々に高レベルとな
り、リセツト解除されて活性化される。またリセ
ツト入力Ａが高レベルになれば、トランジスタ
Q₂のエミツタはダイオードD₂の作用によりフロ
ーテイングとなるから、このトランジスタQ₂は
オフであり、よつてトランジスタQ₃もオフにあ
る。またトランジスタQ₄のエミツタは高レベル
であるからオフである。そしてトランジスタQ₇
のベースは高レベルにあつてオンであるが、シス
テムコントローラ４のイジエクト出力は高レベル
に制御されているものとすれば、トランジスタ
Q₇もオフである。よつて、ソレノイド駆動トラ
ンジスタQ₁のベースは抵抗R₁，R₂の分圧電圧に
より決定されるから、この時オンとなるよう設定
しておけば、ソレノイド１はカセツトハーフ正常
装着によりオンとなてカセツトハーフの装填は保
持される。

仮にカセツトハーフが正常装着されていない場
合には、スイツチS₂がオフとならないために、シ
ステムコントローラ４のリセツト端子Ａは低レベ
ルのまゝでリセツト状態にあり、何等作動しな
い。またトランジスタQ₂のエミツタは低レベル
にクランプされたまゝであるから、コンデンサ
C₁の充電開始より所定時間後にこのトランジス
タQ₂はオンとなつて、トランジスタQ₃をオンに
制御する。よつて、トランジスタQ₃の高レベル
のコレクタ出力がトランジスタQ₄のベースに印
加されてこれをオンとする。従つて、トランジス
タQ₄のコレクタが低レベルとなり、これが解除
指令信号としてトランジスタQ₁のベースに供給
され、トランジスタQ₁のベースを低レベルとし
てトランジスタQ₁をオフとするから、ソレノイ
ド１は非活性化されてカセツトハーフのイジエク
トがなされる。

イジエクトスイツチS₃を押圧操作すれば、トラ
ンジスタQ₅がオンとなり、トランジスタQ₆がオ
ンする。よつて、システムコントローラ４のイジ
エクト入力が低レベルに還移して、イジエクト指
令を発生するよう動作する。このイジエクト指令
は回路４のイジエクト出力を低レベルとして、オ
ントランジスタQ₇を介してこの低レベル出力が
トランジスタQ₁のベースに印加される。よつて、
トランジスタQ₁がオフとなつてソレノイド１が
非活性化されることにより、カセツトハーフのイ
ジエクトが可能である。

次に電源変動を考えると、電源が正常値より低
下してトランジスタQ₈，Q₉より成るシユミツト
回路の閾値に達すると、トランジスタQ₈，Q₉が
オンとなつて、システムコントローラ４のリセツ
ト入力Ａを低レベルに強制的に引き込むから、電
子回路は誤動作する以前にリセツトされて初期状
態に復帰する。それと同時に、トランジスタQ₂
及びQ₃が共にオンするから、トランジスタQ₃の
高レベルコレクタ出力がトランジスタQ₄のベー
スへ印加される。トランジスタQ₄のエミツタは
トランジスタQ₈により低レベルにあるために、
トランジスタQ₄はオンとなつて、ソレノイド駆
動トランジスタQ₁をオフし、カセツトハーフを
強制的にリセツトするようにし、カセツトハーフ
装填保持機構が解除されることになる。

こうすることにより、電源変動により瞬時に電
子回路がリセツトされ、しかる後にカセツトハー
フ装填保持機構部がリセツトされ解除されるの
で、電子回路も機械系も確実にリセツト可能とな
り、誤動作防止が確実となる。尚、温度や回転系
異常を検出してイジエクトを行うべくこれら異常
信号がダイオードD₄，D₅を介してトランジスタ
Q₄のベースへ印加されている。

上記例においては電源の低下を検出するように
したが、低下のみならず上昇をも検出するような
場合には、例えばコンバータ２の出力をウインド
コンパレータにより検知するようにし、ウインド
コンパレータの上下基準レベル範囲外になつたと
きに低レベルの出力を発生するよう構成すればよ
いものである。

また、電子回路４のリセツトのみでは初期状態
に復帰し得ない機構部や、更には電子回路のリセ
ツトのタイミングによつては初期状態に復帰しえ
ない場合が生じる如き機構部等をも強制的に初期
状態に復帰せしめるような構成を採ればより一層
の効果が期待できる。

このように本考案によれば、電源変動を検出し
て瞬時に電子回路４をリセツトし、次いで必要な
機構部を初期状態に確実にリセツトするものであ
るから、誤動作がなくなる。特に、ユーザがカセ
ツトを目視により確認することができないような
カーステレオ等のカセツトデツキではより確実な
イジエクト動作が必要であるために、より効果的
となる。

【図面の簡単な説明】

図は本考案の実施例回路図である。 主要部分の符号の説明、１……カセツトハーフ
装填保持用ソレノイド、４……システムコントロ
ーラ、Q₈，Q₉……電源変動検出トランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 記録媒体装着挿入口への記録媒体の挿入に応じ
   てオンとなり電源を情報記録再生装置に投入する
   電源スイツチと、記録媒体が所定位置へ着填され
   ていないときリセツト信号を発生し記録媒体の前
   記所定位置への装着を検出したとき前記リセツト
   信号の発生を停止する第１リセツト信号発生手段
   と、前記電源スイツチのオンの期間に前記電源の
   変動を検出してリセツト信号を発生する第２リセ
   ツト信号発生手段と、前記各リセツト信号に応じ
   てリセツト状態になる動作モード制御回路と、前
   記電源スイツチのオン時点から所定時間経過後に
   前記リセツト信号の発生を検出したとき解除指令
   信号を発生する解除指令信号発生手段と、前記記
   録媒体装着挿入口に挿入された記録媒体を前記所
   定位置に保持し前記解除指令信号に応じて記録媒
   体の前記所定位置への装填動作を解除する装填保
   持機構とを備えたことを特徴とする情報記録再生
   装置の電源変動誤動作防止回路。