JPS5856534A - 周波数発生方式 - Google Patents
周波数発生方式Info
- Publication number
- JPS5856534A JPS5856534A JP56154975A JP15497581A JPS5856534A JP S5856534 A JPS5856534 A JP S5856534A JP 56154975 A JP56154975 A JP 56154975A JP 15497581 A JP15497581 A JP 15497581A JP S5856534 A JPS5856534 A JP S5856534A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- converter
- oscillator
- pilot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＦＤＭ搬送装置の群、超群パイロット周波数の
発生方式に関す。更に説明を加えるならば、安定度の高
い主発振器の基本周波数を基準にして発生する前記周波
数を自動調整する周波数発生方式である。
発生方式に関す。更に説明を加えるならば、安定度の高
い主発振器の基本周波数を基準にして発生する前記周波
数を自動調整する周波数発生方式である。
従来、ＦＤＭ搬送装置に使用される各周波数は一般には
４ＫＨ２の基準周波数を逓倍して発生している。しかし
、群、超群バイａｙ）周波数は例えば８４．０８ＫＨｚ
、 ４１１．９２ＫＨ２等と主発振器の４ＫＨ２基本波
と位相比較すると）ＯＨ２の尋位で行うことになり、基
本波め現用→予備切替時、位相ヒツトにより長時間周波
数ずれが発生し、回線への影響が大きい。またこれらは
４ＫＨ２の倍数でないため、合成が４しい関係上、従来
より、（１）独立発振器構成、（２）多段変調器構成、
（３）ＰＬＬ方式等が使用されている。
４ＫＨ２の基準周波数を逓倍して発生している。しかし
、群、超群バイａｙ）周波数は例えば８４．０８ＫＨｚ
、 ４１１．９２ＫＨ２等と主発振器の４ＫＨ２基本波
と位相比較すると）ＯＨ２の尋位で行うことになり、基
本波め現用→予備切替時、位相ヒツトにより長時間周波
数ずれが発生し、回線への影響が大きい。またこれらは
４ＫＨ２の倍数でないため、合成が４しい関係上、従来
より、（１）独立発振器構成、（２）多段変調器構成、
（３）ＰＬＬ方式等が使用されている。
上記の（１）、 （２）１ （３）は以下に示す欠点を
有する。（１）は周波数安定度の高い発振器が必要であ
る上に、周波数の定期的な保守が必要となる。（２）は
多数の変調器、フィルタを使用するので回路構成がＰｙ
Ｊ雑になる。（３）は基本波に低い周波数を使用する関
係上、主発振器の現用・予備切替時の基本波の位相ヒツ
トに対し位相の引込みに時間がかがシ、通信回線に悪影
響を及ぼすことがある０ 本発明は上記の欠点を解決するために、周波数保守の不
要な群、超群パイロット周波数発生方式を提供するもの
である。
有する。（１）は周波数安定度の高い発振器が必要であ
る上に、周波数の定期的な保守が必要となる。（２）は
多数の変調器、フィルタを使用するので回路構成がＰｙ
Ｊ雑になる。（３）は基本波に低い周波数を使用する関
係上、主発振器の現用・予備切替時の基本波の位相ヒツ
トに対し位相の引込みに時間がかがシ、通信回線に悪影
響を及ぼすことがある０ 本発明は上記の欠点を解決するために、周波数保守の不
要な群、超群パイロット周波数発生方式を提供するもの
である。
この目的のために、主発振器の周波数とパイロット周波
数を周波数比較回路で周波数の高い、低い、−、ｔを検
出し、該比較出力でアップ・ダウ／・カウンタを制御し
、該カウンタ出力をＤ／Ａ変換生する周波数発生方式で
ある。
数を周波数比較回路で周波数の高い、低い、−、ｔを検
出し、該比較出力でアップ・ダウ／・カウンタを制御し
、該カウンタ出力をＤ／Ａ変換生する周波数発生方式で
ある。
なお、主発振器１の基本周波数ｆＦＵＮＤを１／Ｎ分周
して基準周波数ｆｓとし、ｖＣＯの中心周波数をＬ Ｘ
ｆｐとし、これを１／Ｍに分周してｆｒｎとす選定す
る。
して基準周波数ｆｓとし、ｖＣＯの中心周波数をＬ Ｘ
ｆｐとし、これを１／Ｍに分周してｆｒｎとす選定す
る。
上記の周波数比較器３で比較された出力で、アップ・ダ
ウン・カウンタ６が動作し、該カウンタ６よりＤ／Ａ変
換器７を介してＶＣＯ５を動作させる時該カウンタ５の
出力はステップ状に変化するので、残ｗ周波数工２−は
ＶＣＯの周波数可変幅／Ｄ／に変換器の最大ステップで
あるから、±１ビットの浅域周波数エラーが残ることに
なる。それ数周波数安定に対して、次式の条件で行う。
ウン・カウンタ６が動作し、該カウンタ６よりＤ／Ａ変
換器７を介してＶＣＯ５を動作させる時該カウンタ５の
出力はステップ状に変化するので、残ｗ周波数工２−は
ＶＣＯの周波数可変幅／Ｄ／に変換器の最大ステップで
あるから、±１ビットの浅域周波数エラーが残ることに
なる。それ数周波数安定に対して、次式の条件で行う。
群、超群パイロットの所要周波数安定度〉残留周波数エ
ラー・・・（２）とする。発振器の周波数可変幅を予想
される周波数ずれ（初期偏差、＠度変化に伴う周波数ド
リフト、エージングによる周波数ドリフト等の総和）よ
シ大きく選んでいるので、不安定な発振器（Ｉ可変幅の
広い発振器）になる程、Ｄ／Ａ変換器の最大ステップ数
を大きくする必要がある。
ラー・・・（２）とする。発振器の周波数可変幅を予想
される周波数ずれ（初期偏差、＠度変化に伴う周波数ド
リフト、エージングによる周波数ドリフト等の総和）よ
シ大きく選んでいるので、不安定な発振器（Ｉ可変幅の
広い発振器）になる程、Ｄ／Ａ変換器の最大ステップ数
を大きくする必要がある。
群、超群の所要周波数安定度は夫々、約±ｌ０Ｘ１０−
’及び±２ＸＩＦ’であるので周波数可変幅が±１００
Ｘ ｌ針・のＶＣＯを使用したとすれば、±７ビツト（
＝±１２８ステップ）のＤ／Ａ変換器で十分でおる。即
ちこの場合の残留周波数誤差はｌＸｌ０−４以下となる
。
’及び±２ＸＩＦ’であるので周波数可変幅が±１００
Ｘ ｌ針・のＶＣＯを使用したとすれば、±７ビツト（
＝±１２８ステップ）のＤ／Ａ変換器で十分でおる。即
ちこの場合の残留周波数誤差はｌＸｌ０−４以下となる
。
この様な構成のパイロット周波数発掘器は、入力基本波
の切替えや瞬断に対しても、Ｄ／Ａ変換器の出力′電圧
を少く抑える事が出来るので、出方周波数の変化敏も少
くする事が出来る。
の切替えや瞬断に対しても、Ｄ／Ａ変換器の出力′電圧
を少く抑える事が出来るので、出方周波数の変化敏も少
くする事が出来る。
第１図は本発明の一実施例、第２図は主発振器の分周波
ｆｍと比較される他の周波数ｆｒｎ、第３図は周波数比
較波形と微分パルスを示す。
ｆｍと比較される他の周波数ｆｒｎ、第３図は周波数比
較波形と微分パルスを示す。
図において、主発振器ｌよシ基本周波数ｆＦＵＮＤは分
周器２にて所定の周波数に１／Ｎ分周し、分周された基
準周波数ｆｓは周波数比較回路３に入力される。また電
圧制御発振器（以下■ＣＯと記す）５の出力株分周器４
により１／Ｍに分周され、周波数ｆｍとな夛、周波数比
較回路３に入力され、ｆｌと比較される０基準周波数！
畠（以下ｆｍと記す）よシ周波数ｆｍ（以下ｆｍと記す
）７Ｅ高いか、低いか、或いは一致しているか、３通り
の場合がある。この比較結果によシアツブ・ダウン・カ
ウンタ６を＋１或いは−ｌ或いは現状のｉｔに制御し該
カウンタ６０出力はＤ／Ａ変換器７のカウント値に比例
した電圧でｖｃｏｓの周波数を制御する。この周波数比
較器３−アッグ・ダウン・カウンタ６−Ｄ／Ａ変換器７
−ｖｃｏｓ−分周器４のループは基準周波数Ｊ’ｓとＶ
ＣＯ５の周波数が一致するまで動作が続けられる。
周器２にて所定の周波数に１／Ｎ分周し、分周された基
準周波数ｆｓは周波数比較回路３に入力される。また電
圧制御発振器（以下■ＣＯと記す）５の出力株分周器４
により１／Ｍに分周され、周波数ｆｍとな夛、周波数比
較回路３に入力され、ｆｌと比較される０基準周波数！
畠（以下ｆｍと記す）よシ周波数ｆｍ（以下ｆｍと記す
）７Ｅ高いか、低いか、或いは一致しているか、３通り
の場合がある。この比較結果によシアツブ・ダウン・カ
ウンタ６を＋１或いは−ｌ或いは現状のｉｔに制御し該
カウンタ６０出力はＤ／Ａ変換器７のカウント値に比例
した電圧でｖｃｏｓの周波数を制御する。この周波数比
較器３−アッグ・ダウン・カウンタ６−Ｄ／Ａ変換器７
−ｖｃｏｓ−分周器４のループは基準周波数Ｊ’ｓとＶ
ＣＯ５の周波数が一致するまで動作が続けられる。
ｖｃｏｓの１／Ｍの周波数ｆｍがｆｌと一致し、仙５の
周波数は分局器８で１／Ｌに分周され、所定の周波数と
してフィルタ９よシ出力される。
周波数は分局器８で１／Ｌに分周され、所定の周波数と
してフィルタ９よシ出力される。
次に第２図、第３図に基づいてｆＩとｆｍの周波ｆｍ（
以下ｆｍと記す）が入力され、これら周波数の比が１＝
１の場合の比較について述る。
以下ｆｍと記す）が入力され、これら周波数の比が１＝
１の場合の比較について述る。
第２図（イ）の（１）、 （２）は周波数比１：１のｆ
ｍとｆｍを示す図でｆｔｈがｆｍよりΔｆ高くなってい
る。（３）′はｆｔｚ （１）、 ｆｍ （２）をフリ
ップ７０ツブ１２に入力した時、７すシブフロップ１２
の出力波形を示す。
ｍとｆｍを示す図でｆｔｈがｆｍよりΔｆ高くなってい
る。（３）′はｆｔｚ （１）、 ｆｍ （２）をフリ
ップ７０ツブ１２に入力した時、７すシブフロップ１２
の出力波形を示す。
第２図（ロ）は周波数比較回路３を構成している鋸歯状
両波位相比較器であシ、これによって、ｆｍとｈの周波
数比較を、図（イ）、第４図の波形で説明する０ 図で、ｆ ＃ （ＩＬ ｆｍ （２）の夫々が夫々の微
分回路１０゜１１で微分され、その微分波形が７リツプ
フロツグ１２に入力されると、その出力波形は第４図Ａ
の（３）の如くなる。該波形（３）は低域通過フィルタ
１３で鋸歯状波形（４）に整形され、更に高域通過フィ
ルタ１４にて微分波形（５）に整形される。微分波形（
５）はコンパレータ１５に入力され、周波数の高い、低
いの条件によりアップクロック、ダウンクロックが出力
され、アップ・ダウン・カウンタ６を制御する０ 第３図に示すコンパレータ１５はコンノ（レーク１６．
１７と正、負の基準電圧Ｖ（ト）、■（→によって構成
される。
両波位相比較器であシ、これによって、ｆｍとｈの周波
数比較を、図（イ）、第４図の波形で説明する０ 図で、ｆ ＃ （ＩＬ ｆｍ （２）の夫々が夫々の微
分回路１０゜１１で微分され、その微分波形が７リツプ
フロツグ１２に入力されると、その出力波形は第４図Ａ
の（３）の如くなる。該波形（３）は低域通過フィルタ
１３で鋸歯状波形（４）に整形され、更に高域通過フィ
ルタ１４にて微分波形（５）に整形される。微分波形（
５）はコンパレータ１５に入力され、周波数の高い、低
いの条件によりアップクロック、ダウンクロックが出力
され、アップ・ダウン・カウンタ６を制御する０ 第３図に示すコンパレータ１５はコンノ（レーク１６．
１７と正、負の基準電圧Ｖ（ト）、■（→によって構成
される。
図で、高域通過フィルタ１４よシ出力される微分波形は
周波数ｆｓ＞ｆｍの場合は立下シノクルス（５）−１が
出力され、コンノ（レータ１６よシアツプク四ツクが出
力される。このアップクロックはアップ・ダウン・カウ
ンタ６に入力され、カウント値を１カウント上げる０ 上記は周波数ｆｍ＞ｆｍの場合について、鋸歯状波位相
比較器について述べたが、鋸歯状波位相比較器の各点の
波形について第４図囚、＠で詳述する。
周波数ｆｓ＞ｆｍの場合は立下シノクルス（５）−１が
出力され、コンノ（レータ１６よシアツプク四ツクが出
力される。このアップクロックはアップ・ダウン・カウ
ンタ６に入力され、カウント値を１カウント上げる０ 上記は周波数ｆｍ＞ｆｍの場合について、鋸歯状波位相
比較器について述べたが、鋸歯状波位相比較器の各点の
波形について第４図囚、＠で詳述する。
図囚はｆＩ （１） ＞ ｆｍ （２）の場合で、ｆｓ
（１）とｆｍ（２）との位相ずれは時間と共に変化し、
フリップフロツプ１２の出力電圧は波形（３）の如くな
シ、波形（３）を適当な低域フィルター３に通して平均
化すると鋸歯状波に整形され、高域通過フィルタ１４で
立下り波形（ｓ）−ｉに整形される。そして両者の位相
が一致したとき最大値Ｂから０になるｏ ｆｍ （ｔＫ
ｆｍ（２）の時はその逆の波形図ＣＢ）（３）ｔ （
４）、 （５）が得られる。
（１）とｆｍ（２）との位相ずれは時間と共に変化し、
フリップフロツプ１２の出力電圧は波形（３）の如くな
シ、波形（３）を適当な低域フィルター３に通して平均
化すると鋸歯状波に整形され、高域通過フィルタ１４で
立下り波形（ｓ）−ｉに整形される。そして両者の位相
が一致したとき最大値Ｂから０になるｏ ｆｍ （ｔＫ
ｆｍ（２）の時はその逆の波形図ＣＢ）（３）ｔ （
４）、 （５）が得られる。
低域通過フィルタの出力波形（４）は点線Ｂ、／で示す
如く減小し、Ｂで立上っている。高域フィルタされ、ア
ップ・ダウン・カウンタ６のカウント値を１カウント上
げる。
如く減小し、Ｂで立上っている。高域フィルタされ、ア
ップ・ダウン・カウンタ６のカウント値を１カウント上
げる。
以上ｆｓ（１）とｆｍ （２）の比が１：１の時につい
て述べたがｆＩ：ｆｍ＝１：ｎまたはｎ：１（ｎＵ’ｌ
Ｉ数）の場合についても同様の手法によって行うことが
出来る。すなわち、ｆｍ ：ｆｍ＝１：ｎであってもｆ
ｍでリセットするフリップフロップ１２の出力が鋸歯状
波位相比較特性を有するため、前記と同様の立上り、立
下りのパルスが整形され、この立上り、立下シハルスは
コンパレータ１５を経てアップ・ダウン・カウンタ６を
制御することによシｆｍをｆｍに一致させることが出来
る０ 以上本発明によれば、基準発振器と比較して新しい周波
数を発生させるので、精度の高い周波数が得られる。即
ち、保守作業が不要である。
て述べたがｆＩ：ｆｍ＝１：ｎまたはｎ：１（ｎＵ’ｌ
Ｉ数）の場合についても同様の手法によって行うことが
出来る。すなわち、ｆｍ ：ｆｍ＝１：ｎであってもｆ
ｍでリセットするフリップフロップ１２の出力が鋸歯状
波位相比較特性を有するため、前記と同様の立上り、立
下りのパルスが整形され、この立上り、立下シハルスは
コンパレータ１５を経てアップ・ダウン・カウンタ６を
制御することによシｆｍをｆｍに一致させることが出来
る０ 以上本発明によれば、基準発振器と比較して新しい周波
数を発生させるので、精度の高い周波数が得られる。即
ち、保守作業が不要である。
また、周波数で比較しているので、基準周波参の位相ヒ
ツトに対しＤ／Ａ変換器の士ビット以内の過渡変動、即
ち残留周波数誤差と同棉度の周波数過渡変動ですむ。
ツトに対しＤ／Ａ変換器の士ビット以内の過渡変動、即
ち残留周波数誤差と同棉度の周波数過渡変動ですむ。
【図面の簡単な説明】
第１図は本発明の実施例、第２図は波形ｆｍ、ｆｒｎと
出力波形、及び鋸歯状波位相比較器、第３図はコンパレ
ータ、第４図は第２図の鋸歯状波位相比 区較器の各点
の波形を示す０ ＼図中、１は
主発振器、２社分周器、３は周波＃ （比較器、４は分
周器、５はｖｃｏ、ｓはアップ・ダウンｅカウンタ、）
はＤ／Ａ変換器、８は分周器。 ９はフィルタ、１０．１１は微分回路、１２はフリップ
７０ツブ、１３は低域フィルタ、１４は高域フイＳ
楡゛ ―
出力波形、及び鋸歯状波位相比較器、第３図はコンパレ
ータ、第４図は第２図の鋸歯状波位相比 区較器の各点
の波形を示す０ ＼図中、１は
主発振器、２社分周器、３は周波＃ （比較器、４は分
周器、５はｖｃｏ、ｓはアップ・ダウンｅカウンタ、）
はＤ／Ａ変換器、８は分周器。 ９はフィルタ、１０．１１は微分回路、１２はフリップ
７０ツブ、１３は低域フィルタ、１４は高域フイＳ
楡゛ ―
Claims (1)
- ＦＤＭ搬送装置に使用される群、超群変換パイロットの
発生方式において、主発振器に発生した基本周波数とパ
イロット発振器の周波数とを比較し、周波数の高い、低
い、一致の三様の情報を判定し、該判定情報をアップ・
ダウン・カウンタに入力し、該カウンタの出力をＤ／Ａ
変換器に入力し、該変換（至）の出力で前記パイロット
発振器の周波数を制御する事を特徴とした周波数発生方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154975A JPS5856534A (ja) | 1981-09-30 | 1981-09-30 | 周波数発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154975A JPS5856534A (ja) | 1981-09-30 | 1981-09-30 | 周波数発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856534A true JPS5856534A (ja) | 1983-04-04 |
Family
ID=15595966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154975A Pending JPS5856534A (ja) | 1981-09-30 | 1981-09-30 | 周波数発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856534A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0486241A (ja) * | 1990-07-30 | 1992-03-18 | Mamoru Kamo | シート成型容器 |
-
1981
- 1981-09-30 JP JP56154975A patent/JPS5856534A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0486241A (ja) * | 1990-07-30 | 1992-03-18 | Mamoru Kamo | シート成型容器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7177611B2 (en) | Hybrid control of phase locked loops | |
| US4587496A (en) | Fast acquisition phase-lock loop | |
| EP0193273A2 (en) | Improvements in or relating to synthesisers | |
| JPH06132816A (ja) | 位相ロックループ回路 | |
| EP0322139B1 (en) | Frequency or phase modulation | |
| JPS5917727A (ja) | フェ−ズロックル−プの帯域幅制御回路 | |
| JPS6256689B2 (ja) | ||
| US3546617A (en) | Digital frequency synthesizer | |
| US6456165B1 (en) | Phase error control for phase-locked loops | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| US5216374A (en) | Frequency synthesizer utilizing pulse-width modulation of digital VCO control signal | |
| JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
| JPS5856534A (ja) | 周波数発生方式 | |
| EP0566274A1 (en) | Frequency synthesizer using phase-locked loop | |
| JPS61265923A (ja) | 周波数シンセサイザのチヤンネル化を助長するための電子回路装置 | |
| US6298106B1 (en) | Frequency synthesiser | |
| JP2963552B2 (ja) | 周波数シンセサイザ | |
| JPS58168333A (ja) | 位相同期ル−プ回路の位相比較方式 | |
| EP0213636A2 (en) | Frequency synthesizer of a phase-locked type with a sampling circuit | |
| WO1986007219A1 (en) | Phase modulators | |
| GB2150775A (en) | Frequency synthesiser | |
| SU1035776A1 (ru) | Цифровой синтезатор частоты с частотной модул цией | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| JPS6333739B2 (ja) | ||
| RU13279U1 (ru) | Цифровой синтезатор частот с частотной модуляцией |