JPS5857068B2 - スイッチング電源の制御方式 - Google Patents
スイッチング電源の制御方式Info
- Publication number
- JPS5857068B2 JPS5857068B2 JP53050108A JP5010878A JPS5857068B2 JP S5857068 B2 JPS5857068 B2 JP S5857068B2 JP 53050108 A JP53050108 A JP 53050108A JP 5010878 A JP5010878 A JP 5010878A JP S5857068 B2 JPS5857068 B2 JP S5857068B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- voltage
- output
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は、インバータあるいはコンバータを用いたスイ
ッチング電源の制御方式に関する。
ッチング電源の制御方式に関する。
スイッチング電源としては、従来より1石フライバック
型、1石フォワードコンバータ型、チョッパ型、プッシ
ュプル型、ブリッジ型等の各種の方式のものが用いられ
ており、これらの電44こおける出力制御はスイッチン
グ素子のオン期間又はオフ期間あるいは両方を変化させ
ることによって行っている。
型、1石フォワードコンバータ型、チョッパ型、プッシ
ュプル型、ブリッジ型等の各種の方式のものが用いられ
ており、これらの電44こおける出力制御はスイッチン
グ素子のオン期間又はオフ期間あるいは両方を変化させ
ることによって行っている。
ところで、スイッチング電源では、入力電源側と出力側
とが電気的に絶縁されていることが要求される場合が多
く、このため従来のスイッチング電源の制御方式では複
雑な回路構成となるきらいがあった。
とが電気的に絶縁されていることが要求される場合が多
く、このため従来のスイッチング電源の制御方式では複
雑な回路構成となるきらいがあった。
本発明は、上記の点番こ鑑み、スイッチング電源の入力
端と出力側とを絶縁した状態で出力制御及び必要lこ応
じて安定化制御を簡単な回路構成で実行可能なスイッチ
ング電源の制御方式を提供しようとするものである。
端と出力側とを絶縁した状態で出力制御及び必要lこ応
じて安定化制御を簡単な回路構成で実行可能なスイッチ
ング電源の制御方式を提供しようとするものである。
以下、本発明に係るスイッチング電源の制御方式の実施
例を図面に従って説明する。
例を図面に従って説明する。
第1図は本発明の第1実施例であって、1石フライバッ
ク型のスイッチング電源に適用した場合を示す。
ク型のスイッチング電源に適用した場合を示す。
この図において、出カドランス1の1次巻、IIAの一
端にはスイッチング素子としてのトランジスタ2が直列
に接続され、1次巻線1Aの他端は直流電源の正電源端
子Pに、トランジスタ2のエミッタは負電源端子Nlこ
夫々接続される。
端にはスイッチング素子としてのトランジスタ2が直列
に接続され、1次巻線1Aの他端は直流電源の正電源端
子Pに、トランジスタ2のエミッタは負電源端子Nlこ
夫々接続される。
トランス1の2次巻線1Bにはダイオード3及びコンデ
ンサ4の整流回路が接続され、出力端子A。
ンサ4の整流回路が接続され、出力端子A。
B間lこ負荷5が接続されるようになっている。
一方、制御回路10は、一定周波数の矩形波を発生する
発振器11と、コンパレーク12及びロジック回路13
より成るパルス幅変調器14と、前記トランジスタ2を
7駆動するためのドライブ回路15とを有し、さらに3
個の巻線を有する電流変成器20を備えている。
発振器11と、コンパレーク12及びロジック回路13
より成るパルス幅変調器14と、前記トランジスタ2を
7駆動するためのドライブ回路15とを有し、さらに3
個の巻線を有する電流変成器20を備えている。
この電流変成器20の第1巻線20Aは前記トランジス
タ2のコレクタ側に挿入され、第2巻線20Bの出力電
圧ecT2はコンパレータ12の一方の入力端子に加え
られる。
タ2のコレクタ側に挿入され、第2巻線20Bの出力電
圧ecT2はコンパレータ12の一方の入力端子に加え
られる。
コンパレータ12の他方の入力端子には基準電圧VRB
Fが加えられる。
Fが加えられる。
前記電流変成器20の第3巻線20Cには可変抵抗器2
1が負荷されている。
1が負荷されている。
以上の構成において、制御回路10のドライブ回路15
を介してトランジスタ2はスイッチングされ、トランジ
スタ2のオン期間にトランス1に蓄えられた磁気エネル
ギは、トランジスタ2のオフ期間に2次巻線1Bよりダ
イオード3を通してコンデンサ4及び負荷5に放出され
る。
を介してトランジスタ2はスイッチングされ、トランジ
スタ2のオン期間にトランス1に蓄えられた磁気エネル
ギは、トランジスタ2のオフ期間に2次巻線1Bよりダ
イオード3を通してコンデンサ4及び負荷5に放出され
る。
この場合のトランジスタ2のコレクタ電圧波形は第2図
Aの如くなり、コレクタ電流波形は第2図Bのようにな
り、コレクタ電流ICは、 (但し、E:電源電圧、Lニドランス1の1次インダク
タンス、1oニドランス1の残留エネルギの等価1次電
流、t:トランジスタ2がオンしてからの時間) で示される。
Aの如くなり、コレクタ電流波形は第2図Bのようにな
り、コレクタ電流ICは、 (但し、E:電源電圧、Lニドランス1の1次インダク
タンス、1oニドランス1の残留エネルギの等価1次電
流、t:トランジスタ2がオンしてからの時間) で示される。
簡略化のために、トランジスタ2のオフ期間にトランス
1の磁気エネルギがすべてコンデンサ4及び負荷に供給
されている場合を考えると、■o−〇であるから、トラ
ンス1に1回のオン期間中蓄えられるエネルギJは、 (但し、Icp :コレクタ電流の最大値)であり、効
率を無視すれば2次側に供給されるエネルギに等しい。
1の磁気エネルギがすべてコンデンサ4及び負荷に供給
されている場合を考えると、■o−〇であるから、トラ
ンス1に1回のオン期間中蓄えられるエネルギJは、 (但し、Icp :コレクタ電流の最大値)であり、効
率を無視すれば2次側に供給されるエネルギに等しい。
定常状態においては、2次側エネルギはすべて負荷に供
給されるから出力電力Poutは周波数をfとして となる。
給されるから出力電力Poutは周波数をfとして となる。
この(3)式より、トランジスタ2のコレクタ電流IC
の大きさを検出してトランジスタ2のオン期間を制御す
れば入力電圧変動等の影響を受けることなく一定の電力
を負荷0こ供給することができ、そのコレクタ電流IC
の検出設定値を可変すれば出力電力を可変制御可能なこ
とが判る。
の大きさを検出してトランジスタ2のオン期間を制御す
れば入力電圧変動等の影響を受けることなく一定の電力
を負荷0こ供給することができ、そのコレクタ電流IC
の検出設定値を可変すれば出力電力を可変制御可能なこ
とが判る。
制御回路10?こおいて、上記コレクタ電iIcの検出
は電流変成器20で行われ、この電流変成器20の各巻
線lこは第2図Cの如□波形の電力が生じる。
は電流変成器20で行われ、この電流変成器20の各巻
線lこは第2図Cの如□波形の電力が生じる。
また、゛検出設定値の調整は可変抵抗器21で行われる
ようになっている。
ようになっている。
すなわち、コンパレータ12の入力インピーダンスをR
cとし、励磁電流を無視すれば、電流変成器20の第1
巻線電圧eOTsは、 (但し、n2=N2/Nt t n3=N3/N1.R
v :可変抵抗器21の抵抗値) で示される。
cとし、励磁電流を無視すれば、電流変成器20の第1
巻線電圧eOTsは、 (但し、n2=N2/Nt t n3=N3/N1.R
v :可変抵抗器21の抵抗値) で示される。
また、第2巻線電圧ec’r2は、となる。
ここで、
コンパレータ1
2の入力イン
となるから、可変抵抗器21を変化させることにより電
圧eOT□を可変することが可能である。
圧eOT□を可変することが可能である。
上記の如く発生される第2巻線電圧ecT2は、コンパ
レータ12の一方の入力端子に加えられ、基準電圧■□
EFと比較される。
レータ12の一方の入力端子に加えられ、基準電圧■□
EFと比較される。
コンパレーク12の出力は電圧ecT2が基準電圧VR
EFを越えると変化し、ロジック回路13を介してドラ
イブ回路15を制御してトランジスタ2をオフにする。
EFを越えると変化し、ロジック回路13を介してドラ
イブ回路15を制御してトランジスタ2をオフにする。
従って、可変抵抗器21の抵抗値RVを変化させること
(こより第2巻線電圧ecT2を可変でき、この結果、
トランジスタ2のコレクタ電流ICの検出設定点を可変
することができ、トランジスタ2のオン期間を変化させ
得るから、出力電力を可変調整することができる。
(こより第2巻線電圧ecT2を可変でき、この結果、
トランジスタ2のコレクタ電流ICの検出設定点を可変
することができ、トランジスタ2のオン期間を変化させ
得るから、出力電力を可変調整することができる。
上記第1実施例によれば、電流変成器20cこより1次
側回路及び負荷側回路の双方から絶縁された可変抵抗器
21で出力電力を簡単(こ調整でき、直流及び商用周波
のような低周波に対して絶縁されており高周波の小信号
電圧が加わるだけであるから可変抵抗器21を手動調整
する場合番こも極めて安全である。
側回路及び負荷側回路の双方から絶縁された可変抵抗器
21で出力電力を簡単(こ調整でき、直流及び商用周波
のような低周波に対して絶縁されており高周波の小信号
電圧が加わるだけであるから可変抵抗器21を手動調整
する場合番こも極めて安全である。
また、マグネトロンを負荷として出力端子A、Bとマグ
ネトロンとの間に直列インダクタを加える等の小変更に
より出力調整可能な電子レンジ用電源に使用でき、定電
力供給電源に適する。
ネトロンとの間に直列インダクタを加える等の小変更に
より出力調整可能な電子レンジ用電源に使用でき、定電
力供給電源に適する。
さらに、可変抵抗器21をサーミスタ、光導電体、FE
Tのドレイン・ソース抵抗等に置換しても同様な動作が
可能であり、また第3巻線20Cを複数個設けて夫々に
可変抵抗器を接続するような構成も可能であるとともに
、それらの可変抵抗器、サーミスタ等が1次側、負荷側
より絶縁されていることと合わせて各種の自動調整機能
が要求される機器の電源として広く適用できる。
Tのドレイン・ソース抵抗等に置換しても同様な動作が
可能であり、また第3巻線20Cを複数個設けて夫々に
可変抵抗器を接続するような構成も可能であるとともに
、それらの可変抵抗器、サーミスタ等が1次側、負荷側
より絶縁されていることと合わせて各種の自動調整機能
が要求される機器の電源として広く適用できる。
また、第3巻線20Cの負荷は可変抵抗器21の如き直
接抵抗値が変化する抵抗体でなくともよく、巻線側から
ながめた等価インピーダンスを変化させることが可能な
可変インピーダンス負荷として得るものであればよい。
接抵抗値が変化する抵抗体でなくともよく、巻線側から
ながめた等価インピーダンスを変化させることが可能な
可変インピーダンス負荷として得るものであればよい。
なお、第1巻線20Aをトランジスタ2のエミツク側に
挿入して、この第1巻線20Aに生じる電圧を前記第2
巻線電圧ecT2に相当する値となるようにすることに
より、第1巻線20Aと第2巻線20Bとを共用可能で
ある。
挿入して、この第1巻線20Aに生じる電圧を前記第2
巻線電圧ecT2に相当する値となるようにすることに
より、第1巻線20Aと第2巻線20Bとを共用可能で
ある。
第3図は上述の等価インピーダンスを変化させる場合で
あってブロッキング発振器を用いたフライバック型のス
イッチング電源に本発明を適用した第2実施例を示す。
あってブロッキング発振器を用いたフライバック型のス
イッチング電源に本発明を適用した第2実施例を示す。
この図において、出カドランス30のコレツク巻線30
A1ベース巻線30B及びトランジスタ31等番こより
ブロッキング発振器が構成されており、このブロッキン
グ発振器には交流入力端子C、Dlこ供給される交流入
力を整流器32で整流しコンデンサ33で平滑した直流
電圧が加えられる。
A1ベース巻線30B及びトランジスタ31等番こより
ブロッキング発振器が構成されており、このブロッキン
グ発振器には交流入力端子C、Dlこ供給される交流入
力を整流器32で整流しコンデンサ33で平滑した直流
電圧が加えられる。
トランス30の2次巻線30Cにはダイオード3及びコ
ンデンサ4の整流回路が接続され、直流出力が出力端子
A、B間lこ出されるようになっている。
ンデンサ4の整流回路が接続され、直流出力が出力端子
A、B間lこ出されるようになっている。
一方、制御回路10Aは、3個の巻線を有する電流変成
器20と、ブロッキング発振器のトランジスタ31のベ
ース回路に設けられるトランジスタ40と、トランス3
0の2次側回路(こ設けられるトランジスタ41とを備
えている。
器20と、ブロッキング発振器のトランジスタ31のベ
ース回路に設けられるトランジスタ40と、トランス3
0の2次側回路(こ設けられるトランジスタ41とを備
えている。
その電流変成器20の第1巻線20Aは前記トランジス
タ31のコレクク側(こ挿入され、第2巻線20Bの出
力電圧e。
タ31のコレクク側(こ挿入され、第2巻線20Bの出
力電圧e。
T2は抵抗器42及びトランジスタ40のベース、エミ
ッタ間に加えられる。
ッタ間に加えられる。
また、第3巻線20Clこはダイオード43を介して抵
抗器44が負荷として接続される。
抗器44が負荷として接続される。
その抵抗器44はトランジスタ41を介して出力端子A
、B間に接続され、トランジスタ41のベースは出力端
子A、B間に結ばれた抵抗器45と定電圧ダイオード4
6との接続点に接続される。
、B間に接続され、トランジスタ41のベースは出力端
子A、B間に結ばれた抵抗器45と定電圧ダイオード4
6との接続点に接続される。
一方、トランジスタ31のベースとトランス30のベー
ス巻線30Bとの間には抵抗器47及びコンデンサ48
が挿入されており、前記トランジスタ40のコレクタは
トランジスタ31のベースに、トランジスタ40のエミ
ッタはベース巻線30B【こ並列なダイオード49とコ
ンデンサ50との接続点に夫々結ばれる。
ス巻線30Bとの間には抵抗器47及びコンデンサ48
が挿入されており、前記トランジスタ40のコレクタは
トランジスタ31のベースに、トランジスタ40のエミ
ッタはベース巻線30B【こ並列なダイオード49とコ
ンデンサ50との接続点に夫々結ばれる。
また、トランジスタ31のベース、エミッタ間(こはダ
イオード51が結ばれ、ベースには抵抗器52を介して
直流バイアスが加えられる。
イオード51が結ばれ、ベースには抵抗器52を介して
直流バイアスが加えられる。
なお、コレクタ巻線30Aに並列にスパイクキラー53
が接続される。
が接続される。
以上の構成(こおいて、ブロッキング発振器のトランジ
スタ31のコレクタ電流波形は第1実施例の場合と同様
lこ第2図Bのようになり、電流変成器20の第1巻線
電圧eOTい第2巻線電圧ecT2;第3巻線電圧ec
T3との間には前述の場合と同様の関係を生ずる。
スタ31のコレクタ電流波形は第1実施例の場合と同様
lこ第2図Bのようになり、電流変成器20の第1巻線
電圧eOTい第2巻線電圧ecT2;第3巻線電圧ec
T3との間には前述の場合と同様の関係を生ずる。
ここで、第3巻線20Cの等価負荷インピーダンスZ3
ハ、ダイオード43の順方向電圧を無視すれば、トラン
ジスタ31のコレクタ電流10.の方向に対し、トラン
ジスタ41のコレフレ電流■c3の関係で示される。
ハ、ダイオード43の順方向電圧を無視すれば、トラン
ジスタ31のコレクタ電流10.の方向に対し、トラン
ジスタ41のコレフレ電流■c3の関係で示される。
すなわち、抵抗器44の抵抗値をR4としたとき、IO
2・R4≧e OTsであればダイオード43は逆方向
バイアスされるからZ3−ooであり、Ic3・R4〈
ecT3のとぎはダイオード43は導通し、(但し、Z
D:ダイオード43の順方向抵抗、■cT3 :第3巻
線20Cの電流) となる。
2・R4≧e OTsであればダイオード43は逆方向
バイアスされるからZ3−ooであり、Ic3・R4〈
ecT3のとぎはダイオード43は導通し、(但し、Z
D:ダイオード43の順方向抵抗、■cT3 :第3巻
線20Cの電流) となる。
簡略化のため番こ、ZDを無視し、第2巻線20Bの負
荷インピーダンスZ2が大きくで示され、トランジスタ
31,41のコレクタ電流IC17IO2の関数となる
ことが判る。
荷インピーダンスZ2が大きくで示され、トランジスタ
31,41のコレクタ電流IC17IO2の関数となる
ことが判る。
また、第2巻線20B(こ誘起される第2巻線電圧ec
T2は、となり、これもトランジスタ31,41のコレ
クタ電流Ic1、Ic3の関係となる。
T2は、となり、これもトランジスタ31,41のコレ
クタ電流Ic1、Ic3の関係となる。
従って、第2巻線20Bでドライブされるトランジスタ
40のオン状態に変わる時期は、トランジスタ41のコ
レクタ電流ICsに対応して変化する。
40のオン状態に変わる時期は、トランジスタ41のコ
レクタ電流ICsに対応して変化する。
トランジスタ40がオン状態lこ変わると、コンデンサ
50の負電圧によりトランジスタ31は迅速にオフとな
るから、トランジスタ40のオンする時期の変化(こよ
りトランジスタ31のオン期間も変わる。
50の負電圧によりトランジスタ31は迅速にオフとな
るから、トランジスタ40のオンする時期の変化(こよ
りトランジスタ31のオン期間も変わる。
ここで、トランジスタ41及び定電圧ダイオード46に
より誤差増幅器が構成されているから、出力電圧が増加
して定電圧ダイオード46のブレークオーバ電圧とトラ
ンジスタ41のベース・エミッタ順電圧との和の電圧(
こ達すると、トランジスタ41は急速に順バイアスされ
、このトランジスタ41のコレクタ電流I03は急速に
増加する。
より誤差増幅器が構成されているから、出力電圧が増加
して定電圧ダイオード46のブレークオーバ電圧とトラ
ンジスタ41のベース・エミッタ順電圧との和の電圧(
こ達すると、トランジスタ41は急速に順バイアスされ
、このトランジスタ41のコレクタ電流I03は急速に
増加する。
従って第2巻線電圧eOT2は犬となり、トランジスタ
40のオン状態に変わる時期は早められてトランジスタ
31のオン期間は短縮され、出力電圧は減少する。
40のオン状態に変わる時期は早められてトランジスタ
31のオン期間は短縮され、出力電圧は減少する。
このような出力電圧を制御する負帰還作用により出力電
圧は一定に保たれる。
圧は一定に保たれる。
上記の場合、ブロッキング発振器【こおける典型例とし
て、トランジスタ31のオフ期間がトランス30の磁気
エネルギを2次側よりすべて放出する時間で定まるとす
れば、ブロッキング発振器の動作1次電圧ECと、2吹
出力電圧E。
て、トランジスタ31のオフ期間がトランス30の磁気
エネルギを2次側よりすべて放出する時間で定まるとす
れば、ブロッキング発振器の動作1次電圧ECと、2吹
出力電圧E。
は巻線比nとデユーティ−レシオKON=TON/(T
ON+TOFF ))こより定まる。
ON+TOFF ))こより定まる。
すなわち、Eo=n・(T□N/Topp)EC、・−
・・−(io)(但し、TON :オン期間、TOFF
:オフ期間)であり、1周期の出力エネルギJは (但し、■c、P: トランジスタ31のコレクタ電流
最大値) となる。
・・−(io)(但し、TON :オン期間、TOFF
:オフ期間)であり、1周期の出力エネルギJは (但し、■c、P: トランジスタ31のコレクタ電流
最大値) となる。
出力電力Pはであり、負荷変動、入力電圧変動等(こ対
してオン期間を可変制御することにより、発振周波数は
変動するが、出力制御が可能であることが判る。
してオン期間を可変制御することにより、発振周波数は
変動するが、出力制御が可能であることが判る。
上記実施例によれば、電流変成器20により1次側回路
及び負荷側回路を絶縁した状態で出力の安定化制御が簡
単に実行できる。
及び負荷側回路を絶縁した状態で出力の安定化制御が簡
単に実行できる。
また、電流変成器20の第2巻線電圧eG!T2を示す
(9)式は、トランジスタ41のコレクタ電流I03と
は独立にトランジスタ31のコレクタ電a I 01に
より誘起される電圧項を含むので、過負荷、出力短絡又
は大容量負荷の立上り時等のトランジスタ41のコレク
タ電流Ic3が零の場合であっても、回路定数を適当l
こ設定すること(こより、トランジスタ31のコレクタ
電流IOtが大きくなりかつトランス30の磁気飽和と
相まってトランジスタ31を破壊したり異常な大電流が
負荷およびスイッチング電源回路に流れたりすることを
防止する過電流保護作用を実行可能である。
(9)式は、トランジスタ41のコレクタ電流I03と
は独立にトランジスタ31のコレクタ電a I 01に
より誘起される電圧項を含むので、過負荷、出力短絡又
は大容量負荷の立上り時等のトランジスタ41のコレク
タ電流Ic3が零の場合であっても、回路定数を適当l
こ設定すること(こより、トランジスタ31のコレクタ
電流IOtが大きくなりかつトランス30の磁気飽和と
相まってトランジスタ31を破壊したり異常な大電流が
負荷およびスイッチング電源回路に流れたりすることを
防止する過電流保護作用を実行可能である。
なお、ブロッキング発振器のトランジスタ31のベース
直流バイアスを制御することにより、トランジスタ31
のオン期間又はオフ期間を制御することも可能である。
直流バイアスを制御することにより、トランジスタ31
のオン期間又はオフ期間を制御することも可能である。
また、第2巻線電圧ecT2をベースドライブを直接オ
フにするタイミング信号としてではなく、その電圧の振
幅値を利用した帰還信号として使用することもできる。
フにするタイミング信号としてではなく、その電圧の振
幅値を利用した帰還信号として使用することもできる。
さらlこ、スパイク除去回路、トランス30の分布容量
、整流ダイオードのりカバリ−タイムなどの影響(こよ
り、トランジスタ31のコレクタ電流の立上り時等に大
きなスパイク電流や振動電流が流れる場合、あるいはフ
ォワードコンバータ、プッシュプルコンバーク等でオン
期間中のコレクタ電流の変化が小さい等の場合lとは、
前記第2巻線電圧ecT2を波形補正あるいは成形して
からスイッチング素子のオン、オフ期間を制御するタイ
ミング検出信号として又は振幅値を利用する制御信号と
して使用する等の回路変更が可能であることは明らかで
ある。
、整流ダイオードのりカバリ−タイムなどの影響(こよ
り、トランジスタ31のコレクタ電流の立上り時等に大
きなスパイク電流や振動電流が流れる場合、あるいはフ
ォワードコンバータ、プッシュプルコンバーク等でオン
期間中のコレクタ電流の変化が小さい等の場合lとは、
前記第2巻線電圧ecT2を波形補正あるいは成形して
からスイッチング素子のオン、オフ期間を制御するタイ
ミング検出信号として又は振幅値を利用する制御信号と
して使用する等の回路変更が可能であることは明らかで
ある。
この場合、制御信号は動作周波数に同期しているので誘
導ノイズの影響を回避することも容易なことが多い。
導ノイズの影響を回避することも容易なことが多い。
第4図は本発明の第3実施例であって、プッシュプル型
のスイッチング電源に適用した場合を示す。
のスイッチング電源に適用した場合を示す。
この図において、出カドランス60の1次巻160Aに
はスイッチング用のトランジスタ61.62がプッシュ
プル接続され、これらのトランジスタ61,62のベー
ス、エミッタ間には抵抗器63を介して夫々穴カドラン
ス64,65の2次巻164B、65Bが挿入される。
はスイッチング用のトランジスタ61.62がプッシュ
プル接続され、これらのトランジスタ61,62のベー
ス、エミッタ間には抵抗器63を介して夫々穴カドラン
ス64,65の2次巻164B、65Bが挿入される。
それらの入カドランス64.65の1次巻線64A16
5A側にはドライブ用のトランジスタ66.67が設け
られる。
5A側にはドライブ用のトランジスタ66.67が設け
られる。
前記出カドランス60の1次巻、%l60Aの中点タッ
プとトランジスタ61,62のエミッタ間及び入カドラ
ンス64,65の1次巻線64A、65Aの接続点とト
ランジスタ66゜67のエミッタ間(こは、交流入力端
子C,Dに供給される交流入力を整流器32で整流しコ
ンデンサ33で平滑した直流電圧が供給される。
プとトランジスタ61,62のエミッタ間及び入カドラ
ンス64,65の1次巻線64A、65Aの接続点とト
ランジスタ66゜67のエミッタ間(こは、交流入力端
子C,Dに供給される交流入力を整流器32で整流しコ
ンデンサ33で平滑した直流電圧が供給される。
出カドランス60の2次巻線60B(こはダイオード6
8.。
8.。
69、リアクトル70及びコンデンサ71から戒る両波
整流回路が接続され、直流出力が出力端子A、B間に出
されるよう(こなっている。
整流回路が接続され、直流出力が出力端子A、B間に出
されるよう(こなっている。
一方、制御回路10Bは、一定周波数の矩形波2登牛す
;A発振器8nμ−ロジック回路及び波形整形回路を含
むパルス幅変調器81と、演算増幅器82と、3個の巻
線を有する電流変成器20とを有している。
;A発振器8nμ−ロジック回路及び波形整形回路を含
むパルス幅変調器81と、演算増幅器82と、3個の巻
線を有する電流変成器20とを有している。
その発振器80とパルス幅変調器81と(こは整流器3
2の出力側に抵抗器83を介して接続された定電圧ダイ
オード84両端の電圧が電源として供給される。
2の出力側に抵抗器83を介して接続された定電圧ダイ
オード84両端の電圧が電源として供給される。
前記電流変成器20の第1巻線20Aには抵抗器85を
介してパルス幅変調器81より1次電流11.が供給さ
れ、第2巻線20Bの出力電圧e2はパルス幅変調器8
1のロジック回路に加えられる。
介してパルス幅変調器81より1次電流11.が供給さ
れ、第2巻線20Bの出力電圧e2はパルス幅変調器8
1のロジック回路に加えられる。
第3巻線20Cにはダイオード86を介して抵抗器87
及び演算増幅器82が接続される。
及び演算増幅器82が接続される。
その演算増幅器82の一方の入力端子には抵抗器88と
、抵抗器89及び可変抵抗器90とで出力電圧を分圧し
た値が印加され、他方の入力端子には定電圧ダイオード
91のブレークオーバ電圧及びダイオード92の順方向
電圧lこより定まる基準電圧が供給されるようになって
おり、これらにより誤差増幅器が構成される。
、抵抗器89及び可変抵抗器90とで出力電圧を分圧し
た値が印加され、他方の入力端子には定電圧ダイオード
91のブレークオーバ電圧及びダイオード92の順方向
電圧lこより定まる基準電圧が供給されるようになって
おり、これらにより誤差増幅器が構成される。
以上の構成において、発振器80は第5図Aに示す如き
一定周波数の矩形波電圧e、を発生してパルス幅変調器
81(こ加え、パルス幅変調器81は電流変成器20の
第」巻線20A(こ電圧e1に同期した第5図Bの如き
1吹型(tilを流す。
一定周波数の矩形波電圧e、を発生してパルス幅変調器
81(こ加え、パルス幅変調器81は電流変成器20の
第」巻線20A(こ電圧e1に同期した第5図Bの如き
1吹型(tilを流す。
第2巻線電圧e2は、1次電流11と、第3巻線20C
の等価負荷インピーダンスとにより定まるものであって
第5図Cの如き波形となり、トランジスタ66.67の
ベースに印加されるドライブ電圧e35e4は、夫々電
圧e1の立上り又は立下りで立上り時期が規定され、前
記電圧e2が設定値用と一致する時に立下がる第5図り
、Eに示すような波形となる。
の等価負荷インピーダンスとにより定まるものであって
第5図Cの如き波形となり、トランジスタ66.67の
ベースに印加されるドライブ電圧e35e4は、夫々電
圧e1の立上り又は立下りで立上り時期が規定され、前
記電圧e2が設定値用と一致する時に立下がる第5図り
、Eに示すような波形となる。
ここで、電圧e2(1前述の第2実施例の場合における
電圧eOT2と同様に端子人。
電圧eOT2と同様に端子人。
B間に現れる出力電圧が増加したとぎ大きくなり、トラ
ンジスタ66.67ひいてはトランジスタ61.62の
オン期間が短くなるから、出力電圧の安定化制御が可能
である。
ンジスタ66.67ひいてはトランジスタ61.62の
オン期間が短くなるから、出力電圧の安定化制御が可能
である。
この第3実施例によれば、パルス幅変調器81のロジッ
ク回路に利用しやすい制御用帰還信号(すなわち電圧e
2)を得るよう電流変成器20の1吹型流i1の波形を
設定できる利点がある。
ク回路に利用しやすい制御用帰還信号(すなわち電圧e
2)を得るよう電流変成器20の1吹型流i1の波形を
設定できる利点がある。
なお、上記各実施例では、スイッチング素子としてトラ
ンジスタを例に述べたが、GC8、FET等をスイッチ
ング素子に用いてもよい。
ンジスタを例に述べたが、GC8、FET等をスイッチ
ング素子に用いてもよい。
叙上のように、本発明によれば、スイッチング電源の入
力側と出力側とを絶縁した状態で出力制御及び必要に応
じて安定化制御を簡単な回路構成で実行可能なスイッチ
ング電源の制御方式を得る。
力側と出力側とを絶縁した状態で出力制御及び必要に応
じて安定化制御を簡単な回路構成で実行可能なスイッチ
ング電源の制御方式を得る。
第1図は本発明に係るスイッチング電源の制御方式の第
1実施例を示す回路図、第2図はその動作を説明するた
めの波形図、第3図は第2実施例を示す回路図、第4図
は第3実施例を示す回路図、第5図はその動作を説明す
るための波形図である。 L30,60・・・・・・出カドランス、2,31
。 40.41,61,62,66.67・・・・・・トラ
ンジスタ、3,43,51,68,69,86゜92・
・・・・・ダイオード、4,33,48,50゜71・
・・・・・コンデンサ、10.IOA、IOB・・・・
・・制御回路、11,80・・・・・・発振器、14,
81・・・・・・パルス幅変調器、15・・・・・・ド
ライブ回路、20・・・・・・電流変成器、20A・・
・・・・第1巻線、20B・・・・・・第2巻線、20
C・・・・・・第3巻線、21,90・・・・・・可変
抵抗器、42,44,45,63,85゜87 、8B
、 89・・・・・・抵抗器、46,84,91・・
・・・・定電圧ダイオード。
1実施例を示す回路図、第2図はその動作を説明するた
めの波形図、第3図は第2実施例を示す回路図、第4図
は第3実施例を示す回路図、第5図はその動作を説明す
るための波形図である。 L30,60・・・・・・出カドランス、2,31
。 40.41,61,62,66.67・・・・・・トラ
ンジスタ、3,43,51,68,69,86゜92・
・・・・・ダイオード、4,33,48,50゜71・
・・・・・コンデンサ、10.IOA、IOB・・・・
・・制御回路、11,80・・・・・・発振器、14,
81・・・・・・パルス幅変調器、15・・・・・・ド
ライブ回路、20・・・・・・電流変成器、20A・・
・・・・第1巻線、20B・・・・・・第2巻線、20
C・・・・・・第3巻線、21,90・・・・・・可変
抵抗器、42,44,45,63,85゜87 、8B
、 89・・・・・・抵抗器、46,84,91・・
・・・・定電圧ダイオード。
Claims (1)
- 【特許請求の範囲】 11次巻線I A、30A及び2次巻線1B30Cを有
する出カドランス1,30と、その1次巻線側に供給さ
れる入力直流電圧をスイッチングするスイッチング素子
2,31とを備えたスイッチング電源において、前記ス
イッチング素子の電流を電流変成器20の第1の巻線2
0Aに流し、該電流変成器20の第2の巻線20B両端
の検出電圧が設定値に達したときに前記スイッチング素
子をオフにする構成とするとともに、前記検出電圧を当
該電流変成器20の第3の巻線20C側の負荷インピー
ダンスを可変とすることにより変化させ、前記スイッチ
ング素子のオン期間を制御することを特徴とするスイッ
チング電源の制御方式。 2 前記電流変成器20の第3の巻線20C側の負荷イ
ンピーダンスを、前記出カドランス2次巻線側の出力電
圧又(1出力電流が所定値に到達すると大きくなるよう
にして該出力電圧又は出力電流を特徴とする特許請求の
範囲第1項記載のスイッチング電源の制御方式。 31次巻線IA、30A、60A及び2次巻線IB、3
0C,60Bを有する出カドランス1゜30.60と、
その1次巻線側に供給される入力直流電圧をスイッチン
グするスイッチング素子2゜31.61,62とを備え
たスイッチング電源において、該スイッチング電源の動
作周波数と同じ周波数で前記スイッチング素子を流れる
電流に同期した周期を有しかつ該周期内において時間と
ともに増加又は減少する振幅を有する信号電流を電流変
成器20の第1の巻線20Aに流し、該電流変成器20
の第2の巻120B両端の検出電圧が設定値に達したと
きに前記スイッチング素子をオフにする構成とするとと
もに、前記検出電圧を当該電流変成器20の第3の巻線
20C側の負荷インピーダンスを可変とすることにより
変化させ、前記スイッチング素子のオン期間を制御する
ことを特徴とするスイッチング電源の制御方式。 4 前記電流変成器20の第3の巻線20C側の負荷イ
ンピーダンスを、前記出カドランス2次巻線側の出力電
圧又は出力電流が所定値に到達すると大きくなるように
して該出力電圧又は出力電流を特徴とする特許請求の範
囲第3項記載のスイッチング電源の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53050108A JPS5857068B2 (ja) | 1978-04-28 | 1978-04-28 | スイッチング電源の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53050108A JPS5857068B2 (ja) | 1978-04-28 | 1978-04-28 | スイッチング電源の制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54143815A JPS54143815A (en) | 1979-11-09 |
| JPS5857068B2 true JPS5857068B2 (ja) | 1983-12-17 |
Family
ID=12849880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53050108A Expired JPS5857068B2 (ja) | 1978-04-28 | 1978-04-28 | スイッチング電源の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857068B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161759U (ja) * | 1984-09-26 | 1986-04-25 | ||
| JPS6175061U (ja) * | 1984-10-23 | 1986-05-21 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH591278A5 (ja) * | 1975-09-24 | 1977-09-15 | Kaelin J R |
-
1978
- 1978-04-28 JP JP53050108A patent/JPS5857068B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6161759U (ja) * | 1984-09-26 | 1986-04-25 | ||
| JPS6175061U (ja) * | 1984-10-23 | 1986-05-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54143815A (en) | 1979-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788556B2 (en) | Switching power source device | |
| US7310249B2 (en) | Switching power supply circuit | |
| US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
| JPH06319261A (ja) | 多出力コンバータ | |
| JPH0357713B2 (ja) | ||
| US4745535A (en) | Ringing choke type DC/DC converter | |
| US4800476A (en) | PWM inverter with a saturable core | |
| EP0683936A1 (en) | Control circuit for a switching dc-dc power converter including a controlled magnetic core flux resetting technique for output regulation | |
| JPS5857068B2 (ja) | スイッチング電源の制御方式 | |
| JP2001298949A (ja) | スイッチング電源回路 | |
| CA2214217C (en) | Switching power supply apparatus | |
| WO2002015371A2 (en) | Switched magamp post regulator | |
| JPS63501400A (ja) | フライバック電源 | |
| US6671190B2 (en) | DC/DC converter | |
| JP3427280B2 (ja) | 同期制流方式のリンギングチョークコンバータ | |
| JPH0646561A (ja) | 共振型dc−dcコンバータ | |
| JP3139699B2 (ja) | スイッチング電源回路 | |
| JPH06112064A (ja) | 電力変換回路 | |
| US6166922A (en) | Current oscillation control resonance circuit and power supply apparatus utilizing the same circuit | |
| JP3283591B2 (ja) | 過電流保護回路 | |
| KR0124614Y1 (ko) | 직류-교류 변환회로 | |
| JP2000184702A (ja) | 電源装置 | |
| KR830000925Y1 (ko) | 승압형 안정화 전원회로 | |
| JPS626424B2 (ja) | ||
| JP2621419B2 (ja) | 放電灯点灯装置 |