JPS5860498A

JPS5860498A - 記憶保護方式

Info

Publication number: JPS5860498A
Application number: JP56159321A
Authority: JP
Inventors: Nobuteru Morita; 森田　信輝
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1981-10-06
Filing date: 1981-10-06
Publication date: 1983-04-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は情報処理システムにおいてアドレス変換記述子
をアドレス変換テーブルに１−１−ド１〜、記憶管理保
護する方式に関する。

従来の情報処理システムにふ・いてｉ＋記憶’Ｋｉ’理
保護の方式として論理空間を分割］、で、分割の単位ご
とに論理アドレスから物理アドレスに変換する変換テー
ブルを用意し７、さらに変換テーブル内のアドレス変換
記述子に保玲干−ド４・設ける方式が知られている。

第１図（ａ）はこのようなアドレス変換記述子の一般例
を示す図である。アドレス変換図におイテ、ＲＲ、ＲＷ
　、　ＲＥ　Ｖｌ　保護モート、１３　トＩ：ＩＳはア
ドレス変換情報であり、ノ七リタシ間を管理する場合、
複数のプログラムから利用されるメモリ空間に関（で、
その空間の存在する場ｎ１全変更する時にはそれに関連
する上記アドレス変換記述子を全て書き替える必要があ
った。

１だ、保護のモードも必要に応じて書き替える必要があ
った。

本発明の目的はアドレス変換記述子内にアドレス変換間
接記述子を一定義することによりいくつかのプログラム
で参照するようなメモリ空間の管理を容易にし、さらに
間接記述子により指定されるアドレス変換記述子の保護
フィールドを変更する記憶保護方式を提供することにあ
る。

前記目的を達成するために本発明による記憶保護方式０
丁記憶領域を分割して也理保護する情報処理システムに
冴）って、主記憶内に格納されているアドレス変換記述
子をメモリ管理保護機構のアドレス変換テーブルにロー
ドし、記憶管理保護する方式Ｖこおいて、前記アドレス
変換記述子を少なくとも有効性を表わすフィールドと、
記述子の属性を表わすフィールドと保護モードを表わす
一つまたｅ、ｊ複数のフ看協ドと属性に応じたアドレス
情報を持つフィールドとで構成し、主記憶にあるアドレ
ス変換記述子テーブルエリアドレス変換記述子をアドレ
ス変換テーブルにロードするとき、アドレス変換記述子
の削紀属性を表わすフィールドを検査し、検査の結果前
（３）記ロードしようとした記述子の属１／Ｉが間接記述子を
表わすならば、この間接記連子内のアドレス情報から必
要とするアドレス変換記述子ｃノ）格納されている物理
アドレスを生成し、この生成アドレスで読出す主記憶内
の記述’ｊ”−＜ｒ　ｒｌｉｉ記間接記述子のかわりに
用いるように構成しである。

前記間接記述子の情報より、生成される物理アドレスげ
主記憶の一定位置を指定し、そこに格納されているアド
レス変換記述子ｒ［いくっかのプログラムで参照するよ
うなメモリ空間を管理する記述子である。したがって上
記方式によればメモリ空間変更等か容易に行なわれる。

以下、図面を参照して本発明の一実施例を説明する。

第１図（ａ）はアドレス変換記述子の一般形を示す図で
ある。図において、■汀何効性を表わすフィールド、＋
（、Ｒ、１１，Ｗ　、　＋ｔｔｉ：　ｒ、ｘそれぞれ２
ビツトの保護フィールドを表わ１２．１３と１３８が変
換アドレス情報を表わすフィールド、Ｍｉｌ１３Ｓ☆・
修飾するフィールドであり、ゝ０“の時１３８が全て（
４）アドレス情報であることを表わし、ゝ１”の時にＢＳの
複数の上位ビットで属性を表わし、ＢＳの残りのビット
で前記属性に対するアドレス情報を表わしている。

第１図（ｂ）　ｉ本発明で用いられる間接記述子の例を
示す図である。第１図（ａ）とはＭフィールドを１、Ｂ
Ｓフィールドを上位２ビツトと下位７ビツトに分割し上
位で間接記述子を意味するコードを表わし下位にアドレ
ス情報りを表わした点で異なっている。第１図（Ｃ）は
この間接記述子のアドレス情報ＢとＤカ・ら生成した物
理アドレスの構成を示すものである。このアドレスハク
４ピツドのバイトアドレスで図中のＢとＤはそれぞれ間
接記述子中のＢとＤに対応している。

このようにして生成された物理アドレスで主記憶上にあ
る実記述子が取り出され変換テーブルにロードされる。

第１図（ｄ）は中央処理装置で生成される論理アドレス
であり、その構成は変換テーブルのエントリを示すＳＮ
と、変換テープル内の記述子のＢで表わされる物理アド
レスからの偏位を表わすＳとＯの：３つのフィールトニ
分割される。変換生成される物理アドレスは第１図（ａ
）のＢと第１図（ｄ）のＳを加えてＢＡフィールドにセ
ットし下位アドレスとして第１図（ｄ）Ｑ）Ｏを加える
ことにより生成される（第１図（ｅ）参照）。

第２図は本発明による記憶保護方式の一実施例であり、
特に保護モードの変更回路７＜１（をボしたブロック図
である。

アドレス変換テーブルにアドレス変換記述子をロードす
る通常の動作は次のとおり行われる。

１ず図示しない主記憶エリアドレス変換記述子７０を取
り出す。変換記述子７００）Ｍフィールドとそれにつづ
〈２ピッｌ信号線５５で収り出され、制御回路９０に送
られる。制御回路９０で判定した結果Ｍが０の１１４Ｊ
は信号線９２にはゝ０“が出力されるためアンドゲート
２７　、２８　、２９はそれぞれ１０“を出力する。こ
れによりセレクタ３０　。

３１　、３２はそれぞれ信号線５２　、５３　、５４を
選択するようになる。そこでアドレス変換テーブルにロ
ードされる変換記述子８０としては信号線５１　、５２
　、５３　、５４　、５６を通った情報か送られる。

次にアドレス変換記述子が間接記述子である時の動作を
説明する。

上記と同様変換記述子７０のＭフィールドと、それにつ
づく２ビツトを制御回路９０で判定した結果、Ｍが１１
“それにつづく２ビツトが１１“で第１図（ｂ）の間接
記述子と判断すると、ｉ（、Ｒ、ＲＷ　。

ＲＥの各保護）２詭ドを一時レジスタ２０に信号９１を
用いてラッチする。次に間接記述子の情報より図示しな
い既知の方法でｉ　ｉ　ｏ　＜ｃ）に示すような物理ア
ドレスを生成し、これを用いて再度アドレス変換記述子
を主記憶より収り出す。

このように間接記述子の情報より生成された物理アドレ
スのアドレス変換記述子が取り出されると、今度はこの
記述子の保護フィールド几Ｒ２ＲＷ　、　１１．Ｅを比
較器２４　、２５　、２６のＡに入力する一方先に一時
ラッチされていた保護フィール（７）ドを同じく比較器２４　、２５　、２６　（７）　ｌ−
３に人力し、各保護フィールドの比較を行なう。

ここで比較器２４　、２５　、２６鰹１Ａ、　、　１３
の比較の結果Ａ＞Ｈの場合はゝ１”、Ａ＜Ｂの場合はゝ
０”を出力するようになっており、これに対応ｌ〜て、
セレクタ３０　、３１　、３１−を比較出力かｌのとき
は比較器のＡに入力した保護モード、比較出力がゝ０“
のときはＢに人力［７た保護モードを選択するように構
成されている。したかつ−〇信号線９２が１１″でアン
ドゲート２７　、２８　、２９が開いているため、各比
較器の出力はそれぞれ各セレクタに入力され、セレクタ
３０　、３１　、３２はそれぞれ保護フィールド毎に、
値の大きい方を選択する。この動作によりアドレス変換
テーブルにロードされるアドレス変換記述子８０に１保
護フィールドの値の大きいものが設定される。

以上により、間接記述子を経由してロードされる記述子
の保護フィールドを２つの記述子の内の高い方に変更す
ることか可能になる。

なお、本実施例は間接記述子が１回しか表わ（８）れないことを前提にして構成した回路例であるが多重間
接記述子を許すような回路にするには一時記憶２０に接
続されている信号１腺５２　、５３　。

５４のかわりにセレクタの出力６６　、６８　、６９を
接続すれば間接記述子が多重になった場合でも保護フィ
ールドの変更は可能である。

本発明に、以上詳しく説明したように、アドレス変換記
述子内に間接記述子を定義することにより、共通のプロ
グラムエリアの管理を容易にし、さらに間接記述子を用
いたことによる保護モードの変更も容易になり、実質的
な処理機能の向上を計ることができる。

第１図（ｂ）は間接記述子の例を示す図、第１図（Ｃ）
は間接記述子エリ生成されるアドレスの書式を示す図、
第１図（ｄ）はアドレス変換テーブルに与えられる論理
アドレスの例を示す図、第１図（ｅ）　ｕアドレス変換
された物理アｌ−’　ｖスの例を示す図、第２図は本発
明による記憶保護方式の一実施例を示すブロック図であ
る。

２０・・・レジスタ２４　、２５　、２６・・・比較器３０　、３１　、３２・・・セレクタ７０・・・アドレス変換記述子８０・・・アドレス変換記述子９０・・・制御回路特許出願人　　Ｆ１本電気株式会社代理人　弁理士　井ノ］］　　　δＶ（１１）オフ　１（ａ）（ｂ）〒ＣＧ）（ｄ）（ｅ）

Claims

【特許請求の範囲】

（１）記憶領域を分割して管理保護する情報処理システ
ムにあって、主記憶内に格納されているアドレス変換記
述子をメモリ管理保護機構のアドレス変換テーブルにロ
ードし、記憶管理保護する方式において、前記アドレス
変換記述子を少なくとも有効性を表わすフィールドと、
記述子の属性を表わすフィールドと保護モードを表わす
一つぼたは複数のフィールドと属性に応じたアドレス情
報を持つフィールドとで構成し、主記憶にあるアドレス
変換記述子テーブルよりアドレス変換記述子をアドレス
変換テーブルにロードするとき、アドレス変換記述子の
前記属性を表わすフィールドを検査し、検査の結果前記
ロードしようとした記述子の属性が間接記述子を表わす
ならば、この間接記述子内のアドレス情報から必要とす
るアドレス変換記述子の格納されている物理アドレスを
生成し、この生成アドレスで読出す主記憶内の記述子を
前記間接記述子のかわりに用いることを特徴とする記憶
保護方式。
（２）情報処理システムにおいて、主記憶内に格納され
ているアドレス変換記述子の属性を検査した結果間接記
述子と判別されたならば、これより生成される物理アド
レスに格納されている主記憶内のアドレス変換記述子を
ロードし、記憶管理保護する方式であって、前記アドレ
ス変換記述子を間接記述子と判別した場合、この間接記
述子内のすべての保護フィールドを一時記憶し、これと
前記生成される物理アドレスに格納されているアドレス
変換記述子の保護フィールドとを比較し、比較の結果、
一時記憶Ｌ７た保護フィールド、あるいは前記物理アド
レスに格納されているアドレス変換記述子の保護フィー
ルドのいずれかを選択するように構成したことを特徴と
する記憶保護方式。