JPS586300B2 - アニ−リング方法 - Google Patents

アニ−リング方法

Info

Publication number
JPS586300B2
JPS586300B2 JP56038072A JP3807281A JPS586300B2 JP S586300 B2 JPS586300 B2 JP S586300B2 JP 56038072 A JP56038072 A JP 56038072A JP 3807281 A JP3807281 A JP 3807281A JP S586300 B2 JPS586300 B2 JP S586300B2
Authority
JP
Japan
Prior art keywords
gaas
annealing
implanted
inas
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56038072A
Other languages
English (en)
Other versions
JPS56158433A (en
Inventor
ハンス・ステフア−ン・ルプレヒト
ジエリ−・マツクフア−ソン・ウツド−ル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS56158433A publication Critical patent/JPS56158433A/ja
Publication of JPS586300B2 publication Critical patent/JPS586300B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90Thermal treatments, e.g. annealing or sintering
    • H10P95/904Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/056Gallium arsenide
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/084Ion implantation of compound devices

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 イオン注入された第■−V族化合物のアニーリングは、
構成成分の1つが高い部分蒸気圧を示すという問題を生
じている。
種々のキャップする( capping)即ち覆う技術
が先行技術では述べられてきた。
Siが表面に注入されたGaAsの比較的高温のアニー
リング・サイクルの間に、もし特別の予防措置がとられ
なければ、Asの大きな部分圧のために、表面は分解す
ることになる。
今まで、Sl3N4又はA/Nでキャップするような特
別の予防措置がとられてきた。
これらのキャップ・フイルムは直接表面に付着され、熱
膨張の不適合により不所望の表面張力をGaAs上に結
果として生じる。
MESFET( metal−semicnnduet
orfield−effect transistor
)の適用では、注入は約・2000Aと非常に浅く、表
面の質は能動層の電気的動作にとって非常に重要である
表面キャップ・フイルム示用いる先行技術の他の欠点は
、頻繁な酸素による汚染の影響がそれらをGaに対して
浸透させ、その結果GaAsのイオン注入された表面層
の化学量論的変化( stoichiometricc
hanges)を結果として生じることである。
先行技術は、InAsの1片に非常に近接して、イオン
注入されたGaAsをアニールすることを開示していな
い。
先行技術では、米国特許第4135952号公報が、ガ
ス以外液体の通らない穴のある容器にウエハを封入し、
ガリウム砒素のガリウムが飽和した溶液中に容器を浸し
、アニーリング温度に溶液を維持することにより、イオ
ン注入されたガリウム砒素のウエハをアニールすること
を開示している。
さらに米国特許第3070467号公報は、シールドさ
れた石英の容器内で固体の砒素の近くにガリウム砒素の
基体を置き、容器を800乃至1220℃の範囲内に加
熱することにより、加熱処理の間にガリウム砒素の半導
体物質から砒素が蒸発するのを防ぐことを示している。
本発明の目的は、最も揮発性の即ち蒸発する構成成分が
過剰な状況で加熱することにより、多くの元素より成る
金属間化合物の半導体物質のアニーリングの間に、熱分
解を減少させ且つ化学量論を維持することである。
本発明のある実施例では、CaAsウエハをInAs物
質に近接させながらアニールすることにより、本発明の
前記目的を達成することかできる。
本発明の他の実施例は、イオン注入されたGaAs物質
のアニーリングに対して提供される。
これは、アニーリングの温度サイクルの間、GaAsの
イオン注入された表面に近接して固体のInAsを設け
ることを含む。
InAsはGaAs物質の熱分解を妨害し、GaAs物
質の表面における化学量論的損失を抑制する。
イオン注入される種類には、S 、 S e 、 T
e 2Zn 、 cdのようなドーパントの元素、例え
ばGetSiのような双極(amphoteric)不
純物又はAr,Kr,Xeのような化学的にも電気的に
も不活性な元素を含む。
本発明の他の実施例は、アニーリングの間制御された砒
素雰囲気を確立するために、InAsの熱分解を用いた
、イオン注入されたGaAsについてのキャップのない
アニーリング方法を含む。
熱的にInAsが解離される平衡状態における砒素の圧
力は、約800℃乃至900℃の範囲のアニー9ング温
度に対するGaAsの圧力に比べて約100倍大きい。
これは、以下の理由により、信頼性のある再生可能な雰
囲気を提供する。
即ち、(1)GaAs表面の熱分解を防ぐ、(2)放射
線損傷をアニールする、(3) 9 0 0℃と同じ位
高い今までに研究された温度に対する、双極不純物Si
及びGeを含む注入された不純物の活性化を制御する。
例えば、約4 0 0 KeVのエネルギーでSiF+
イオンを用いた場合、以下の結果が得られた。
(1)5× 1 013cm−2の注入量及び30分間
の850℃でのアニールに対して、シート電子濃度(
sheetelectron concentrati
on)は2.5×10tscm’であり、移動度は1
8 9 0cm’V−’see−1であった。
(2)同じ注入量及び30分間の900℃でのアニール
に対しては、シート・キャリヤ濃度は2.7× I 9
13cm−2であり、移動度は2530cm’V−1s
ec −1であった5×1012乃至lO×1012c
m’の注入量及び30分間の900℃でのアニールに対
しては、活性化は約50%であり、移動度は4 0 0
0cm’V−1sec−1より大きかったSiの注入
に対しては、J.Electrochem. Soc
127+925(1980)にC, L.Anders
on等により報告されたような、Asの圧力がGaAs
の分解圧力に等しい他の技術についてよりも、3乃至5
倍大きい活性化を本発明の方法は生じる。
本発明の実施例が、本発明の原理に従って各々試料及び
幾つかの試料を処理するための共通の装置を例示した第
4及び第20両図を参照して、例示される。
特に、第1図は、ハウジング14並びに0−リング18
及びクランプ19によりハウジング14へ取り付けられ
でいるふた16を含み、これにより加熱チェンバ20を
構成している炉12を有する実施例lOの断面図を示す
ハウジング14及びふた16ともに石英でできている。
水素H2は水素源24からパイプ22を経てチェンバ2
0へ導入される。
H2を導入する前に、真空ポンプ28によりパイプ26
を経てチェンバ20内は真空にされる。
それから、H2が連続的に大気圧よりもわずかに大きな
圧力で流れ込む。
炉12は、電気接続34及び36により電源32から電
力供給される、ハウジング14の回りを巻いた抵抗加熱
コイル30を有している。
GaAsの試料を含み且つ処理するための特別な装置が
、第1図に番号38で示されでいる。
装置38は、簡単に装着されるふた42と、チェンバ4
5の底が部分的に取り除かれた部分44を有するハウジ
ング部分40を含む。
ふた42はその中に開口及びチェンバ45の上に形成す
る端部48を有している。
InAsの1片50が端部48により支えられ、その中
に開口52を有している。
キャップ部分54は装置38の頂上部に位置し、InA
sの部分の開口52と一致すべき開口56をその中に有
している。
そしてこれは、ふた42の上表面の上に設けられる。
GaAsの試料58は、処理される表面60がチェンバ
部分44の上になるように内側の端部59により支えら
れる。
ハウジング部分40、ふた42及びキャップ部分54は
石英でできている。
電源32はA,C.又はD,C,のどちらでもよい。
チェンバ20そしてその結果装置38及びGaAs試科
58並びにI n A s片50が、本発明の実施に対
して重大な影響を与える制御された温度で加熱される。
実施例10の操作は、本質的に、InAs片50の存在
下でGaAs試料58及びその処理される表面60を加
熱することを含む。
水素ガスH2は、パイプ22及び穴56、及び52を経
で、表面60の周囲まで導入され、そして含まれるAs
圧力から結果として生じる相互作用のみ起こさせる。
第2図を参照するに、第1図においてGa A sの単
一の試料の処理に対して、用いられたのと同じタイプの
InAs片50により、複数のGaAs 試料を処理す
るために配置された装置38が示されている。
支持台62は開口44に存在する。それは、処理される
面が互いに並置されるようにGaAsの2つの試料を各
々が支える溝64−L64−2.64−3及び64−4
を有している。
従って、それらの各面68−1 .68−2が並置され
た66−1.66−2を含むGaAsの試料の組66が
溝64−1内に示されている。
処理される部分68−1及び68−2がほぼ接触してい
ることがそれらをアニールするのに特に利点となってい
て、それでAsの過剰圧力がそのために均一で緊密にな
ることが、本発明の実施で明らかにされた。
同様に、GaAsの試料の組70,74及び78が溝6
4−2.64−3及び64−4内に各各設けられ、Ga
Asの試料の組66と同等に処理される。
例I GaAsのアニーリング処理か改良された。
今まで、600℃より高い温度でのアニーリングの間は
、GaAs表面の分解及び化学量論的変化を防ぐために
、アニール・ステップの間GaAsウエハをSi3N,
で密封するか又は粉末にされたGa A sを含む必要
があった。
しかしながら、アニールの間にAsの損失か存在する。
本発明の例では、Asの過剰の圧力は、装置38(第1
図)内の 4GaAsウエハ58近くに設けられたIn
Asウエハ50の分解により供給される。
所定の温度では、InAsのAs圧力はGaAsのAs
圧力よりもはるかに大きい。
これ故に、両者がほとんど密封された系内に存在する時
には、Asの蒸気圧はInAsの分解により供給される
ことになる。
この結果、20分間850℃でアニールした後には、相
のコントラストの顕微鏡検査によって測定したら、Ga
As表面には分解の跡は存在しないことが示された。
例■ 通常のS i 3 N4被覆なしに加熱処理可能なアニ
ーリング方法が、イオン注入されたGaAsに対して開
発された。
Asによる分解圧力は、アニーリング温度ではGaAs
に対するよりもInAs系に対する方がかなり大きい。
GaAsウエハ(第1図のウエハ58及び第2図のウエ
ハの組66.70,γ4及びγ8)が、I n A s
の1片50が存在する限定された容積45(第1及び第
2の両図)で加熱処理される時には、GaAsの分解は
妨げられる。
室温で3 9 0 KeVのエネルギーでSiF+が注
入されたGaAsウエハが、各々850℃及び900℃
において述べた方法でアニールされた。
D= 5 × 1 013S i/cm’の注入量に対
して、実効キャリャ密度及びホール移動度に対して以下
の値が得られた。
(1)850℃のアニール、 Ns−eff=2.5×1013et/cm’、μef
f=1890cm’/Vs、 ここでNs−effは、注入されアニールされた領域に
おける実効電子濃度であり、μeffは、注入されアニ
ールされた領域における実効電子移動である。
(2)900℃のアニール、 N s−eff= 2.7× 1 013el /cm
’,μef f =2 5 3 0cm’/Vs,上記
(1)及び(2)のこれらの値は、Si3N4キャンプ
を用いた先行技術の文献に報告されたものと良く比較さ
れる。
GaAsは次の反応に従って熱的に分解する。
GaAs ( 固体)→G a 液体+y4AS4蒸気
次の関係になった時、止まる。
〔C液体Ga 蒸気A8,〕%≧K1〔T〕Ga
Asが制限のない系に存在するなら、Asの蒸気は逃げ
てしまい、分解は無制限に続くことになり、物質の損失
並びに表面の質及び化学量論の低下を生じる。
しかしながら、もし1:nAsがGaAsにきわめて接
近して設けられるなら、次の反応に従って分解すること
になる。
InAs固体→In液体+%As4 次の時、分解は止まる。
C C In ) (As+ )%≧K2〔T〕全ての
Tに対して次の関係に注意されたい。
K2[T)>Kl (T) そしてそれ故に( P As ,l ( InAsか
ら)〉C PAs4)( GaAsから) GaAsOAsの蒸気圧は、0 <. 、<−,として
InAsの構成をGa1−XInXAsへ変えることに
より、又はGaAsに対するInAs源の温度を変える
ことにより、変えられ得る。
第3図は、ケルビン(絶対)温度の逆数の関係として、
InAs又はGaAsの3つの相の平衡状態におけるA
sの蒸気圧を示す、計算された値のグラフである。
GaAs内に注入された■族の元素については位置の選
択それ故にドーピング型か、砒素の蒸気圧の関数となる
砒素及びガリウムの空所のショットキ平衡により、アニ
ーリングの間制御される。
これは、定量的には次のように表わされる。
ND/NA=KCPA8 〕1A ここで、NDは、ガリウム(ドナー)の原子位置におけ
る■族元素の濃度であり、NAは砒素(アクセプタ)原
子位置における■族元素の濃度である。
これ故に、アニールの間におけるAsの圧力の賢明な選
択により、n又はPの型の導電性のどちらかが得られる
本発明の第1の態様は、2以上の構成成分の第2の■−
V族の半導体の存在中で、2以上の構成成分のイオン注
入された第10m−V族の半導体をアニールする方法を
含む。
この方法においては、上記第2の■−V族半導体は上記
第10■一V族半導体よりも高い解離圧力を有する。
本発明の第2乃至第5の態様は、以下を含む。
即ち、(2)上記第1の■一■族半導体がGaAsであ
り、上記第2の■−v族半導体がInAsである第1の
態様の方法、(3)上記アニーリングかほぼ800℃乃
至900℃の温度範囲内で行なわれる第2の態様の方法
、(4)上記おおよその温度範囲が840℃乃至900
℃である第3の態様の方法、(5)上記注入されるイオ
ンがSiである第1の態様の方法。
本発明の第6の態様は、上記第20■一v族半導体の解
離圧力が、上記第1の半導体中で置換的な■族の型の注
入元素の原子位置の選択を決めるように、制御される第
1の態様の方法を含む。
本発明の第7乃至第10の態様は、以下を含む。
即ち、(7)上記選択される位置が■族の位置である第
4の態様の方法、(8)上記■族の位置がGaの位置で
ある第5の態様の方法、(9)上記選択される位置がV
族の位置である第4の態様の方法、(10)上記V族の
位置がAsの位置である第9の態様の方法本発明の第1
1の態様は、アニーリングの温度サイクルの間、GaA
sの注入された表面に近接して固定のInAsを設ける
ことにより、イオン注入されたGaAsをアニーする方
法を含む。
本発明の第12及び第13の態様は、以下を含む。
即ち、α2アニーリング温度がほぼ800℃乃至900
℃の範囲である第11の態様の方法、(13)おおよそ
の温度範囲が840℃乃至900℃である第42の態様
の方法。
本発明の第14の態様は、上記近接がきわめて接近して
いる第11の態様の方法を含む。
本発明の第15の態様は、最も揮発性の構成成分が過剰
な状況で多数元素の金属間化合物の半導体物質を加熱す
ることにより、上記物質のアニールの間熱分解を減少さ
せ化学量論を保持するための方法を含む。
本発明の第16乃至第19の態様は、以下を含む。
即ち、(16)上記金属間化合物の半導体物質が表面に
Siが注入されたGaAsウエハを含み、上記状況が過
剰のAsを有する第15の態様の方法、(17)上記過
剰のAsが上記GaAs ウエハの近くのInAs片か
ら得られる第16の態様の方法、(18)上記加熱がほ
ぼ800℃乃至900℃の温度範囲である第17の態様
の方法、(19)上記おおよその温度範囲が840℃乃
至900℃である第18の態様の方法。
【図面の簡単な説明】
第1図は、イオン注入されたGaAs試料がハウジング
内でInAsの1片を設けてアニールされる装置の断面
図を示す。 第2図は、InAsを設けてイオン注入された幾つかの
GaAs試科をアニールするために用いられる第1図と
同じハウジングを示す。 第3図は、ケルビン(絶対)温度の逆数の関数としてI
nAs又はGaAsの3つの相の平衡状態におけるAs
の蒸気圧を示す計算された値のグラフである。 5 0・・I nAs片、58,66,70,74,7
8・・・・・・GaAs試科。

Claims (1)

  1. 【特許請求の範囲】 1 アニーリング温度で蒸発する構成成分を有する第1
    の金属間化合物を、前記構成成分を有し前記アニーリン
    グ温度で前記第1の金属間化合物よりも前記構成成分に
    ついて高い解離圧を有する第2の金属間化合物の存在下
    で、アニールすることを特徴とするアニーリング方法。 2 前記第1の金属間化合物が、イオン注入されたもの
    である、特許請求の範囲第1項記載のアニーリング方法
    。 3 前記第1及び第2の金属間化合物が、■−V族半導
    体である、特許請求の範囲第1項又は第2項記載のアニ
    ニリング方法。
JP56038072A 1980-04-23 1981-03-18 アニ−リング方法 Expired JPS586300B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/142,916 US4312681A (en) 1980-04-23 1980-04-23 Annealing of ion implanted III-V compounds in the presence of another III-V
US142916 1980-04-23

Publications (2)

Publication Number Publication Date
JPS56158433A JPS56158433A (en) 1981-12-07
JPS586300B2 true JPS586300B2 (ja) 1983-02-03

Family

ID=22501793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56038072A Expired JPS586300B2 (ja) 1980-04-23 1981-03-18 アニ−リング方法

Country Status (5)

Country Link
US (1) US4312681A (ja)
EP (1) EP0038915B1 (ja)
JP (1) JPS586300B2 (ja)
CA (1) CA1180256A (ja)
DE (1) DE3163454D1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396437A (en) * 1981-05-04 1983-08-02 Hughes Aircraft Company Selective encapsulation, controlled atmosphere annealing for III-V semiconductor device fabrication
US4601095A (en) * 1981-10-27 1986-07-22 Sumitomo Electric Industries, Ltd. Process for fabricating a Schottky-barrier gate field effect transistor
US4472206A (en) * 1982-11-10 1984-09-18 International Business Machines Corporation Method of activating implanted impurities in broad area compound semiconductors by short time contact annealing
US4494995A (en) * 1983-03-01 1985-01-22 The United States Of America As Represented By The Secretary Of The Navy Dual species ion implantation of ternary compounds based on In-Ga-As
US4544417A (en) * 1983-05-27 1985-10-01 Westinghouse Electric Corp. Transient capless annealing process for the activation of ion implanted compound semiconductors
US4585511A (en) * 1983-07-22 1986-04-29 Cominco Ltd. Method of growing gallium arsenide crystals using boron oxide encapsulant
US4470192A (en) * 1983-08-22 1984-09-11 Rockwell International Corporation Method of selected area doping of compound semiconductors
US4585491A (en) * 1983-09-02 1986-04-29 Xerox Corporation Wavelength tuning of quantum well lasers by thermal annealing
JPS6057923A (ja) * 1983-09-09 1985-04-03 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体結晶の均質化方法
JPS6130030A (ja) * 1984-07-12 1986-02-12 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 多元素半導体のアニ−ル方法
US4708883A (en) * 1984-07-12 1987-11-24 International Business Machines Corporation Annealing process
JPH0750692B2 (ja) * 1984-09-06 1995-05-31 日本電気株式会社 ▲iii▼―▲v▼族化合物半導体の熱処理方法
JPS61199641A (ja) * 1985-02-28 1986-09-04 Oki Electric Ind Co Ltd 化合物半導体素子の製造方法
US4592793A (en) * 1985-03-15 1986-06-03 International Business Machines Corporation Process for diffusing impurities into a semiconductor body vapor phase diffusion of III-V semiconductor substrates
US5248376A (en) * 1985-04-02 1993-09-28 Fujitsu Limited Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same
EP0216285B1 (en) * 1985-09-20 1992-05-13 Sumitomo Electric Industries, Ltd. Method of annealing a compound semiconductor substrate
US4820651A (en) * 1985-11-01 1989-04-11 Gte Laboratories Incorporated Method of treating bodies of III-V compound semiconductor material
US4662060A (en) * 1985-12-13 1987-05-05 Allied Corporation Method of fabricating semiconductor device having low resistance non-alloyed contact layer
US4863877A (en) * 1987-11-13 1989-09-05 Kopin Corporation Ion implantation and annealing of compound semiconductor layers
US4830987A (en) * 1987-11-19 1989-05-16 Texas Instruments Incorporated Contactless annealing process using cover slices
US4898834A (en) * 1988-06-27 1990-02-06 Amber Engineering, Inc. Open-tube, benign-environment annealing method for compound semiconductors
US5162242A (en) * 1989-03-27 1992-11-10 Matsushita Electric Industrial Co., Ltd. Method for annealing compound semiconductor devices
FR2650704B1 (fr) * 1989-08-01 1994-05-06 Thomson Csf Procede de fabrication par epitaxie de couches monocristallines de materiaux a parametres de mailles differents
WO1991011022A1 (en) * 1990-01-10 1991-07-25 Australian Nuclear Science & Technology Organisation Purification of semiconductor material
US5098867A (en) * 1990-11-13 1992-03-24 Samsung Electronics Co., Ltd. Heat treatment for compound semiconductor wafer
JP2560178B2 (ja) * 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
US5837555A (en) * 1996-04-12 1998-11-17 Ast Electronik Apparatus and method for rapid thermal processing
DE19633183A1 (de) * 1996-08-17 1998-02-19 Daimler Benz Ag Halbleiterbauelement mit durch Ionenimplantation eingebrachten Fremdatomen und Verfahren zu dessen Herstellung
JP2006339396A (ja) * 2005-06-02 2006-12-14 Kwansei Gakuin イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
US20060276038A1 (en) * 2005-06-03 2006-12-07 Pun Arthur F Thermal desorption of oxide from surfaces

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3070467A (en) * 1960-03-30 1962-12-25 Bell Telephone Labor Inc Treatment of gallium arsenide
JPS50125669A (ja) * 1974-03-19 1975-10-02
US4174982A (en) * 1977-06-06 1979-11-20 Rockwell International Corporation Capless annealing compound semiconductors
DE2830035C2 (de) * 1977-07-15 1984-05-17 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Verfahren, bei arsenhaltigen Oxidfilmen auf einer Halbleitervorrichtung die Verarmung an Arsen zu verhindern
DE2733146C2 (de) * 1977-07-22 1984-11-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Implantationsverfahren und dessen Verwendung zum Herstellen eines Transistors
US4135952A (en) * 1977-10-03 1979-01-23 Hughes Aircraft Company Process for annealing semiconductor materials

Also Published As

Publication number Publication date
EP0038915A1 (en) 1981-11-04
DE3163454D1 (en) 1984-06-14
US4312681A (en) 1982-01-26
JPS56158433A (en) 1981-12-07
CA1180256A (en) 1985-01-02
EP0038915B1 (en) 1984-05-09

Similar Documents

Publication Publication Date Title
JPS586300B2 (ja) アニ−リング方法
US4784975A (en) Post-oxidation anneal of silicon dioxide
Evans et al. Redistribution of Cr during annealing of 80Se‐implanted GaAs
Edmond Heat Treatment of Gallium Arsenide
US4820651A (en) Method of treating bodies of III-V compound semiconductor material
US4721836A (en) Apparatus for transient annealing of semiconductor samples in a controlled ambient
US3997379A (en) Diffusion of conductivity modifiers into a semiconductor body
Anderson et al. Capless Annealing of Ion‐Implanted Gallium Arsenide by a Melt‐Controlled Ambient Technique
US4135952A (en) Process for annealing semiconductor materials
JPH0480880B2 (ja)
Zilko et al. Auger electron spectroscopy study of Gaas substrate cleaning procedures
Grange et al. Capless annealing of silicon implanted gallium arsenide
JPS627124A (ja) 半導体基板のアニ−ル装置
Biedenbender et al. Chemical Nature of Silicon Nitride‐Indium Phosphide Interface and Rapid Thermal Annealing for InP MISFETs
Sharma Ion implantation into GaAs
JP2679011B2 (ja) 不純物原子の導入方法
Rosenblatt et al. Rapid thermal annealing of Si-implanted GaAs
JPH0132653B2 (ja)
JP2698609B2 (ja) 化合物半導体装置の製造方法
JPS5643735A (en) Manufacture of semiconductor device
JP3098289B2 (ja) GaAs基板の熱処理方法
JPS60239398A (ja) 化合物半導体のアニ−ル法
JPH06295863A (ja) 高抵抗化合物半導体の製造方法
JPS6287499A (ja) 単結晶CdTeの熱処理方法
JPS59136925A (ja) 化合物半導体の熱処理方法