JPS5864843A - デ−タ同期回路 - Google Patents
デ−タ同期回路Info
- Publication number
- JPS5864843A JPS5864843A JP56162838A JP16283881A JPS5864843A JP S5864843 A JPS5864843 A JP S5864843A JP 56162838 A JP56162838 A JP 56162838A JP 16283881 A JP16283881 A JP 16283881A JP S5864843 A JPS5864843 A JP S5864843A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- data
- bit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はｐｃｘｍ号のデー１１Ｗ１肩ｔｌｉ！ｌｊｌ！
に−するものである。
に−するものである。
４１ｍのデータワード婦に１ｗｌ副僅号がつけられたｐ
ｃＭＪｓ号からデータワードな抽出するためのｔａｗＩ
Ｎとして、Ｐ ＣＭ僅号Ｏ’１１．ｌｏｔ ｔ’ｎ４
して信号を填り込むピット同Ｊ＆ｌｉ回路とＰＣＭ僅号
備考同期信号を抽出し、この同期信号とビット同期１１
号とよりデータ同期信号な生成し、ビット同期されて填
り込まれた１ｇ１ｔからデータ同期信号によりデータワ
ードな検出する方法においてビット同期信号の生成およ
び同４１５ｇＩ号の抽出法について先に出献した。
ｃＭＪｓ号からデータワードな抽出するためのｔａｗＩ
Ｎとして、Ｐ ＣＭ僅号Ｏ’１１．ｌｏｔ ｔ’ｎ４
して信号を填り込むピット同Ｊ＆ｌｉ回路とＰＣＭ僅号
備考同期信号を抽出し、この同期信号とビット同期１１
号とよりデータ同期信号な生成し、ビット同期されて填
り込まれた１ｇ１ｔからデータ同期信号によりデータワ
ードな検出する方法においてビット同期信号の生成およ
び同４１５ｇＩ号の抽出法について先に出献した。
このビット同期信号の生成はＰＣＭ偏号中のＩＯ＋から
１１１ま几は＋１１から＋０１への変遷点即ち信号エツ
ジを抽出し、このエツジ備考によりＡ歩式ＩＷ１期ｌ路
の位相同期を図りビット同期信号の生成を行なう頗に、
ジッターやドロップアウト等により生じた誤ったタイを
ングのエツジを除去する方法に関するものでるる。
１１１ま几は＋１１から＋０１への変遷点即ち信号エツ
ジを抽出し、このエツジ備考によりＡ歩式ＩＷ１期ｌ路
の位相同期を図りビット同期信号の生成を行なう頗に、
ジッターやドロップアウト等により生じた誤ったタイを
ングのエツジを除去する方法に関するものでるる。
この誤ったタイミングのエツジを検出する手法として、
信号のエツジ間隔ｔシ７トレジスＩ−を用いたパターン
の一致検出！、Ｉｔは計数１路によるクロックパルスの
計数により行ない信号フォーマット上＃Ｖ−６されたエ
ツジ間隔の信号エツジを位４＠同期用エツジとして用い
る方法がある。この方式により、上記ジッターやドロッ
プアウト等によるデータワードの取り込み譲りが減少し
几。
信号のエツジ間隔ｔシ７トレジスＩ−を用いたパターン
の一致検出！、Ｉｔは計数１路によるクロックパルスの
計数により行ない信号フォーマット上＃Ｖ−６されたエ
ツジ間隔の信号エツジを位４＠同期用エツジとして用い
る方法がある。この方式により、上記ジッターやドロッ
プアウト等によるデータワードの取り込み譲りが減少し
几。
しかし、一方間Ｊｌ＆８信号の抽出舵力が低下した。
即ち、デーＩＯビット同期は１ｇ号中の正しいパターン
のエツジにより位相”同期させたビット同期パルス生成
方式が有効であるが、同期１号抽出には全ての信号エツ
ジによる抽出が有効である。
のエツジにより位相”同期させたビット同期パルス生成
方式が有効であるが、同期１号抽出には全ての信号エツ
ジによる抽出が有効である。
本発明の目的は、上−した従来技術の欠点衾なくし、同
期信号の抽出舵力な同上させたデータ同期回路を提供す
るにある。
期信号の抽出舵力な同上させたデータ同期回路を提供す
るにある。
この次め本発明は、１喝期ｇ！ｉ号ノ櫂ターンの抽出１
５１１１ｓとデータ同期−路とｔ分備し、画−路が夫々
適した方式とすることにより同Ａｌｌ備考ノ＜ｐ−ンの
抽出ａ力ｇよびデータ同期回路の抽出総力の向上を図り
たものである。
５１１１ｓとデータ同期−路とｔ分備し、画−路が夫々
適した方式とすることにより同Ａｌｌ備考ノ＜ｐ−ンの
抽出ａ力ｇよびデータ同期回路の抽出総力の向上を図り
たものである。
本発明１に：説明するにあ九つ、コン７（クトディスク
（以下Ｃ１）と称す）方式のディジタル・オーディオ・
ディスクプレーヤに用い友場会の具体的な一夷趨ガによ
りｄ明する。
（以下Ｃ１）と称す）方式のディジタル・オーディオ・
ディスクプレーヤに用い友場会の具体的な一夷趨ガによ
りｄ明する。
先ずＣＤ方式のｐＣＭｆｌ生１ａ１号フォーマットの構
成真をｄｌ−に示す。以下同一に従って説明する。
成真をｄｌ−に示す。以下同一に従って説明する。
第１図（ｇ）は再生信号パターンの構成を示す波形−で
図中の数字はビット数ｔ＃表わす。同図（Ａ）はビット
同期信号、（Ｃ）は抽出したフレーム同Ｊ＆ａｍ号例、
（ｄ）はシンボル同期パルス（以下データ同期パルスと
称する）を示す。
図中の数字はビット数ｔ＃表わす。同図（Ａ）はビット
同期信号、（Ｃ）は抽出したフレーム同Ｊ＆ａｍ号例、
（ｄ）はシンボル同期パルス（以下データ同期パルスと
称する）を示す。
ここで（？）は２４ビツトで構成されるフレームｌｌ！
１期信号パターン中先の２２ビツトで７レ一ム同助信号
パターンを判定した場曾の抽出例であり、他に先０１１
ビットと１フレーム値の７レ一ム同期僅号パターン抽ｌ
１１１ＩＩ来からのタイミングゲートからフレーム１１
４ＡＩＪ信号パターンを判定し、後のｎＴの中央に同ｇ
（１号出力のタイ建ングな設定し、フレームＩ＃ｌＩＡ
備考パターンが正しく抽出されなかり＊ｍ甘の補光１１
号も亦同−ＩイＺングになるようにする事により、補充
信号のタインングマージンｔ−拡げる方式もある。この
場合のデータ同期パルス生成の基準タイ電ングは抽出さ
れたフレーム＋ｄＪ期信号パルスから最初のエツジを用
いる事により上ｍｌタインングＴ−ノンは±５ｊｒまで
拡げられる。
１期信号パターン中先の２２ビツトで７レ一ム同助信号
パターンを判定した場曾の抽出例であり、他に先０１１
ビットと１フレーム値の７レ一ム同期僅号パターン抽ｌ
１１１ＩＩ来からのタイミングゲートからフレーム１１
４ＡＩＪ信号パターンを判定し、後のｎＴの中央に同ｇ
（１号出力のタイ建ングな設定し、フレームＩ＃ｌＩＡ
備考パターンが正しく抽出されなかり＊ｍ甘の補光１１
号も亦同−ＩイＺングになるようにする事により、補充
信号のタインングマージンｔ−拡げる方式もある。この
場合のデータ同期パルス生成の基準タイ電ングは抽出さ
れたフレーム＋ｄＪ期信号パルスから最初のエツジを用
いる事により上ｍｌタインングＴ−ノンは±５ｊｒまで
拡げられる。
先ず上記方式の場曾、１フレームは５８８ビツトで構成
される。この１フレームは２４ビツトの７レ一ム同期僅
号と１４ビツトで４成されるコ／トａ−ルディスプレイ
シンボル１シンボルとデータシンボル２４シンボルとノ
（リクイシンボル８シンボルの合計５Ｓシンボルと３ビ
ツトで構成されるマージンビット３４個で４１１成され
て−する。
される。この１フレームは２４ビツトの７レ一ム同期僅
号と１４ビツトで４成されるコ／トａ−ルディスプレイ
シンボル１シンボルとデータシンボル２４シンボルとノ
（リクイシンボル８シンボルの合計５Ｓシンボルと３ビ
ツトで構成されるマージンビット３４個で４１１成され
て−する。
ここで各シンボルｃ以下データと惇する）を抽出するた
めには、先ず再生信号（１１１１Ｍ９１号と祢する）の
１１−、’Ｏ’に利足するためのビット同期信号を生成
し、鴎方ｌＩｆＩＥＦＭ９１号より１Ｎ＠刷信号を抽出
し、この抽出された同４Ｂ１１１号とビット１信号期傭
号または同Ｍｉ′Ｎ号とビット同期１ｇ号とＥＩ’Ｍ儂
号とよりデータ同Ｍノ（ルスを生成する。例えば蕗１図
（ｅ）のフレーム同ｉＪＡ偏号より１Ｗ１ｄ（Ａ）のビ
ット備考で久のビット同期偏号力１ら１７１Ｉｉ６のビ
ットｒｖｊＪ期１号がデータワードの着員ビットのビッ
ト同期信号となる。従りエこのビット１号なデータ同期
ノ（ルスとするφが小米ルスにより４９込んだＩ＃Ｍ＠
号な１ｗＩ副化し℃データワードり込む。
めには、先ず再生信号（１１１１Ｍ９１号と祢する）の
１１−、’Ｏ’に利足するためのビット同期信号を生成
し、鴎方ｌＩｆＩＥＦＭ９１号より１Ｎ＠刷信号を抽出
し、この抽出された同４Ｂ１１１号とビット１信号期傭
号または同Ｍｉ′Ｎ号とビット同期１ｇ号とＥＩ’Ｍ儂
号とよりデータ同Ｍノ（ルスを生成する。例えば蕗１図
（ｅ）のフレーム同ｉＪＡ偏号より１Ｗ１ｄ（Ａ）のビ
ット備考で久のビット同期偏号力１ら１７１Ｉｉ６のビ
ットｒｖｊＪ期１号がデータワードの着員ビットのビッ
ト同期信号となる。従りエこのビット１号なデータ同期
ノ（ルスとするφが小米ルスにより４９込んだＩ＃Ｍ＠
号な１ｗＩ副化し℃データワードり込む。
、ｄｉ Ｚ ｖｉＡＫ！来例のデータ同期ｌ路の一夷１
内のブロック構成を示す、以下図に従って動作を七−明
する。ＥＦＭ僅号備考りビット同期パルス発生１ｇＩＩ
ｊｓ１によりビット同期パルス７な発生する。このビッ
ト同期パルスによりＥＦＭ傅号６の’１’ ＊ ’ｏ’
ｔ’刊足しシフトレジスタ５に一次取り込ひ。このシ
フトレジス−の成畝は少なくともデーター曙のａｊＪＪ
ｔビット砿または同期信号の抽ａｓＫ＊する構成ビット
数のいずれか多い万のビット畝とする。ＥＦＭｑ１号６
より同藺信号情出パルス発ｇ：回路１２で同萌愼号璃出
パルス１５を発生し、 ＥＦＭ彊号６と同期１Ｅ号抽出
パルス１ｓとにより１司藺’ｄ号膚出−路４で１１瑚信
号を検出し、同期パルス８を生成する。この同期パルス
８とビット同）４７４．−＜ルス７とＥＦＭ＊−１ｊ６
とよりデー＄１１ｉＪ４８パルス４生ｄＪ２よりデータ
同期パルス１１を発生する。
内のブロック構成を示す、以下図に従って動作を七−明
する。ＥＦＭ僅号備考りビット同期パルス発生１ｇＩＩ
ｊｓ１によりビット同期パルス７な発生する。このビッ
ト同期パルスによりＥＦＭ傅号６の’１’ ＊ ’ｏ’
ｔ’刊足しシフトレジスタ５に一次取り込ひ。このシ
フトレジス−の成畝は少なくともデーター曙のａｊＪＪ
ｔビット砿または同期信号の抽ａｓＫ＊する構成ビット
数のいずれか多い万のビット畝とする。ＥＦＭｑ１号６
より同藺信号情出パルス発ｇ：回路１２で同萌愼号璃出
パルス１５を発生し、 ＥＦＭ彊号６と同期１Ｅ号抽出
パルス１ｓとにより１司藺’ｄ号膚出−路４で１１瑚信
号を検出し、同期パルス８を生成する。この同期パルス
８とビット同）４７４．−＜ルス７とＥＦＭ＊−１ｊ６
とよりデー＄１１ｉＪ４８パルス４生ｄＪ２よりデータ
同期パルス１１を発生する。
データラッチｄ路５ではシフトレジスタ１列出力９％−
データ同期パルス１１で球り込みラッチ出力１０ｔ−優
る。ここでビット同期パルス発生−４１でｔｔｊ！’／
＆信号６０’Ｑ’から９１′または甲から１０１への変
化点即ちエツジを抽めし、同エツジにより位相同期を図
りビット＋１１ＡＩＪパルス７を生成する。ここで位相
同期化法としてはｐＬＬを用いた方法と一歩式同期−路
による方法尋がある。一方１１ＦＪＩ信号６のドａッグ
ｒクト、−音８よびジ１夕４によりＡり危エツジによる
位４ｇ同期誤りを防止する丸め、正しいエツジな抽出し
て用いる方法等がある。
データ同期パルス１１で球り込みラッチ出力１０ｔ−優
る。ここでビット同期パルス発生−４１でｔｔｊ！’／
＆信号６０’Ｑ’から９１′または甲から１０１への変
化点即ちエツジを抽めし、同エツジにより位相同期を図
りビット＋１１ＡＩＪパルス７を生成する。ここで位相
同期化法としてはｐＬＬを用いた方法と一歩式同期−路
による方法尋がある。一方１１ＦＪＩ信号６のドａッグ
ｒクト、−音８よびジ１夕４によりＡり危エツジによる
位４ｇ同期誤りを防止する丸め、正しいエツジな抽出し
て用いる方法等がある。
先の＠嘴ではフレーム同期（１１号の検出には、ピッ）
ｌＩＩＩＪ１ｍパルスを用いて７レーム１４ ＩＪＡ’
ｒＭ ’！バーーン七憤出している、この方法の場曾、
フレーム同期信号の前でジッター中ドａツプア９トによ
り信号パターンが劣化し、正しいノ（ターンとして検出
されないため位相同期用エツジが峨れなかり九場会ビッ
トｌＩ！１期）（ルスＯタイ建ングがズしてしまい同期
信号）くターフの検出が−り易くなる。このためｌＮ１
勘信号パターンの慣ａＳにおいてはフレームｌ１１１Ｍ
４Ｈ号以外の乱れが影響しない全ての信号エツジを位相
同一’ｋＪる手法や。
ｌＩＩＩＪ１ｍパルスを用いて７レーム１４ ＩＪＡ’
ｒＭ ’！バーーン七憤出している、この方法の場曾、
フレーム同期信号の前でジッター中ドａツプア９トによ
り信号パターンが劣化し、正しいノ（ターンとして検出
されないため位相同期用エツジが峨れなかり九場会ビッ
トｌＩ！１期）（ルスＯタイ建ングがズしてしまい同期
信号）くターフの検出が−り易くなる。このためｌＮ１
勘信号パターンの慣ａＳにおいてはフレームｌ１１１Ｍ
４Ｈ号以外の乱れが影響しない全ての信号エツジを位相
同一’ｋＪる手法や。
全ての信号エツジ閲ｌ４ｔ−１ｉｔ数する手法が＃効で
あり、とのａＳ同期＠！号慣出マージンを上げるφがで
きる。
あり、とのａＳ同期＠！号慣出マージンを上げるφがで
きる。
ここで、同Ａ１１（ｉｆ号抽出パルス発生ｄｇ１２およ
び同期備考検出１路４としては、ビット同期パルス発生
−５ｌｌとシフトレジスターＳと同様な＃ｌ或としフレ
ーム＄１ ＃ｌ（１号抽出用フレームパターン−歇−路
をぺけ、ビＦ）ＩｕｊＡＪｊパルス軸生１娼に軸性１娼
相ｌＷｉ藺を偏号全エツジを用いて行なう事により７レ
−Ａ同期１Ｍ号の＠出がａ７Ｈ目であるが、さらに−ｊ
！構成の簡略１ζを図り友１路の一夷１１ｉＨｔｇ５−
にホす。
び同期備考検出１路４としては、ビット同期パルス発生
−５ｌｌとシフトレジスターＳと同様な＃ｌ或としフレ
ーム＄１ ＃ｌ（１号抽出用フレームパターン−歇−路
をぺけ、ビＦ）ＩｕｊＡＪｊパルス軸生１娼に軸性１娼
相ｌＷｉ藺を偏号全エツジを用いて行なう事により７レ
−Ａ同期１Ｍ号の＠出がａ７Ｈ目であるが、さらに−ｊ
！構成の簡略１ζを図り友１路の一夷１１ｉＨｔｇ５−
にホす。
４Ｓ−は同期偏今抽出パルスＡ庄ＪｉＪ４１２Ｍよびデ
ータ同嬌パルス角生−４２（１）史に樺、−な−実ｍｎ
ｖ示す。以下−に従って説明する。
ータ同嬌パルス角生−４２（１）史に樺、−な−実ｍｎ
ｖ示す。以下−に従って説明する。
１１ＦＭ４１１号６ｔ−２段のシフトレジスター１４−
１および１４−２に入力する。このシフトレノスタ１４
−１の出力１８および１４−２の出力なＥ−ＯＲｍ路１
５に入力し同期信号抽出パルス１５ｔ−出力する。
１および１４−２に入力する。このシフトレノスタ１４
−１の出力１８および１４−２の出力なＥ−ＯＲｍ路１
５に入力し同期信号抽出パルス１５ｔ−出力する。
ここで、シフトレジスター１４−１および２は発磯−扇
１４０出力１７をシフトクロックとする。
１４０出力１７をシフトクロックとする。
したがって同期信号抽出パルス１５のパルス−は出力１
７０４４となる。とこで角−一路１６の出力１７の４膚
は例えばＥＩ’Ｍ傭号Ｊ信号期の４の約２ａｔｓ、５ｃ
ｍ定される。
７０４４となる。とこで角−一路１６の出力１７の４膚
は例えばＥＩ’Ｍ傭号Ｊ信号期の４の約２ａｔｓ、５ｃ
ｍ定される。
次にデータ１ｌｉＩＡ８パルス始生−路２においては。
−勘備考抽出パルス１ｓｔ人力し同信号がＩＷｌ蘭留号
か否かな判定する。
か否かな判定する。
この刊だのためには同期信号抽出パルス１ｓの閥−を針
叙し、同一・百号バターノのエツジ＋１！４１１１′・
１１７’）ｇ抽出する几め抽出パルス１３でリセｖ）
Ｌ、ｆｉａ＆Ｊ＃１９ｏりａｙクパルス２０ ｔ’ 計
ＩＸする力９ン１１１ｉ１１ｊＩｉ２１Ｊｋ設け、１川
カウンタ２１の香威出力２２）ｋ’デコーダー２３でデ
コードする。ここでデコーダ２５としては１１１に相当
する時＋ｉ４１の場合はデコード出力２４が１とな・る
ようなデコード−にしておく＊により、ｙ４期１厘号ノ
（ターフ１１ｒが検出される。このデコード出力２４を
抽出パルス１ｓにより同期パターン慣出鄭２５に４Ｌつ
込み、１１７’が２一連続して検出された場合、同期構
出出力２６を出力する。この出力２４とＥＦＭ信号とビ
ット同期信号よりデータ同期パルス１１＠ｆｉ出する。
叙し、同一・百号バターノのエツジ＋１！４１１１′・
１１７’）ｇ抽出する几め抽出パルス１３でリセｖ）
Ｌ、ｆｉａ＆Ｊ＃１９ｏりａｙクパルス２０ ｔ’ 計
ＩＸする力９ン１１１ｉ１１ｊＩｉ２１Ｊｋ設け、１川
カウンタ２１の香威出力２２）ｋ’デコーダー２３でデ
コードする。ここでデコーダ２５としては１１１に相当
する時＋ｉ４１の場合はデコード出力２４が１とな・る
ようなデコード−にしておく＊により、ｙ４期１厘号ノ
（ターフ１１ｒが検出される。このデコード出力２４を
抽出パルス１ｓにより同期パターン慣出鄭２５に４Ｌつ
込み、１１７’が２一連続して検出された場合、同期構
出出力２６を出力する。この出力２４とＥＦＭ信号とビ
ット同期信号よりデータ同期パルス１１＠ｆｉ出する。
蕗４図はビット同期パルス発生−路１とシフトレジスタ
ー３とデータラッチ５の東に峠細な一実ｍ例を示す。以
下−に従って説明する。
ー３とデータラッチ５の東に峠細な一実ｍ例を示す。以
下−に従って説明する。
ＥＦＭ１ｇ号６ｆ２段シフトレジスタ２１３ 、２９に
入力し、このシフトレジスタ出力５１．Ｓ２’４１工ツ
ジ憤ａｉＬｇ１路５０に人力しエツジ出力５６を生成す
る。ここでエツジ４ｊＲ出ｕｊＪ路５０としてはシフト
レジスタ出力３１ 、５２ ｋ入力とし７ｔＥ−ＯＲゲ
ートで構成される。
入力し、このシフトレジスタ出力５１．Ｓ２’４１工ツ
ジ憤ａｉＬｇ１路５０に人力しエツジ出力５６を生成す
る。ここでエツジ４ｊＲ出ｕｊＪ路５０としてはシフト
レジスタ出力３１ 、５２ ｋ入力とし７ｔＥ−ＯＲゲ
ートで構成される。
このエツジ出力５８を人力とし位相同期−路５４により
ビットｌＷ１期パルス７を生成する。ここで位相同期−
Ｉｌ！５４としてはタンク＆ｇ回路、ｐＬＬｄＪｓ、ｅ
Ｊ４歩式同期ｄｊｌａ等が用いられる。例えば−歩式１
１！１ＡＩｌｄ路を用いた場合、エツジ出力５８から正
しいエツジ出力ｔ−債出し、１４抽出エツジにより角−
ＩＪａｌ路５５の出力りロック３５ ｔ−用い几−歩式
同期を行なう、シフトレジスタ２８ 、２９のり７トク
ーツクにも出力りａツク５５ｔ−用いる。
ビットｌＷ１期パルス７を生成する。ここで位相同期−
Ｉｌ！５４としてはタンク＆ｇ回路、ｐＬＬｄＪｓ、ｅ
Ｊ４歩式同期ｄｊｌａ等が用いられる。例えば−歩式１
１！１ＡＩｌｄ路を用いた場合、エツジ出力５８から正
しいエツジ出力ｔ−債出し、１４抽出エツジにより角−
ＩＪａｌ路５５の出力りロック３５ ｔ−用い几−歩式
同期を行なう、シフトレジスタ２８ 、２９のり７トク
ーツクにも出力りａツク５５ｔ−用いる。
以上のようにして生成したビット同期パルス７をシフト
レジスタｓ６のシフトクロックとしてＥＦＭ僅号備考城
り込む。ここでシ７トレジス１５６（Ｄ成畝は例えば１
ｉｌｉのビット数に等しく１４段とする。このり７トレ
ジス１１り＃出力９ｔ−データ２Ｆ ？ ５１ Ｋデー
タＪ１１１ＩＩＪパルス１１により填り込み、直列デー
タを直列データに変供し、１列デーー出力でるるラッチ
出力１０に生成する。ここでデータラッチｓ７０段数は
例えばシフトレジスタの段数に噂しく１４威とする。
レジスタｓ６のシフトクロックとしてＥＦＭ僅号備考城
り込む。ここでシ７トレジス１５６（Ｄ成畝は例えば１
ｉｌｉのビット数に等しく１４段とする。このり７トレ
ジス１１り＃出力９ｔ−データ２Ｆ ？ ５１ Ｋデー
タＪ１１１ＩＩＪパルス１１により填り込み、直列デー
タを直列データに変供し、１列デーー出力でるるラッチ
出力１０に生成する。ここでデータラッチｓ７０段数は
例えばシフトレジスタの段数に噂しく１４威とする。
＄４１１ｉｌｌｌにおいて、シフトレジスター５ではシ
フトレジスタ−５６０入力信号としてｌ ｊＦ Ｍ ＜
１号６ｔ−城り込んでいるが、＊ｍのＣＤ７オーマツト
ではＥＦＭ信号は＃ｔＺＩｇ＠されて紀−されている。
フトレジスタ−５６０入力信号としてｌ ｊＦ Ｍ ＜
１号６ｔ−城り込んでいるが、＊ｍのＣＤ７オーマツト
ではＥＦＭ信号は＃ｔＺＩｇ＠されて紀−されている。
従って再生ＥＩ’Ｍ４号６ｋＮＲＺＩ逆変換し【入力す
る必要がある。この３１！武洟−路としては、Ｈｇ５−
にＳけるシフトレジスター１４−１゜２とＥ−０１４ゲ
ート１５の構成で酸シフトレジスタ１４−１．２４０り
ロックとして４４−シフトレジスター５６のりロック７
と同一のりロックにより行ｒＡ ５１ができる。こｏ４
合１！１号が２りロックシフトする次め、データ同期パ
ルス１１も同じく２りロックシフトする必要がある。
る必要がある。この３１！武洟−路としては、Ｈｇ５−
にＳけるシフトレジスター１４−１゜２とＥ−０１４ゲ
ート１５の構成で酸シフトレジスタ１４−１．２４０り
ロックとして４４−シフトレジスター５６のりロック７
と同一のりロックにより行ｒＡ ５１ができる。こｏ４
合１！１号が２りロックシフトする次め、データ同期パ
ルス１１も同じく２りロックシフトする必要がある。
ｊ１１５ＩＸｊ！Ｉは位相同期−路５４のうち正しいパ
ターンエツジの検出１路な除いた部分のさらに＃−な回
路図を示す。１４ ＠１’−Ｆ ４４ 、５９および４
０はエツジ出力５８によりプリセットされ２人カアンド
グート４２と共に出力クロックパルス５５）ｉｌ’計数
する５ビット針ａｄｄｔ−Ｉｌ或する。この６ビツト針
威關路出力な５人力アンドゲート４３によりデコードし
、デコード出力＠ Ｄ−Ｆ・！４１によりラッチしピッ
） ＋ｗ１期パルス７ｔ−生成する。
ターンエツジの検出１路な除いた部分のさらに＃−な回
路図を示す。１４ ＠１’−Ｆ ４４ 、５９および４
０はエツジ出力５８によりプリセットされ２人カアンド
グート４２と共に出力クロックパルス５５）ｉｌ’計数
する５ビット針ａｄｄｔ−Ｉｌ或する。この６ビツト針
威關路出力な５人力アンドゲート４３によりデコードし
、デコード出力＠ Ｄ−Ｆ・！４１によりラッチしピッ
） ＋ｗ１期パルス７ｔ−生成する。
この＄５図の劇作を４６図のタイ２ングチヤートにより
さらに−ａＫ説明する。ｓ６図（ｇ）は出力りロックパ
ルス５５で同図（＋６）はエツジ出力５８．同図（Ｃ）
はＪ、Ｋ −Ｆ−１４４のｑ出力、＋Ｉｉｉ図（ｄ）
ハＪ＠に＠Ｆ、Ｆ ５９（Ｄ Ｑ出力、１司図（−）は
Ｊ−Ｋ −！・７４０のｑ出力、同図げ）は５人力アン
ドグート４５の出力、同＃Ａ（ｙ）はＤ−Ｆ拳Ｆ４１の
Ｑ出力を表わす。ここで４６１（，６）のエツジ出力５
Ｂはエツジ間１１４が出力りａツクパルス３５０屑期の
１０倍の肖である。また、４６図げ）０５人人力ンドグ
ート４５の出力即ちデコード厘はビット１句期パルス７
の出力タイミングを（１号エツジより出力りａツクパル
ス５５の４りａツク目に設定した場合の例である。４６
図（ｊ）Ｏ＊−は係号ビットレートの１１ＪＩＡの正し
いタイ建ングＯ場ｔｔｌ−示す。
さらに−ａＫ説明する。ｓ６図（ｇ）は出力りロックパ
ルス５５で同図（＋６）はエツジ出力５８．同図（Ｃ）
はＪ、Ｋ −Ｆ−１４４のｑ出力、＋Ｉｉｉ図（ｄ）
ハＪ＠に＠Ｆ、Ｆ ５９（Ｄ Ｑ出力、１司図（−）は
Ｊ−Ｋ −！・７４０のｑ出力、同図げ）は５人力アン
ドグート４５の出力、同＃Ａ（ｙ）はＤ−Ｆ拳Ｆ４１の
Ｑ出力を表わす。ここで４６１（，６）のエツジ出力５
Ｂはエツジ間１１４が出力りａツクパルス３５０屑期の
１０倍の肖である。また、４６図げ）０５人人力ンドグ
ート４５の出力即ちデコード厘はビット１句期パルス７
の出力タイミングを（１号エツジより出力りａツクパル
ス５５の４りａツク目に設定した場合の例である。４６
図（ｊ）Ｏ＊−は係号ビットレートの１１ＪＩＡの正し
いタイ建ングＯ場ｔｔｌ−示す。
Ｎ７図はカクンタｄ＄２１．デコーダ２３および１喝期
パターン検出部２５０１部のさらに−一な一路ａｍｔ−
示す。以下図に従って制作’に’ｄ明する。
パターン検出部２５０１部のさらに−一な一路ａｍｔ−
示す。以下図に従って制作’に’ｄ明する。
Ｊ＠Ｉｒ −Ｆ−１４５、４６および４７は同期備考情
出ノ（ルス１５でプリセットされ２人力アンドグート４
８とにより構成されるり薩ｙクパルス２０を針数する力
９ンターである。こＯカラ／り回路２１の出力ｔ／ｓ人
カ人力ドグート４９で一欽ｔとりＤ−１’＠Ｆ優る。こ
のデコード出力２４でＩＩＩ］崩値号抽備考ルス１５を
ゲートし同４傭号ゲート出力５２を優る。
出ノ（ルス１５でプリセットされ２人力アンドグート４
８とにより構成されるり薩ｙクパルス２０を針数する力
９ンターである。こＯカラ／り回路２１の出力ｔ／ｓ人
カ人力ドグート４９で一欽ｔとりＤ−１’＠Ｆ優る。こ
のデコード出力２４でＩＩＩ］崩値号抽備考ルス１５を
ゲートし同４傭号ゲート出力５２を優る。
以上の前作ｔ’＃Ｇ１１１ｄのタイムチャートによりａ
−する。
−する。
４８図（ｇ）はりＱツクパルス２Ｑ、同一（Ａ）は同期
信号抽出パルス１３ ＃ Ｉｗｉａ ｃｃ） 、 （ｄ
） 、ｔ （ｇ）はＪ−に−１’−Ｆ ４５ 、４６お
よび４７の出カ、同図げ）ｋｔ Ｄ−１＠１５０（Ｄｔ
ＢカＸ１ＪＳデコート出方２４−そして同図（ＪＦ）は
２人力アンドゲート５１の出力ｔ＃貞わ丁。１司ｄ（１
号抽出パルス（−）が虜足の膚舖即ちクーツクパルス２
ｏの８倍のＪ４−で６−）た場合はデコード出力２４と
一淑し２人力アンドグート５１の出力が出る。これＫＲ
して同一（ｊ）の破−の即（ｌｌｌｆｌＩ４Ａｌ１号抽
出パルスＣｊ）の閣−が所にの周期より短いか筐たは歳
い場合で、かりｔ＊”１ｉｔｏｓ期の！１１威債でない
場合には、２人力アンドグート５１により阻止され出力
されｌよい。
信号抽出パルス１３ ＃ Ｉｗｉａ ｃｃ） 、 （ｄ
） 、ｔ （ｇ）はＪ−に−１’−Ｆ ４５ 、４６お
よび４７の出カ、同図げ）ｋｔ Ｄ−１＠１５０（Ｄｔ
ＢカＸ１ＪＳデコート出方２４−そして同図（ＪＦ）は
２人力アンドゲート５１の出力ｔ＃貞わ丁。１司ｄ（１
号抽出パルス（−）が虜足の膚舖即ちクーツクパルス２
ｏの８倍のＪ４−で６−）た場合はデコード出力２４と
一淑し２人力アンドグート５１の出力が出る。これＫＲ
して同一（ｊ）の破−の即（ｌｌｌｆｌＩ４Ａｌ１号抽
出パルスＣｊ）の閣−が所にの周期より短いか筐たは歳
い場合で、かりｔ＊”１ｉｔｏｓ期の！１１威債でない
場合には、２人力アンドグート５１により阻止され出力
されｌよい。
以上ａｔ！＠を間＠１１Ｓするために、デスード瀘ｔり
ｃｒｙクパルｘ２０ｔｔ） ｋＪ ｔｆｌＯＡｉ４Ａと
し丸が、ｃＤ方式のフレー五同期備考パターンはビシト
レー） ７’１２） １ｒ：Ｊ’ｌ” 、 ｔｏ７″ｓ
ヨヒ２７’ツバ／−ンにヨＱ構成されており、同パター
ン沃のデコード瀘に設定する。この几めにはエツジ間隔
が１１ｔとなるｙｔ６．カウンター回路２１は７戚のＪ
・ｒ−Ｆ・Ｆによ？）構成し、デコーダー２３では８８
のデコード−に設定する。さらにこのデコーダー２５の
ｔＩｉ明では醜れなかつたが同一信号抽出マージン１に
拡げるＫはデコード瀘に余裕を設ける事により町−とな
る。さらに４７図および兜８−のタイムチャートによる
説明は、爾４図の位相同期回路Ｓ４にＳいてエツ、／＠
出回Ｊｉｇ３０のエツジ出力３８からこの信号エツジの
うち正しいパターンによるエツジのみを抽出する１ｇＩ
ｊｌｉＳＫ４応用される。
ｃｒｙクパルｘ２０ｔｔ） ｋＪ ｔｆｌＯＡｉ４Ａと
し丸が、ｃＤ方式のフレー五同期備考パターンはビシト
レー） ７’１２） １ｒ：Ｊ’ｌ” 、 ｔｏ７″ｓ
ヨヒ２７’ツバ／−ンにヨＱ構成されており、同パター
ン沃のデコード瀘に設定する。この几めにはエツジ間隔
が１１ｔとなるｙｔ６．カウンター回路２１は７戚のＪ
・ｒ−Ｆ・Ｆによ？）構成し、デコーダー２３では８８
のデコード−に設定する。さらにこのデコーダー２５の
ｔＩｉ明では醜れなかつたが同一信号抽出マージン１に
拡げるＫはデコード瀘に余裕を設ける事により町−とな
る。さらに４７図および兜８−のタイムチャートによる
説明は、爾４図の位相同期回路Ｓ４にＳいてエツ、／＠
出回Ｊｉｇ３０のエツジ出力３８からこの信号エツジの
うち正しいパターンによるエツジのみを抽出する１ｇＩ
ｊｌｉＳＫ４応用される。
このように本発明によれば、同ｌＡ４１１号パターンの
（１１１出は全エツジ係号を用いるために、ビットスト
ローブパルスのように１ｉ相同期のはずれ中引込みに要
する時間等の問題が蕪く１人力信号エツジ毎のパターン
抽出が９些−となりその抽出マージンな拡くとる事がで
き、データ、Ｄ抽出に関しては正し−い信号エツジによ
り生成し次ピットストａ−１パルスにより＋Ｉ号Ｏ’１
’ 、 ’０゜ｔ−ｒ＜走し、データ１４期を図ること
ができる。
（１１１出は全エツジ係号を用いるために、ビットスト
ローブパルスのように１ｉ相同期のはずれ中引込みに要
する時間等の問題が蕪く１人力信号エツジ毎のパターン
抽出が９些−となりその抽出マージンな拡くとる事がで
き、データ、Ｄ抽出に関しては正し−い信号エツジによ
り生成し次ピットストａ−１パルスにより＋Ｉ号Ｏ’１
’ 、 ’０゜ｔ−ｒ＜走し、データ１４期を図ること
ができる。
＄１１ＡはＣＤフォーマットの信号婢成図、薦２図は本
発明Ｃζよるデータ同期回路の一夷４例を示す鑓ａｍ成
図、Ｎ５図はピット同４１路１２Ｓよびｆ−タ同Ｊ＆１
１回Ｍ２０更に−一な一夷厖偶を示す−′Ｉｉａ虜成−
１講４図はピット同一パルス元’ＪＥｋＢＡ １ トシ
フトレジスター５とデータラッチ５０更に−一な一実施
例を示す回路構成口、４５図は位相同期回路の峰輔回路
囚、第６図は位４−同期団路の動作を表わすタイミング
チャート図、４７図はカウンター路とデコーダーｍよび
１司期パターン検出１ｓＯ１１１に一回路図、偏８図は
カウンタ１１ｓとデコーダーＪｊよび同４／＜ターンａ
出部の動作を謹ねすタイイノグチ−ｒ−）図である。 １：ビットｌ？ｒ１期パルス発生ｌ路 ２：データ同期パルス発生口貼 ５：シフトジェネレータ ４：同期偏号横１ｌｆｌ＆１１１路 ５：データラッチ ４：ＥＩ’Ｍｑｉ号 ７：ビツト＋ｗｉＪ＆Ｉパルス ８ ： １１６期パルス ９：シフトレジスタ並列出力 １０：データラッチ出力 １１：データＩＷ１期パルス η４図− 消５図
発明Ｃζよるデータ同期回路の一夷４例を示す鑓ａｍ成
図、Ｎ５図はピット同４１路１２Ｓよびｆ−タ同Ｊ＆１
１回Ｍ２０更に−一な一夷厖偶を示す−′Ｉｉａ虜成−
１講４図はピット同一パルス元’ＪＥｋＢＡ １ トシ
フトレジスター５とデータラッチ５０更に−一な一実施
例を示す回路構成口、４５図は位相同期回路の峰輔回路
囚、第６図は位４−同期団路の動作を表わすタイミング
チャート図、４７図はカウンター路とデコーダーｍよび
１司期パターン検出１ｓＯ１１１に一回路図、偏８図は
カウンタ１１ｓとデコーダーＪｊよび同４／＜ターンａ
出部の動作を謹ねすタイイノグチ−ｒ−）図である。 １：ビットｌ？ｒ１期パルス発生ｌ路 ２：データ同期パルス発生口貼 ５：シフトジェネレータ ４：同期偏号横１ｌｆｌ＆１１１路 ５：データラッチ ４：ＥＩ’Ｍｑｉ号 ７：ビツト＋ｗｉＪ＆Ｉパルス ８ ： １１６期パルス ９：シフトレジスタ並列出力 １０：データラッチ出力 １１：データＩＷ１期パルス η４図− 消５図
Claims (1)
- 【特許請求の範囲】 ｔ １！１数のデータワード毎にフレーム同期信号が設
けられ九ＰＣＭ偏号からデータワードな抽出するＰＣＭ
僅号再生装置ＯＰＣＭｍ号の’１’ｅ’Ｌｌ’ ｔ’判
定して信号を城９込み、ｐｃｘ傷号に含まれた同期信号
を抽出しデータ同期信号を生成し、取り込まれたＰＣＭ
信号からデータ同期信号によりデータワードを抽出する
一路において、入力ＰＣＭ信号とマスターフミックパル
スより入力ＰＣＭ偏１Ｏ’？’。 ’ｏ’ ｔ’判定してデータな電り込むためのビット同
期信号を生成する４１のピット同期ノ（ルス生成−路と
、入力ＰＣＭ信号とマスターフミックパルスよりフレー
ム同期信号を抽出するためのビット同期信号を生成する
薦２のピッ）ｌｉｉ期パルス生成１ｇｌ路と、入力ＰＣ
Ｍ１に号と鎮ｓ２０ビット同期パルス生成−路で生成さ
れるビット同期信号とよりフレーム同期・１ｇ号ｔ−抽
出するフレーム同Ｍ １８号抽出回路と、入力ｐｃｘ’
ｒｉｓ＋と該Ｊｇ１のピッ）ｉｌｌＪｇパルス生Ｒ回路
生産回路れるビット同期信号と該フレームｕｙｌＪ＆１
信号ｆ１１ｔ１１回路で生成されるフレーム同期傷°号
よりデータ同期パルスｔ−生成するデータＩＷｌ肩パル
ス生成−路と、人力ＰＣＭ信号と＊４１のビット生成回
路で生成されるビットｌＷ１期偏号とデータ同期パルス
よりデータワードを抽出するデータワード抽出回路を具
−することを籍徽とするデータ同４回扇。 ２．１１１記値第１のピット同期回路におけるビットＩ
ＷＪＡ８用位相同１４Ａ慣号として入力ＰＣＭ信号中の
正しい信号パターンのエツジ信号ン用い一一紀蕗２のビ
ット同期Ｕ路に８けるビット同期７４１位相同Ｍ偏号と
して入力ＰＣＭ信号中の盆エツ：）１５号ｔ−用いる特
許請求の範囲鋪１項一一のデータ同期回路。 五 曲紀データワード抽出Ｌｇｌ路を、入力ＰＣＭ１！
ｒ号を鎮４１のピット１−萌パルス生成ａ路により庄或
されたビット同期信号にシ９少なくともデータワードビ
ット畝に相当するＩＲ鑓のシフトレジスー−に覗り込み
、該シフトレジスター各段の出力をデータ同期ノ１ルス
によりデータラッチにラッチする一路とし、鎮７レー＾
同−儂号抽出回路な、入力ｐＣＭｇ号中の全エツジ偏着
によりリセットしマスターフミッタな針数する計ａ−路
と％鎮計ａ−路の各段の出力値が７し一ム同期偏号＋＋
４４と尋しくなった事で検出するデコード−路とにより
構成したｑ＃ｌ！ＦＩｔ１１求Ｏ輔−４１項紀或のデー
タ１４期回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162838A JPS5864843A (ja) | 1981-10-14 | 1981-10-14 | デ−タ同期回路 |
| US06/422,190 US4611335A (en) | 1981-09-30 | 1982-09-23 | Digital data synchronizing circuit |
| GB08227465A GB2109203B (en) | 1981-09-30 | 1982-09-27 | Digital data synchronizing circuit |
| DE19823236311 DE3236311A1 (de) | 1981-09-30 | 1982-09-30 | Datensynchronisierer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162838A JPS5864843A (ja) | 1981-10-14 | 1981-10-14 | デ−タ同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5864843A true JPS5864843A (ja) | 1983-04-18 |
| JPH0343814B2 JPH0343814B2 (ja) | 1991-07-03 |
Family
ID=15762200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56162838A Granted JPS5864843A (ja) | 1981-09-30 | 1981-10-14 | デ−タ同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5864843A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4520373A (en) * | 1979-04-02 | 1985-05-28 | Canon Kabushiki Kaisha | Droplet generating method and apparatus therefor |
| US9777668B2 (en) | 2011-12-30 | 2017-10-03 | Componenta Finland Oy | Piston for large sized internal combustion engine |
-
1981
- 1981-10-14 JP JP56162838A patent/JPS5864843A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4520373A (en) * | 1979-04-02 | 1985-05-28 | Canon Kabushiki Kaisha | Droplet generating method and apparatus therefor |
| US9777668B2 (en) | 2011-12-30 | 2017-10-03 | Componenta Finland Oy | Piston for large sized internal combustion engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0343814B2 (ja) | 1991-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226103B2 (ja) | ||
| JPH02112793A (ja) | 日付と時刻の補正のための方法ならびに装置 | |
| US4611335A (en) | Digital data synchronizing circuit | |
| MX170369B (es) | Metodo para mantener estandarizadas las pulsaciones de datos de lectura | |
| JPH0766630B2 (ja) | 情報記憶装置 | |
| JPS6215946B2 (ja) | ||
| JPS60206283A (ja) | ビデオフオ−マツトデ−タ同期回路 | |
| JPS62274948A (ja) | フレーム同期装置 | |
| CA2110603C (en) | Horizontal line counter insensitive to large phase shifts of video | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JP2584307B2 (ja) | 表示位置自動調整方式 | |
| JPS58161111A (ja) | デ−タ記録再生装置 | |
| JPS59204337A (ja) | フレ−ム同期方法 | |
| JPS62147832A (ja) | フレ−ム同期方法 | |
| KR950007306B1 (ko) | 디지탈 데이타 재생장치의 동기 검출회로 | |
| JP2617538B2 (ja) | フレーム同期回路 | |
| JPH0343814B2 (ja) | ||
| JPH0234555B2 (ja) | ||
| SU1529284A1 (ru) | Устройство дл цикловой синхронизации цифрового видеомагнитофона | |
| JPS58169313A (ja) | 同期保護回路 | |
| JPS63183661A (ja) | Ｐｃｍ信号デコ−ド装置 | |
| JPH0444872B2 (ja) | ||
| JPH03179949A (ja) | 同期装置 | |
| JPS60245334A (ja) | デジタル信号再生装置 | |
| JPH0397375A (ja) | 同期情報補正回路 |