JPH0397375A - 同期情報補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ信号がドロップアウト等により欠落し
た場合、欠落した同期情報を補正する同期情報補正回路
に関する。

〔従来の技術〕

テレビジョン受像機、磁気録画再生装置（以下ＶＴＲと
略す）等のビデオ信号処理装置では、ビデオ信号に含ま
れる同期情報をもとに信号処理を行なっている。そのた
め、ビデオ信号から正しく同期情報を分離する必要があ
る。

従来の同期分離回路では、同期情報の分離時に同期分離
誤りが少なくなるような工夫がされており、例えば特開
昭５８−１８７０７８号公報等でその回路が開示されて
いる。

〔発明が解決しようとする課題〕

上記従来技術は、ドロップアウト等によるビデオ信号の
欠落や、ＶＴＲでの再生開始時におけるサーボ系の不安
定動作によるビデオ信号の擾乱等により同期情報が欠落
した場合−、欠落した同期情報を補う方法については配
慮がされておらず、同期情報を用いた信号処理に大きな
擾乱を与えるという問題があった。

本発明の目的は、ドロップアウト等により同期情報が欠
落した場合、この欠落した同期情報を補い、ビデオ信号
に同期して過不足なく所定の同期情報を出力し、同期情
報を用いた信号処理を安定に行なうことができる同期情
報補正回路を提供することにある。

〔課題を解決するための手段〕

本発明は上記目的を達成するために、同期情報の周期性
を利用して、同期情報が欠落した場合には補正同期情報
を出力し、欠落した同期情報を補うようにしたものであ
る。

具体的には、ビデオ信号に含まれる同期情報と同じ周期
のパルス信号を発生する補正同期情報発生回路を設け、
正規の同期情報がビデオ信号より分離された場合には、
分離された正規の同期情報により上記補正同期情報発生
回路をリセットし、同期情報が欠落した場合には、上記
補正同期情報発生回路より出力されるパルス信号を補正
同期情報とすることにまり達或できる０ 〔作用〕 上記補正同期情報発生回路は、ビデオ信号から正規の同
期情報が分離された場合には、正規の同期情報でリセッ
トされ、正規の同期情報に位相同期し且つ正規の同期情
報と同じ周期のパルス信号を発生するよう動作する０従
って、口期情報が欠落した場合ｌこは、上記補正同期情
報発生回路から出力されるパルス信号は、正規の同期情
報と同じ位置に出力されるので、このパルス信号を補正
同期情報として用いることができる。

この結果、ドロップアウト等により正規の同期情報が欠
落しても、欠落した同期情報を補い、ビデオ信号に同期
して過不足なく所定の同期情報を得ることができ、同期
情報を用いた信号処理を誤処理なく安定に行なうことが
できる。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

第１図は本発明の第１の実施例を示す同期情報補正回路
のブロック図である。第２図は第１図に示した同期情報
補正回路の各部の波形図である。

一例として、ドロップアウト等により垂直同期信号が欠
落し、これを補正する場合について説明する。

第１図ｆこおいて、端子１０より入力されたビデオ信号
ＰＢＶ（第２図（ａ））は、！同期分離回路３０に供給
される。同期分離回路３０は、例えば従来より公知の所
定閾値Ｖｒで振幅比較して複合同期信号を分離した後、
低域通過フィルタで垂直同期１ぎ号■Ｓを分離するもの
であって、！同期分離回路５０からは正規の垂直同期信
号ＶＳ（第２図（ｂ））が出力される。この正規の垂直
同期信号ｖＳは、補正同期情報発生回路７０内のＮＯＲ
回路４０の一方の入力端子に供給される。また、ＮＯＲ
回路４０の他方の入力端子には後で述べる信号ＡＰ（第
２図（ｆ））が供給され、ＮＯＲ回路４０からは正規の
垂直同期信号ｖＳと信号ＡＰが論理加算された信号ＣＰ
（第２図（Ｃ））が出力される。この１６号ＣＰは、単
安定マルチバイプレータ５０のトリガ入力端子Ｔ＋。

およびクリア端子ＣＲに供給される０単安定マルチバイ
ブレータ５０は、トリガ入力端子Ｔ＋。に供給された信
号の立上りエッジでトリガされ、出力靖子偽から抵抗九
とコンデンサへの時定数で決まるパルス幅で且つ「旬レ
ベルの信号を出力するよう動作する。また、クリア入力
端子ＣＲに供給された信号が旧レベルのときには、出力
端子Ｑ．から出力される信号を■レベルにするよう動作
する。

従って、正規の垂直同期信号ｖＳが分離された場合、単
安定マルテバイブレータ５０は以下のように動作する。

正規の垂直同期償号■Ｓが分離された場合、単安定マル
チバイプレーク５ロのトリガ入力端子Ｔｏｏ　ｅクリア
端子ＣＲに供給される信号ＣＰ（第２図（ｃ））は、正
規の垂直同期信号■Ｓを極性反転した信号である。この
ため、単安定マルチバイプレータ５０は上記信号ＣＰＳ
こより、正規の垂直同期信号■Ｓの立下りエッジでトリ
ガされ、出力端子もから出力される信号ＣＶＳ（＠２図
（ｄ〉）を「旬レペルにする。第２図（ａ）６こ示すよ
うに、１垂直走査期間をＴＦｅ正規の垂直同期信号幅ｊ
２Ｔｖとすると、単安定マルチパイブレータ５０ソトリ
ガした上記正規の垂直同期信号ｖＳの立下りエッジから
次の正規の垂直同期信号■Ｓの立上りエッジまでの期間
はＴｒ　一Ｔｖである（８ｇ２図（Ｃ））。後述するが
、単安定マルチバイプレータ５０の出力パルス幅はＴＦ
　−　Ｔｖより長く設定されている。このため、単安定
マルチバイブレータ５０は、上記信号ＣＰにより次の正
規の垂直同期信号■Ｓの立上りエッジでクリアされるま
で、出力端子もから出力される信号ＣＶＳ（第２図（ｄ
））をｍレベルに維持し、クリアされると同時に間レベ
ルにするよう動作する。従って、信号ＣｖＳは正規の垂
直同期信号ｖＳと同じ信号となる。

上記信号ＣｖＳは単安定マルチバイブレータ６０のトリ
ガ入力端子Ｔ＋，６こ供給される。単安定マルチバイブ
レータ６０はトリガ入力端子Ｔ＋１　に供給された信号
の立上りエッジでトリガされ、抵抗Ｒ，とコンデンサＣ
．の時定数で決まるパルス幅で，の正極性の信号を出力
端子Ｑ，より出力するよう動作する０従って、正規の垂
直同期信号ｖＳが分離された場合には、トリガ入力端子
Ｔ＋１に供給された信号ＣＶ８！こより、正規の垂直同
期信号ｖＳの立上りエッジに位相同期したパルス幅τ，
の信号ＡＰ（第２図（ｅ））が出力端子Ｑ，から出力さ
れる。なお、パルス幅τ，はτ，＜Ｔｖとなるよう設定
する。

ところで、上記信号ＡＰはＮＯＲ回路４０の他方の入力
端子に供給されるが、正規の垂直同期信号ｖＳが分離さ
れた場合にはτ，＜Ｔｖであるので、上記信号ＡＰは正
規の垂直同期信号ｖＳでゲートされ、ＮＯＲ回路４０か
らの出力信号ＣＰは前述のように正規の垂直同期信号■
Ｓ８極性反転した信号となる０ 以上、正規の垂直同期信号ｖＳが分離された場合には、
単安定マルチバイブレータ５０は上記信号ＣＰにより、
上記トリガおよびクリア動作を繰返すので、上記信号Ｃ
ｖＳは正規の垂直同期信号ｖＳと同じ信号となる。

次に、ドロップアウト等により正規の垂直同期信号■Ｓ
が欠落した場合における単安定マルチバ？プレータ５０
の動作を説明する。

前述しなかったが、単安定マルチバイブレータ５０の出
力パルス幅は、抵抗＆とコンデンサＣ０によりＴＦ一τ
．（　＞　ＴＦ　−　Ｔｖ　）に設定されている０この
ため、単安定マルチバイブレータ５０が上記信号ＣＰに
より正規の垂直同期信号ｖＳの立下りエッジでトリガさ
れた後、次の正規の垂直同期信号ｖＳが欠落した場合に
は、単安定マルチバイブレータ５０の出力靖子もからは
。パルス幅がＴＦ一丁，で且つ■■■レベルの信号ＣＶ
Ｓ（第２図（ｄ））が出力される。そして、単安定マル
チバイプレータ６０は、このパルス幅ＴＦ一τ，の信号
ＣｖＳの立上りエッジでトリガされ、パルス幅τ，の信
号ＡＰ（第２図（ｅ））を出力端子Ｑ，から出力する。

この信号ＡＰは前述のように、ＮＯＲ回路４０で正規の
垂直同期信号■Ｓと論理加算されるが、正規の垂直同期
信号ｖＳが欠落した場合には、上記信号ＡＰＥ極性反転
した信号ＣＰ（第２図（Ｃ））が単安定マルチバイプレ
ータ５０のトリガ入力端子Ｔ＋。．クリア端子ＣＲに供
給される。従って、単安定マルチバイブレータ５０は、
パルス幅がＴＦ一τ，で且つｒＬＪレベルの信号ＣＶＳ
を出力すると同時に、上記パルス幅τ，の信号ＣＰの立
下りエッジでクリアされ、そのτ，後に再び上記信号Ｃ
Ｐの立上りエッジでトリガされるまで、出力端子局０か
ら出力される信号ＣＶＳを「川レベルにする。

以上の説明より明らかなように、正規の垂直同期信号ｖ
Ｓが欠落した場合には、単安定マルチパイプレータ５０
は、上記パルス幅τ，の信号ＣＰにより１垂直走査期間
ＴＦ毎に上記トリガおよびクリア動作を繰返し、正規の
垂直同期信号■Ｓが欠落した位置にパルス幅τ，の補正
垂直同期信号を信号ＣＶＳ（第２図（ｄ））として出力
することができる。

そして、再び正規の垂直同期信号ｖＳが分離されると、
前述のように、正規の垂直同期信号■Ｓを極性反転した
信号ＣＰにより、単安定マルチバイプレータ５０はトリ
ガおよびクリア動作を繰返し、正規の垂直同期信号ＶＳ
と同じ信号を出力端子らから出力する。

この結果、端子２０に供給される単安定マルチバイブレ
ータ５０の出力靖子もからの信号ＣｖＳは、ドロップア
ウト等により正規の垂直同期信号■Ｓが欠落しても、欠
落した垂直同期信号を補った所定の垂直同期信号となり
、垂直同期信号を用いた信号処理システムを誤処理なく
安定に動作させることができる。

次に、本発明の第２の実施例を図面を用いて説明する。

第３図は本発明の第２の実施例を示す同期情報補正回路
のブロック図、第４図はｗｃ′５図に示した同期情報補
正回路の各部の波形図である。なお、第３図は第１図と
一部共通であり、共通部分には同一符号を付しその詳細
説明は省略する。また、第１図の実施例同様、ドロップ
アウト等により垂直同期信号が欠落し、これを補正する
場合について説明する。

第３図において、端子１０より入力されたビデオ信号Ｐ
ＢＶ（第４図（ａ））は、同期分離回路３０６こ供給さ
れ、正規の垂直同期信号ｖＳ（第４図（ｂ））が分離さ
れる。分離された正規の垂直同期信号ｖＳは、補正同期
情報発生回路１７０内の単安定マルチバイブレータ１０
０のトリガ靖子Ｔ小，およびＯＲ回路１１０の一方の入
力端子に供給される。単安定マルチバイブレータ１００
は、トリガ入力端子Ｔ＋，１こ供給された信号の立上り
エッジでトリガされ、抵抗島とコンデンサＣ，の時定数
で決まるパルス幅Ａ丁，の正極性信号を出力端子Ｑ，か
ら出力するよう動作する。従って、単安定マルチバイブ
レータ１００の出力端子Ｑ，からは、正規の垂直同期信
号ＶＳの立上りエツジｌこ位相同期したパルス幅ｊＴｉ
の正極性の信号ＣＬ（第４図（Ｃ））が出力され、ＮＯ
Ｒ回路１２０の一方の入力端子に供給される。

また、ＮＯＲ回路１２０の他方の入力端子には、後で述
べるが正規の垂直同期信号■Ｓが欠落した場合にデコー
ダ１５０から出力されるデコード１百号ＤＰ（第４図（
ｄ））が供給される。ＮＯＲ回路１２０からは、上記信
号ＣＬとデコード信号ＤＰが論理加算され且つ極性反転
されたクリア信号ＣＬＲ（第４図（ｆ））が出力され、
カウンタ１６０のクリア端子ＣＲに供給される。他方、
カウンタ１５０のクロック端子ＣＫには、発振回路１４
０から出力される周波数が一定で且つ連続なクロックＣ
ＬＫ（第４図（ｈ））が供給される。カウンタ１３０は
上記クリア信号ＣＬＲでリセットされ、計数値が初期化
された後、上記クロックＣＬＫの計数を開始し、デコー
ダ１５０にその計数出力ＣＯＰを供給する。デコーダ１
５０は、カウンタ１５０の計数値が所定値になったとき
６こ、パルス幅が一丁，で且つ正極性のデコード信号Ｄ
Ｐ（第４図（ｄ））を出力するよう動作する。ただし、
Ｊｆ雪は上記クロックＣＬＫの１周期の時間である。

以下、カウンタ１５０およびデコーダ１５０の動作を詳
細番こ述べる。

まず、正規の垂直同期信号ｖＳが分離された場合につい
て説明する。

正規の垂直同期信号■Ｓが分離されている場合、カウン
タ１３０のクリア靖子ＣＲには、正規の垂直同期信号■
Ｓの立上りエッジに位相同期したパルス幅ｌτ，の上記
信号ＣＬ（第４図（Ｃ））を極性反転した信号がクリア
信号ＣＬＲ（第４図（ｆ））とじて供給され、カウンタ
１３０はリセットされる。すなわち、カウンタ１３０は
１垂直走査期間（ＴＦ）毎に上記クリア信号ＣＬＨによ
り計数値の初期化を行ない、上記クリア信号ＣＬＲがｒ
ＨＪレペルである期間で上記クロック端子ＣＫに供給さ
れたクロックＣＬＫ％計数する。デコーダ１５０は、カ
ウンタ１３０がＴＦ−ｊ丁，時間６こ相当するクロック
数を計数したとき、上記デコード信号ＤＰを出力するよ
うデコード値が設定されている。正規の垂直同期信号■
Ｓが分離されている場合には、ｌτ，をｌτ，〉Ａτ！
となるよう設定しておけば、第４図（ｆ）に示すように
、カウンタ１５０がクロックＣＬＫの計数を開始してか
らＴＦ−ＪＴ，後には次の正規の垂直同期信号■Ｓの立
上りエッジに位相同期したクリア信号ＣＬＲでリセット
される。このとき、カウンタ１６０はＴＦ−１τ，時間
に相当するクロック数しか計数しないので、カウンタ１
３０の計数値は上記デコーダ１５０の所定のデコード値
（　＝Ｔｐ　−　Ｊ　ｆｔ＞’ｒｒ　一Ａτ１＋”’τ
，〉ノτ，）に達しない。このため、正規の垂直同期信
号ＶＳが分離されている場合には、デコーダ１５０から
はデコード信号ＤＰは出力されず、正規の垂直同期信号
ｖＳがＯＲ回路１１０を介して（第４図Ｑ）の信号ＣＶ
Ｓ）端子２１に供給される０ 次に、ドロップアウト等により、正規の垂直同期侶号■
Ｓが欠落した場合１こおけるカウンタ１３０およびデコ
ーダ１５０の動作を説明する。

正規の垂直同期信号■Ｓが欠落した場合には、カウンタ
１３０が計数動作を開始しＴＦ−Ａτ，時間経過しても
、次の正規の垂直同期信号■Ｓの立上りエッジに位相同
期した上記クリア信号ＣＬＲは存在しないので、カウン
タ１５０は’ｌ’，ｐ−Ｊτ，時間に相当するクロック
数を計数した後も計数動作を継続する。そして、カウン
タ１３０がＴＦ−Ｊτ，時間｛こ相当するクロック数を
計数したとき、デコーダ１５０からパルス幅Ａτ，のデ
コード信号ＤＰ（第４図（ｄ））が出力される。デコー
ド信号ＤＰはＮＯＲ回路１２０で極性反転され、カウン
タ１３０のクリア信号ＣＬＲ（第４図（ｆ））となりカ
ウンタ１５０のクリア端子ＣＲに供給され、カウ／タ１
５０の計数値を初期化する。そして、デコード信号ＤＰ
がｒＬＪレベル（すなわち、クリア信号ＣＬＲがｒＨＪ
レペル）になると、カウンタ１５０は再びクロックＣＬ
Ｋの計数を開始する。従って、正規の垂直同期信号ｖＳ
が欠落した場合には、デコーダ１５０から欠落した垂直
同期信号を補うデコード信号ＤＰが出力され、単安定マ
ルチバイブレータ１６０のトリガ入力端子Ｔ−ｍ　Ｇこ
供給される。単安定マルチバイブレーク１６０は、トリ
ガ入力端子Ｔｉに供給された信号の立下りエッジでトリ
ガされ、抵抗＆とコンデンサＱ＋の時定数で決まるパル
ス幅Ｔｖ−　ｊ　ｆ＋の正極性信号を出力端子Ｑ，から
出力するよう動作する。

このため、単安定マルチバイブレータ１６０の出力端子
ｑからは、上記デコード信号ＤＰの立下りエッジに位相
同期したパルス幅Ｔｖ−Δτ２の信号ＣｖＰ（第４図（
ｅ））が出力される。信号ＣＶＰは第４図（ｅ）に示す
ように、欠落した垂直同期信号を補う信号となり、欠落
した垂直同期信号位置に出力され、ＯＲ回路１１０を介
して靖子２１に供給される。

ところで、正規の垂直同期信号ｖＳが欠落した後、再び
正規の垂直同期信号ｖＳが分離ざれた場合、カウ／タ１
３０は上記パルス幅１　ｒ，のクリア信号ＣＬＲでリセ
ットされた後、Ｉｌｌ，−Δτ２時間に相当するクロッ
ク数を計数したところで、正規の垂直同期信号ＶＳの立
上りエッジに位相同期したパルス幅４τ，のクリア信号
ＣＬＲでリセットされる（第４図（ｆ））。このため、
デコード１５０からはデコード信号ＤＰは出力されず、
カウンタ１３０およぴデコーダ１５０は、再び前述の正
規の垂直同期信号ｖＳが分離された場合の動作をする。

この結果、第４図（ｇ）に示すように、ＯＲ回路１１０
からは、正規の垂直同期信号ｖＳが分離された場合６こ
は正規の垂直同期信号ｖＳが、正規の垂直同期信号■Ｓ
が欠落した場合には上記補正信号ＣｖＰが信号ＣｖＳと
なって出力され、垂直同期信号を用いた信号処理システ
ムを誤処理なく安定に動作させることができる。また、
本実施例では、上記クロックＣＬＫの１クロックの精度
で補正信号ＣｖＰの出力位置を制御できるので、第１図
の実施例よりも正確な位置に欠落補正した垂直同期信号
を出力することができる。

次ｆこ本発明の第５の実施例を図面を用いて説明する。

第５図は本発明のｓｇ３の実施例を示す同期情報補正回
路のブロック図、第６図は第５図に示した同期情報補正
回路の各部の波形図である。なお、第５図は第１図と一
部共通であり、共通部分には同一符号を付しその詳細説
明は省略する。

本実施例は、１垂直走査期間のビデオ信号を複数のトラ
ックに分割して記録するセグメント記録方式ＶＴＲ等で
、垂直同期信号に代えて各セグメントの先頭にセグメン
ト同期信号を挿入した記録信号フォーマットでビデオ信
号を記録再生する場合に、１セグメント期間が各セグメ
ントで異なる場合であっても、ドロップアウト等により
セグメ／ト同期信号が欠落したときには、これを補正す
ることができる同期情報補正回路を示すものである。一
例として、１垂直走査期間のビデオ信号を６つのトラッ
クに分割して記録する３セグメント記録方式ＶＴＲにお
いて、第６図（ａ）に示すように、相異なる２つのセグ
メント期間（　ＴＢ，＊　Ｔａｘ）を有し、隣りあうセ
グメントの期間が互いに異なる記録信号フォーマットで
ビデオ信号を記録再生する場合について説明する。

第５図において、端子１１より入力されたビデオ信号Ｐ
ＢＶ’　（第６図（ａ））は、同期分離回路５ｏに供給
され、正規のセグメント同期信号ＳＳ（第６図（ｄ））
が分離される。分離された正規のセグメント同期信号Ｓ
Ｓは、補正同期情報発生回路２４０内のＮＯＲ回路４０
の一方の入力端子に供給される。また、端子１２からは
、複数のヘッドで再生されたビデオ信号を切換えるタイ
ミングを制御するヘッド切換え信号ＳＷが入力される。

ヘッド切換え信号ＳＷは、複数のヘッドが搭載されたシ
リンダの回転に同期して生成され、第６図〜）に示すよ
うに、正規のセグメ／ト同期信号ＳＳと位相同期した信
号であり、識別信号生成回路２００に供給される。

識別信号生成回路２００からは、第６図（ｅ）に示すタ
イミングになるようにヘクド切換え信号Ｓｗ８所定時間
遅延した信号ＤＳＷが出力され、選択回路２３０の制御
端子Ｃに供給される。第６図（ｃ）より明らかなように
、上記信号ＤＳＷはその極性によって、１セグメント期
間がＴｓ１なるセグメントの先頭ｌこ挿入されたセクメ
ント同期信号と、１セグメント期間がＴ８ｔなるセグメ
ントの先頭に挿入されたセグメント同期信号ヲ識別する
識別信号である。

選択回路２３０は、上記信号ＤＳＷに基づき、僅号ＤＳ
ＷがｒＨＪレベルの場合には出力端子Ｄに入カ端子Ａに
供給された信号を出力し、イぎ号ＤＳＷがｒＬＪレベル
の場合には出力端子Ｄに入力端子Ｂｊこ供給された信号
を出力するよう動作する。

以下、第５図に示した補正同期情報発生回路２４０の動
作を具体的６こ説明する。

まず、正規のセグメント同期信号ｓｓが分離された場合
について説明する。

後述するが、正規のセグメント同期信号ｓｓが分離され
た場合ｉこは、ＮＯＲ回路４ｏからは正規のセグメ／ト
同期信号ＳＳ８極性反転した信号が信号ｃｐ’（第６図
（ｅ））となって出力され、単安定マルチパイプレータ
２１０のトリガ入力端子Ｔ＋４，クリア入力端子ＣＲお
よび単安定マルチバイブレータ２２０のトリガ入力端子
Ｔ＋，，クリア入力端子ＣＲに供給される。単安定マル
テバイブレータ２１０．２２０は、第１図の単安定マル
チバイブレータ５０と全く同様に動作するものであり、
単安定マルチバイブレータ２１０の出力パルス幅はＴ８
ｔ−τ，（τ１は単安定マルチパイプレータ６０の出力
パルス幅で且つτ，＜Ｔｖに設定されている）に、単安
定マルチバイプレータ２２０の出力パルス幅はＴｓマ−
τ，６こ設定されている。いま、＠６図（ｄ）に示すよ
うに第１セグメントの先頭の正規のセグメント同期信号
ＳＳＩが分離されたとすると、単安定マルチバイプレー
タ２１０　，　２２０は、上記信号ＣＰ′により正規の
セグメント同期信号ＳＳ＋の立下りエッジでトリガされ
、それぞれの出力靖子屯．虱から出力される信号ＣＶＳ
Ｉ（第６図（ｆ）），信号ＣＶＳ２　（第６図（ｇ））
は「ＬＪ　Ｖ　ヘ／ｌ／　ｉＣ　ｆｌ　ルｏ　信号ＣＶ
Ｓ　１．　ＣＶＳ　２はそれぞれ選択回路２３０の入力
端子Ａ．Ｂに供給されるが、選択回路２３０は制御端子
Ｃに供給された信号ＤＳＷ（第６図（Ｃ））で前述のよ
うに制御される。このため、第１セグメントの途中で信
号ＤＳＷがｒＨＪレベルになると、選択回路２３０は入
力靖子Ａに供給された信号ＣｖＳ１を出力端子Ｄに出力
するよう動作するので、補正同期情報発生回路２４０は
、ＮＯＲ回路４０．単安定マルチバイプレータ２１０　
．　６０により第１図の補正同期情報発生回路７０と同
様の回路を構或する。そして、第１図の実施例より明ら
かなように、単安定マルチバイプレータ２１０の出力パ
ルス幅をＴｉｔ−τ，に設定したことにより、信号ＤＳ
ＷがｒＨＪレベルの期間では、上記補正同期情報発生回
略２４０は、１セグメント期間がＴ’ｓｔであるセグメ
ントの先頭に挿入されたセグメント同期信号の欠％を補
正する動作モード（以下モード１と称す）で、第２セグ
メントの先頭の正規のセグメント同期信号ＳＳ，の到米
を待つ。第６図（ｄ）に示すように、単安定マルチバイ
プレータ２１０をトリガした第１セグメントの先頭の正
規のセグメント同期信号ＳＳｔの立下りエッジから第２
セグメントの先頭の正規のセグメント同期信号ＳＳ，の
立上りエッジまでの期間はＴ８ｔ　−　Ｔｖである。前
述したが、単安定マルチバイブレータ２１０の出力パル
ス幅はＴ８ｔ一丁，に設定されており、Ｔ８ｔ　　Ｔｖ
＜Ｔｓ，一τ，なる関係であるので、単安定マルチバイ
プレータ２１０は、上記正規のセグメント同期信号ＳＳ
，が分離されて、上記信号ＣＰ′により上記正規のセグ
メント同期信号ＳＳ，の立上りエッジでクリアされるま
で、出力端子蔦から出力される信号ＣＶＳ１（第６図（
ｆ））ヲ「Ｌ」レベルニ維持し、クリアされると同時に
ｒＨＪレベルＣこするよう動作し、信号ＣＶＳ１は選択
回路２３０を介して信定マルチバイブレータ６０の出力
端子Ｑ，からは、上記正規のセグメント同期信号８８，
の立上りエッジに位相同期したパルス幅τ，の信号ＡＰ
’（第６図（ｉ））が出力され、ＮＯＲ回路４０の他方
の入力端子ｉこ供給されるが、τ１＜ＴＶであるので、
上記イキ号ＡＰ’は正規のセグメント同期信号ＳＳ，で
ゲートされ、ＮＯＲ回路４０からの出力信号ｃｐ’は、
第６図（ｅ）に示すように正規のセグメント同期信号Ｓ
Ｓ＊８極性反転した信号となる。従って、単安定マルチ
バイブレータ２１０　，　２２０は、上記信号ＣＰＩに
より、正規のセグメント同期信号ＳＳ宜の立上りエッジ
でクリアされた後、上記信号ＳＳ！の立下りエッジでト
リガされ、それぞれの出力端子４，　ｕｓから出力さｆ
’ＬｌｌｃＶｓ　１　，ＣＶＳ　２ｊＪ−再び「Ｌ」レ
ベルニする。このため、選択回路２３０８介して信号Ｃ
ＶＳ’として出力される信号ＣＶＳ　１は、正規のセグ
メント同期信号ＳＳ，と同じ信号となり、靖子２２に供
給される。

次に、第６図（ｅ）に示すように、第２セグメントの途
中で信号ＤＳＷがｒＬＪレベルになると、選択回路２３
０は入力端子Ｂに供給された信号ＣＶＳ２を出力端子Ｄ
に出力するよう動作するので、補正同期情報発生回路２
４０は、ＮＯＲ回路４０．単安定マルチバイブレータ２
２０　．　６０により第１図の補正同期情報発生回路７
０と同様の回路を構成する。そして、第１図の実施例よ
り明らかなように、単安定マルチバイプレータ２２０の
出力パルスｆｆｍ’ｆ：Ｔｓ＊一τ一こ設定したことに
より、信号ＤＳＷがｒＬＪレベルの期間では、上記補正
同期情報発生回路２４０は、１セグメント期間がＴｓ，
であるセグメントの先頭に挿入されたセグメント同期信
号の欠落を補正する動作モード（以下モード２と称す）
で、第５セグメントの先頭の正規のセグメント同期信号
ＳＳｍの到来を持つ。第６図（ｄ）に示すように、単安
定マルチバイプレータ２２０をトリガした第２セグメン
トの先頭の正規のセグメント同期信号ｓｓ，の立下りエ
ッジから第３セグメントの先頭の正規のセグメント同期
信号ＳＳ．の立上りエッジまでの期間はＴｅｌ！　　Ｔ
Ｖである。前述したが、単安定マルチバイプレータ２２
０の出力パルス幅はＴａｘ一τ１に設定されており、Ｔ
８！−Ｔｖ＜Ｔｉｔ一τ，なる関係であるので、単安定
マルチバイブレータ２２０は、上記正規のセグメント同
期信号ＳＳ力が分離されて、上記信号ＣＰ′により上記
正規のセグメント同期信号Ｓｓｍの立上りエッジでクリ
アされるまで、出力靖子頁．から出力される信号ＣＶＳ
２（第６図（ｇ）　）をｒＬＪ　　レペルに維持し、ク
リアされると同時に「Ｈ」　　レベルにするよう動作し
、信号ＣＶＳ　２は選択回路２３０を介して信号ＣＶＳ
’　（第６図（ω）となって単安定マルチバイブレータ
６０のトリガ入力靖子に供給される。単安定マルチバイ
ブレータ６ｏの出力靖子Ｑ，からは、上記正規のセグメ
ント同期信号ＳＳｍの立上りエッジに位相同期したパル
ス幅τ，の信号ＡＰ’（第６図（ｉ））が出力され、Ｎ
ＯＲ回路４０の他方の入力端子に供給されるが、τ，　
＜　Ｔｖであるので、上記信号ＡＰ’は正規のセグメン
ト同期信号ＳＳｓでゲートされ、ＮＯＲ回路４０からの
出力信号ＣＰ′は、第６図（ｅ）に示すように正規のセ
グメント同期信号ＳＳ＋＋ｆ極性反転した信号となる。

従って、単安定マルチバイプレータ２１０　，　２２０
は、上記信号ＣＰ′により、正規のセグメント同期信号
ＳＳｍの立上りエッジでクリアされた後、上記信号ＳＳ
ｆｉの立下りエッジでトリガされ、それぞれの出力靖子
屯．亘３から出力される信号ＣＶＳ１　，　ＣＶＳ２を
再びｒＬＪレベルにする。このため、選択回路２３０を
介して信号ｃｖ　ｓ’となって出力される偏号ＣＶＳ２
は、正規のセグメント同期信号ＳＳｍと同この結果、正
規のセグメント同期信号ｓｓが分離された場合には、選
択回路２３０の出力端子Ｄから正規のセグメント同期信
号ＳＳが信号ｃｖｓ’（第６図（ｂ））となって出力さ
れる。

次に、ドロップアウト等６こより正規のセグメント同期
信号ＳＳが欠落した場合における補正同期情報発生回路
２４０の動作を、第４セグメントおよび第５セグメント
の先頭の正規の垂直同期信号ＳＳ４．　ＳＳ．が欠落し
た場合を例ｌことり説明する。

単安定マルチバイプレータ２１０　，　２２０が上記信
号ＣＰ′により第３セグメントの先頭の正規のセグメン
ト同期信号ＳＳＭの立下りエッジでトリガされた後、第
３セグメントの途中で信号ＤＳＷがｒＨＪレペルになる
と、前述のように、補正同期情報発生回路２４０はモー
ド１の状態で、ＴＳ＋−Ｔｖ後に到来する第４セグメン
トの先頭の正規のセグメント同期信号ＳＳ４’｝待つ。

正規のセグメント同期信号ＳＳ４が欠落した場合には、
単安定マルチバイプレーク２１０は上記信号ＳＳ４の立
上りエッジでクリアされないので、出力端子亘，からは
パルス幅がＴｓｔ一τ，の負極性信号が信号ＣＶＳ１（
第６図（ｆ））として出力される。この信号ＣＶＳ　１
は選択回路２３０を介して信号ｃｖｓ’　ｃ第６図（ｈ
））として単安定マルチバイプレータ６０のトリガ入力
端子Ｔ＋１　１こ供給されるので、その出力靖子Ｑ＋か
らは、上記パルス幅Ｔ８＋−τ，の信号ｃｖｓ’の立上
りエッジでトリガされたパルス幅で１の信号ＡＰ’（第
６図（ｉ））が出力される。この信号ＡＰ’は前述のよ
うに、ＮＯＲ回路４０で正規のセグメント同期信号ＳＳ
４と論理加算されるが、正規のセグメント同期信号ＳＳ
４が欠落した場合には、ＮＯＲ回路４０から出力される
信号ＣＰ’（第６図（ｅ））は、上記信号ＡＰ’を極性
反転した信号となる。従って、単安定マルチバイブレー
ク２１０は、信号ＣＶＳ１としてパルス幅がＴｓ，一丁
，の負極性信号を出力すると同時に、上記パルス幅τ，
の信号ＣＰ′の立下りエッジでクリアされ、そのτ１後
に６び上記信号ＣＰ′の立上りエッジでトリガされるま
で、出力端子Ｑ４から出力される信号ＣＶＳ１をｒＨＪ
レペルにする。前記のように、この信号ＣＶＳ１は、選
択回路２３０を介し、信号ｃｖｓ’となって単安定マル
チバイプレータ６０のトリガ入力端子Ｔ＋．の他に端子
２２に供給されるが、第６図（ｈ）より明らかなように
、欠落した第４セグメントの先頭の正規のセグメント同
期信号ＳＳ４ｆ所定位置で補正した信号ｃ　ｖ　ｓ　’
．となる。

単安定マルチバイプレータ２１０　，　２２０が上記パ
ルス幅τ，の信号Ｃ　Ｐ　’　０）立上りエッジでトリ
ガされた後、第４セグメントの途中で信号ＤＳＷがｒＬ
Ｊレベルになると、前述のように、補正同期情報発生回
路２４０はモード２の状態で、上記補正信号℃ ｃｖｓ７の立下りエッジからＴｇｔ　　＃後６こ到来す
る第５セグメントの先頭の正規のセグメント同期信号Ｓ
Ｓｓを待つ。正規のセグメント同期信号ｓ８３が欠落し
た場合には、単安定マルチバイブレータ２２０は上記信
号ＳＳｓの立上りエッジでクリアされないので、出力端
子Ｑ１カ）らはパルス幅が’Ｉ’Ｓｔ−τ，の負極性信
号が信号ＣＶＳ　２　（第６図（ｇ））となって出力さ
れる。このイキ号ＣＶＳ２は選択圓路２３０を介して信
号ＣＶＳ’（＠６図伽））となって、単安定マルチバイ
プレータ６０のトリガ入力端子’ｒ＋，Ｊこ供給される
ので、その出力端子Ｑ，からは、上記パルス幅Ｔむーτ
１の信号ｃｖｓ’の立上りエッジでトリガされたパルス
幅τ，の信号ＡＰ’　（　４　６図（ｉ｝）が出力され
る。この信号ＡＰ’は前述のよう６こ、ＮＯＲ回略４０
で正規のセグメント同期信号ＳＳｓと論理加算されるが
、正規のセグメント同期信号ＳＳ．が欠落した場合ｌこ
は、ＮＯＲ回路４０から出力される信号ＣＰ’（第６図
（ｅ））は、上記信＊ＡＰ’ｆ極性反転した信号となる
。従って、単安定マルチバイブレータ２２０は、信号Ｃ
ＶＳ２としてパルス幅がＴｉｔ一τ１の負極性信号を出
力すると同時６こ、上記パルス幅τ，の信号ＣＰ′の立
下りエッジでクリアされ、そのτ，後に再び上記信号Ｃ
Ｐ′の立上りエッジでトリガされるまで、出力端子菟，
から出力される信号ＣＶＳ　２を「｝ＩＪレベルにする
。前記のように、この信号Ｃ　Ｖ　Ｓ２は、選択回路２
６０を介し、信号ｃｖｓ’となって単安定マルチバイブ
レータ６０のトリガ入力端子Ｔ＋１の他に端子２２に供
給されるが、第６図伽）より明らかなよう疹こ、欠落し
た第５セグメントの先頭の正規のセグメント同ｌＪ４信
号ＳＳｇを所定位置で補正した信号ＣｖＳ≦となる。

以上の説明より、正規のセグメント同期信号ＳＳが欠落
しても、上記信号ＤＳＷｌζ基づき、補正同期情報発生
回路２４０の動作モードを切換えることにより、１セグ
メント期間がセグメントによって異なる場合でも、正規
のセグメント同期信号ＳＳが欠落した位置にパルス幅τ
，の補正セグメント同期信号を信号ｃｖｓ’　（第６図
０１））として出力することができる。

そして、再び正規のセグメント同期信号ＳＳが分離され
ると、前述のように、正規のセグメント同期信号ＳＳを
極性反転した信号ＣＰ′により、単安定マルチバイプレ
ータ２１０　，　２２０はトリガおよびクリア動作を繰
返し、正規のセグメント同期信号ＳＳと同じ信号が信号
ｃｖｓ’として出力される。

この結果、１セグメント期間がセグメントによって異な
る場合でも、端子２２に供給される選択回路２３０の出
力端子Ｄからの信号ｃｖｓ’は、ドロップアウト等によ
り正規のセグメント同期信号ＳＳが欠噂したときには、
欠落したセグメント同期信号を補った所定のセグメント
同期信号となり、セグメント同期信号を用いた信号処理
システムを誤処理なく安定ｌこ動作させることができる
〇なお、相異なるセグメント期間が３つ以上である場合
でも、＠５図の実施例と同様に、単安定マルチパイブレ
ータ２１０と同様な機能を有し、且つ相異なるセグメ／
ト期間それぞれに対応する単安定マルチバイプレータを
並列６こ接続し、それらの出力を適宜選択出力すること
Ｉζより、セグメント同期信号の欠落を補正することが
でき、本発明の主旨をはずれるものではない。

次に、本発明の第４の実施例を図面を用いて説明する。

第７図は本発明の第４の実施例を示す同期情報補正回路
のブロック図、第８図は第７図に示した同期情報補正回
路の各部の波形図である。なお、第７図は第５図および
第５図と一部共通であり、共通部分には同一符号を付し
その詳細説明は省略する。

木実施例は、第５図に示した実施例と同様ｉこ、ビデオ
信号ＰＢＶ’　（第８図（ａ））の１セグメント期間が
セグメントによって異なる場合であっても、ドロップア
ウト等によりセグメント同期信号が欠落したときｉこは
、これを補正できる同期情報発生回路を示すものである
。

第７図において、端子１１より入力されたビデオ信号Ｐ
ＢＶ’　（第８図伝））は、同期分離回路５０に供給さ
れ、正規のセグメント同期信号ＳＳ（第８図（ｄ））が
分離される。分離された正規のセグメント同期信号ＳＳ
は、補正同期情報発生回路３３０内の単安定マルチバイ
プレータ１００のトリガ入力端子Ｔ＋＊　ｂよびＯＲ回
路１１０の一方の入力端子に供給される。単安定マルチ
バイプレータ１００は、正規のセグメント同期信号ＳＳ
でトリガされ、その出力端子Ｑ，からは、正規のセグメ
ント同期信号ＳＳの立上りエッジに位相同期したパルス
幅ノτ，の正極性の信号ＣＬ’（第８図（ｅ））が出力
される。そして、この信号ＣＬ’はＮＯＲ回路１２０の
一方の入力端子に供給される。また、ＮＯＲ回路１２０
の他方のみ力靖子には、後で述べるが正規のセグメント
同期信号ＳＳが欠落した場合に選択回路２３０の出力端
子Ｄから出力されるデコード信号ＤＰ’（第８図Ｑ１）
）が供給される。ＮＯＲ回路１２０からは、上記信号Ｃ
Ｌ’とデコード信号ＤＰ’が論理加算され且つ極性反転
されたクリア信号ＣＬＲ’　（第８図（ｊ））が出力さ
れ、カウンター３０のクリア端子ＣＲに供給される。他
方、カウンター３０のクロック端子ＣＫには、発振回路
１４０から出力される周波数が一定で且つ連続なクロッ
クＣＬＫが供給される。

カウンター３０は上記クリア信号ＣＬＲ’でリセットさ
れ、計数値が初期化された後、上記クロックＣＬＫの計
数を開始し、デコーダＡ　！５１０　，デコーダＢ５２
０　６こその計数出力ｃｏｐ’＋供給する。デコーダＡ
　３１０　，デコーダＢ３２０はそれぞれ、カウンタ１
５０の計数値が所定値になったときに、パルス幅がｌτ
，で且つ正極性のデコード信号ＤＰＡ（ｇ８図（ｆ））
，ＤＰＢ（第８図０））を出力するよう動こ 作する。ただし、Ａτ，は上記クロックｄＬＫの１周期
の時間である。他方、端子１２からは＠５図のが入力さ
れ、識別信号生成回Ｗ＆２００に供給される。

識別信号生成回路２００からは、第８図（ｃ）に示すタ
イミング番こなるよう１こヘッド切換え信号ＳＷを所定
時間遅延した信号ＤＳＷが出力され、選択回路２３０の
制御端子Ｃに供給される。８ｇ８図（ｃ）より明らかな
ように、上記信号ＤＳＷはその極性によって、１セグメ
ント期間がＴ８＋なるセグメントの先頭番こ挿入された
セグメント同期信号と、１セグメント期間がＴ８ｔなる
セグメントの先頭に挿入されたセグメント同期信号を識
別する識別信号である。

選択回＠２３０は、上記信号ＤＳＷに基づき、信号ＤＳ
ＷがｒＨＪレペルの場合には入力端子Ａに供給された上
記デコード信号ＤＰＡを、信号ＵＳＷがｒＬＪレベルの
場合には入力端子Ｂに供給された上記デコード信号ＤＰ
Ｂを、デコード信号ＤＰ’として出力端子Ｄから出力す
るよう動作する。

以下、まず正規のセグメント同期信号ＳＳが分離された
場合について説明する。

正規のセグメント同期信号ＳＳが分離されている場合、
カウンタ１５０のクリア靖子ＣＲには、正規のセグメン
ト同期信号ＳＳの立上りエッジに位相同期した上記信号
ＣＬ’（第８図（ｅ）　’）　’Ｅ極性反転した信号が
クリア信号ＣＬＲ’　（第８図（ｊ））として供給され
、カウンタ１３０はリセットされる。いま、第８図（ｄ
）に示すように第１セグメントの先頭の正規のセグメン
ト同期信号ｓｓＩが分離されたとすると、カウ／タ１５
０はこの正規のセグメント同期信号ＳＳ，の立上りエッ
ジに位相同期した上記クリア信号ＣＬＲ’により計数値
の初期化を行ない、上記クリア信号ＣＬＲ’がｒＨＪレ
ペルである期間で上記クロック靖子ＣＫに供給されたク
ロックｊｉ！ＬＫを計数する。

ところで、第１セグメントの途中で信号ＤＳＷがｒＨＪ
レベルになると、選択回路２３０は入力端子Ａに供給さ
れるデコード信号ＤＰＡを出力端子Ｄ６こ出力するよう
動作するので、細正同期情報発生回路５３０は、ＮＯＲ
回路４０，カウンタ１３ｏ．デコーダ５１０ｌこより第
３図の補正同期情報発生回路１７０と同様の回路を構或
する。従って、第５図の実怖例より明らかなようＣこ、
デコーダＡ５１０のデコード値’ｉ：Ｔａ＋　　Ａτ８
＃こ設定すれば、上記補正同期情報発生回路４５３０は
、１セグメント期間がＴ８嘗であるセグメントの先頭に
挿入されたセグメント同期信号の欠落を袖正する動作モ
ード（モード１）で、第２セグメントの先頭の正規のセ
グメント同期信号ＳＳ，の到米を待つ。

第２セグメントの先頭の正規のセグメント同期信号ＳＳ
！が分離された場合には、ｌτＩをΔτ２〉Ａｔ，とな
るよう設定しておけば、第８図（ｊ）９こ示すように、
カウンタ１５０がクロックＣＬＫの計数を開始してから
Ｔ８ｔ　　’τ，後には上記正規のセグメント同期信号
ＳＳＩの立上りエッジに位相同期したクリア信号ＣＬＲ
’でリセットされる。このとき、カウンタ１５０はＴ８
＋　　”＋時間６こ相当するクロック数しか計数しない
ので、カウンタ１５０の計数値は上記デコーダＡ３１０
の所定のデコード値（　”　Ｔ８＋−Ｊ　ｒｔ＞　Ｔ８
＋　　ｊ　ｆ，　，　゜．゜Ｊτ，〉ｌτＩ）に達せず
、デコーダＡ３１０からはテコード信号ＤＰＡは出力さ
れない。このため、第８図ａ１）１こ示すように、選択
回路２３０の出力端子Ｄからもデコード信号ＤＰ’は出
力されず、正規のセグメント同期信号ＳＳ，がＯＲ回路
１１０を介して信号ＣＶＳ’　（第８図（ト））となっ
て端子２３に供給される。

カウンタ１３０は、上記正規のセグメント同期信号８８
．の立上りエッジに位相同期したクリア信号ＣＬＲ’で
リセットされた後、クリア信号ＣＬＲ’がｒＨＪレベル
である期間で再びクロックＣＬＫｆ計数する。そして、
第２セグメントの途中で信号ＤＳＷがｒＬＪレペルにな
ると、選択回路２３０は入力端子Ｂに供給されるデコー
ド信号ＤＰＢを出力端子Ｄに出力するよう動作するので
、補正同期情報発生回路３３０は、ＮＯＲ回路４０．カ
ウンタ１５０，デコーダＢ５２０により、デコーダＢ３
２０のデコード値をＴ’ｓ＊　＋　ｊ　ｆｔに設定すれ
ば、１セグメント期間がＴｓ，であるセグメントの先頭
に挿入されたセグメント同期信号の欠落を補正する動作
モード（モード２）で、第３セグメントの先頭の正規の
セグメント同期信号ＳＳｓの到来を待つ。

第３セグメントの先頭の正規のセグメント同期信号ＳＳ
，が分離された場合には、第８１ａ（ｊ）に示すように
、カウンタ１５０がクロックＣＬＫの計数を開始してか
らＴｌ１！　　’τ，後には上記正規のセグメント同期
信号ＳＳｓの立上りエツジ６こ位相同期したクリア信号
ＣＬＲ’でリセットされる。このとき、カウンタ１３０
はＴｓｔ　−　ｊ　ｒ，時間に和当するクロック数しか
計数しないので、カウンタ１５０の計数倣は上記デコー
ダＢ３２０の所定のデコード値（＝Ｔｓ！−ノτｔ　＞
　’ｒｓｔ−ノτＩ　＊　””　ｒ，〉ノ”ｔａｌｃ達
せず、デコーダＢ３２０からはデコード信号ＤＰＢは出
力されない。このため、第８図（ｈ）に示すように、選
択回路２３０の出力靖子Ｄからもデコード信号ＤＰ’は
出力されず、正規のセグメ／ト同期信号ＳＳ，がＯＲ回
路１１０を介して信号ｃｖｓ’　＜第８図（ト）〉とな
って端子２３に供給される。

この結果、正規のセグメント同期信号ＳＳが分離された
場合には、選択回路２３０の出力靖子Ｄからはデコード
信号ＤＰ’は出力されず、正規のセグメント同期信号Ｓ
Ｓが信号ｃｖｓ’となってＯＲ回路１１０から出力され
る。

次ぐ、ドロップアウト等により正規のセグメ／ト同期信
号ＳＳが欠落した場合における補正同期情報発生回路３
３０の動作を、第４セグメントおよび第５セグメントの
先頭の正規の同期信号ＳＳ．．ＳＳ，が欠落した場合を
例にとり説明する。

カウンタ１３０が第５セグメントの先臥の正規のセグメ
ント同期信号ＳＳｍの立上りエッジに位相同期した上記
クリア信号ＣＬＲ’でリセットされ、再びクロックＣＬ
Ｋの計数を開始した後、第５セグメントの途中で信号Ｄ
ＳＷがｒＨＪレベル６こなると、前述のように、補正同
期情報発生回絡３５０はモード１の状態で、Ｔ８１−’
τ，後に到米する第４セグメントの先頭の正規のセグメ
／ト同期信号ＳＳ．を待つ。正規のセグメント同期信号
ＳＳ４が欠落した場合には、カウ／タ１３０が計数動作
を開始しＴ８＋−ｊ丁，時間経過しても、上記正規のセ
グメント同期信号ＳＳ，の立上りエッジに位相同期した
クリア信号ＣＬＲ’は存在しないので、カウンタ１５０
はＴｓ，　−　Δτ２時間に相当するクロック数を計数
した後も計数動作を継続する。そして、カウ／タ１３０
がＴｓ＋　　’τ！時間に相当するクロック数を計数し
たとを、デコーダＡ３１０からパルス！，ｉｆｆ，のデ
コード信号ＤＰＡ（第８図（ｆ））が出力され、選択回
路２３０を介して、デコード信号ＤＰ’（第８図へ））
となる。デコード信号ＤＰ’はＮＯＲ回路１２０で極性
反転され、カウンタ１５０のクリア悟号ＣＬＲ’（第８
図（ｊ））となってカウンタ１５０の計数値を初期化す
る。そして、デコード信号ＤＰ’がｒＬＪレベル（すな
わち、クリア信号ＣＬＲ’がｒＨＪレベル）になると、
カウンタ１３０は再びクロックＣＬＫの計数を開始する
。従って、正規のセグメント同期信号８８４が欠落した
場合には、選択回路２３０から欠落したセグメント同期
信号を補うデコード信号ＤＰ’が出力され、単安定マル
チバイプレータ１６０のトリガ入力端子Ｔ．に供給され
る。単安定マルチバイブレータ１６０は、上記デコード
信号ＤＰ’の立下りエッジでトリガされ、出力端子Ｑｓ
からパルス幅Ｔｖ　−　１　ｔ＋（７）　正ｈ性の信号
ＣＶＰ’　（　１＜　８　図（ｉ）　）が出力される。

信号ｃ　ｖｐ’は、第８図（ｉ）に示すように、欠落し
たセグメント同期信号位置に出力され、欠落したセグメ
ント同期信号を補う信号となり、ＯＲ回路１１０ヲ介し
て信号ｃｖｓ’　（第８図（掲〉となって端子２５に供
給される。

このように、欠落した正規のセグメント同期信号ＳＳａ
が補正され、カウンタ１５０が上記デコード信号ＤＰＡ
に基づくクリア信号ＣＬＲ’でリセットされ、再びクロ
ックＣＬＫの計数を開始した後、第４セグメントの途中
で信号ＤＳＷがｒＬＪレベルになると、前述のように、
補正同期情報発生回路５３０はモード２の状態でＴｓｔ
　　Ｉτ１後に到米する第５セグメントの先頭の正規の
セグメント同期信号ＳＳ，を待つ。正規のセグメント同
期信号ＳＳ＠が欠落した場合には、カウ／タ１５０が計
数動作を開始しＴｓｔ　　’τ，時間経過しても、上記
正規のセグメント同期ｆキ号ＳＳｓの立上りエッジに位
相同期したクリア信号ＣＬＲ’は存在しないので、カウ
ンタ１５０はＴａｘ　　ｌτ，時間番こ相当するクロッ
ク数を計数した後も計数動作を継続する。そして、カウ
ンタ１３０がＴａｘ−ノτ，時間ｌこ相当するクロック
数を計数したとき、デコーダＢ３２０からノくルス幅Ａ
Ｔ，のデコード信号ＤＰＢ（第８図０））が出力され、
選択回路２３０を介して、デコード信号ＤＰ’（第８図
伍））となる。デコード信号ＤＰ’はＮＯＲ回路１２０
で極性反転され、カウンタ１３０のクリア信号ＣＬＲ’
（第８図（ｊ））となってカウンタ１５０の計数値を初
期化する。そして、デコード信号ＤＰ’がｒＬＪレベル
（すなわち、クリア信号ＣＬＲ’がｒＨＪレペル）にな
ると、カウンタ１５０は再びクロックＣＬＫの計数を開
始する。従って、正規のセクメント同期信号ＳＳｌが欠
落した場合にも、選択回路２３０から欠落したセグメン
ト同期信号を袖うデコード信号ＤＰ’が出力され、単安
定マルチバイプレータ１６０のトリガ入力端子Ｔ−，６
こ供給される。単安定マルチバイプレータ１６０は、上
記デコード信号ＤＰ’の立下りエッジでトリガされ、出
力端子Ｑ，からバルス幅Ｔｖ−ｊτ１の正極性の信号ｃ
ｖｐ’　＜第８図（ｉ））が出力される。信号ｃｖｐ’
は、第８図（ｉ）に示すように、欠落したセグメント同
期位置に出力され、欠落したセグメント同期信号を補う
信号トｆ．ｒ　Ｑ、ＯＲ回路１１０８介して信号ＣＶＳ
’（第８図（ト））となって端子２５４こ供給される。

以上の説明より、正規のセグメント同期信号ＳＳが欠落
しても、上記信号ＤＳＷに基づき、補正同期情報発生回
路５５０の動作モードを切換えることにより、１セグメ
ント期間がセグメントによって異なる場合でも、正規の
セグメント同期信号ＳＳが欠落した位置にバルスＩ［Ｔ
ｖ−ｊτ１の補正垂直同期信号を信号ＣＶＳ’　（第８
図（ト））として出力することができる。

そして、再び正規のセグメ／ト同期信号ＳＳが分離され
ると、前述のように、カウンタ１３０は正規のセグメン
ト同期信号ＳＳの立上りエッジに位相同期したパルス幅
τ，の上記クリア信号ＣＬＲ’により、リセットおよび
計数動作８繰返すが、選択回烙２３０からはデフード信
号ＤＰ’は出力されず、正規のセグメント同期信号ＳＳ
がＯＲ回路１１０を介して信号ｃｖｓ’となって端子２
５に供給される。

この結果、１セグメント期間がセグメントによって異な
る場合であっても、端子２３に供給される信号ｃｖｓ’
は、ドロップアウト等Ｃこより正規のセグメント同期君
号ＳＳが欠落したときには、欠落したセグメント同期信
号を補正信号ｃｖｐ’で補った所定のセグメント同期信
号となり、セグメント同期信号を用いた信号処理システ
ムを誤処理なく安定に動作させることができる。また、
本実施例では、上記クロックＣＬＫの１クロックの精度
で補正信号ｃｖｐ’の出力位置を制御できるので、第５
図の実施例よりも正確な位置ｔこ欠落補正したセグメン
ト同ＪｔＡ信号を出力することができる。

なお、相異なるセグメント期間が５つ以上である場合で
も、＠７図の実施例と同様に、デコーダＡ３１０と同様
な機能を有し、且つ相異なるセグメント期間それぞれに
対応するデコーダを並列に接続し、それら出力を適宜選
択出力することにより、セグメント同期信号の欠落を補
正することができ、本発明の主旨をはずれるものではな
い。

また、第５図および第７図に示した実施例では、ヘッド
切換え信号ＳＷより選択回路２３０を制御する信号ＤＳ
Ｗを生成したが、ヘッド切換え信号ＳＷに限らず、ヘッ
ドの回転位相を表わす信号を用いても同様ｌこして上記
信号ＤＳＷを生成することができ、本発明の主旨をはず
れるものではない。

また、第５図および第７図に示した実施例において、各
セグメントの期間がすべて等しい場合には、第１図およ
び第５図に示した実施例により、セグメント同期信号の
欠落を補正できることは明白である。

さらに、垂直同期信号．セクメ／ト同期信号に限らず、
周期性を有する周期情報である限り、上記実施例と同様
にしてその欠落を補正することができ、本発明の主旨を
はずれるものではない。

〔発明の効果〕

本発明によれば、ドロップアウト等により同期情報が欠
落しても、同期情報の周期性を利用してこの欠落した同
期情報を補い、ビデオ信号に同期して過不足なく所定の
同期情報を得ることができるので、同期情報を用いた信
号処理を安定に行なうことができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図はその各部の波形図、第３図は本発明の第２の実施例
を示すブロック図、第４図はその各部の波形図、第５図
は本発明の＠３の実施例を示すブロック図、第６図はそ
の各部の波形図、第７図は本発明の＠４の実施例を示す
ブロック図、第８図はその各部の波形図である。 １０，　１１　．　１２・・・入力端子２０，　２１　
，　２２．　２５・・・出力端子３０・・・同期分離回
路 ５０，　２１０　，　２２０・・・単安定マルチバイプ
レータ１３０・・・カウンタ　　　１４０・・・発振回
路１５０　，　３１０　，　３２０　・・・デコーダ２
００・・・識別信号生成回路 ２３０・・・選択回路 塞　１　図

Claims (1)

1. 【特許請求の範囲】 １、ビデオ信号に含まれる同期情報の周期が単一であつ
   て、該同期情報に基づいて信号処理を施すビデオ信号処
   理装置において、上記ビデオ信号よりそれに含まれる同
   期情報を分離する分離手段（３０）と、 該分離手段（３０）より分離された同期情報を第１の入
   力とする論理加算回路（４０）と、Ｔ＿Ｆを上記分離さ
   れた同期情報の周期、Ｔ＿Ｖを上記同期情報の時間幅、
   τ＿１をτ＿１＜Ｔ＿Ｖなる時間の単位を有する定数と
   して、上記論理加算回路（４０）の出力に応答してリセ
   ットされ、且つそれに位相同期して時間幅Ｔ＿Ｆ−τ＿
   １の信号を発生する第１の発生手段（５０）と、 上記第１の発生手段（５０）の出力に位相同期して時間
   幅τ＿１の信号を発生する第２の発生手段（６０）と、 を有し、 該第２の発生手段（６０）の出力を上記論理加算回路（
   ４０）の第２の入力とし、上記第１の発生手段（５０）
   の出力より補正された同期情報を得るようにしたことを
   特徴とする同期情報補正回路。 ２、ビデオ信号に含まれる同期情報の周期が単一であつ
   て、該同期情報に基づいて信号処理を施すビデオ信号処
   理装置において、 上記ビデオ信号よりそれに含まれる同期情報を分離する
   分離手段（３０）と、 該分離手段（３０）より分離された同期情報に位相同期
   して所定時間幅の信号を発生する第１の発生手段（１０
   ０）と、 所定周波数のクロック信号を計数する計数回路（１３０
   ）と、 Ｔ＿Ｆを上記分離された同期情報の周期、Δτ＿２を上
   記クロック信号の周期とし、上記計数回路（１３０）の
   計数値が時間Ｔ＿Ｆ−Δτ＿２に相当する値となつたこ
   とを検出する検出手段（１５０）と、該検出手段（１５
   ０）の出力に位相同期して所定時間幅の信号を発生する
   第２の発生手段（１６０）と、 上記検出手段（１５０）の出力と上記第１の発生手段（
   １００）の出力とを論理加算する第１の論理加算回路（
   １２０）と、 上記分離手段（３０）より分離された同期情報と上記第
   ２の発生手段（１６０）の出力とを論理加算する第２の
   論理加算回路（１１０）を有し、上記第１の論理加算回
   路（１２０）の出力により上記計数回路（１３０）の計
   数値を初期設定し、上記第２の論理加算回路（１１０）
   の出力より補正された同期情報を得るようにしたことを
   特徴とする同期情報補正回路。 ３、ビデオ信号に含まれる同期情報の周期がｎ（ｎは２
   以上の整数）個あつて、該同期情報に基づいて信号処理
   を施すビデオ信号処理装置において、 上記ビデオ信号よりそれに含まれる同期情報を分離する
   分離手段（３０）と、 該分離手段（３０）より分離された同期情報を第１の入
   力とする論理加算回路（４０）と、Ｔｉ（ｉ＝１、２、
   …、ｎ）を上記分離されたｎ個の相異なる同期情報の周
   期、Ｔ＿Ｖを上記同期情報の時間幅、τ＿１をτ＿１＜
   Ｔ＿Ｖなる時間の単位を有する定数として、上記論理加
   算回路（４０）の出力に応答してリセットされ、且つそ
   れに位相同期して上記同期情報の各周期Ｔｉに応じて時
   間幅Ｔｉ−τ＿１の信号を発生するｎ個の独立した発生
   手段（２１０、２２０）と、 上記ｎ個の独立した発生手段（２１０、２２０）の出力
   から適宜１つの出力を選択出力する選択手段（２３０）
   と、 該選択手段（２３０）の出力に位相同期して時間幅τ＿
   １の信号を発生する発生手段（６０）と、を有し、 該発生手段（６０）の出力を上記論理加算回路（４０）
   の第２の入力とし、上記選択手段（２３０）の出力より
   補正された同期情報を得るようにしたことを特徴とする
   同期情報補正回路。 ４、ビデオ信号に含まれる同期情報の周期がｎ（ｎは２
   以上の整数）個あつて、該同期情報に基づいて信号処理
   を施すビデオ信号処理装置において、 上記ビデオ信号よりそれに含まれる同期情報を分離する
   手段（３０）と、 該分離手段（３０）より分離された同期情報に位相同期
   して所定時間幅の信号を発生する第１の発生手段（１０
   ０）と、 所定周波数のクロック信号を計数する計数回路（１３０
   ）と、 Ｔｉ（ｉ＝１、２、…、ｎ）を上記分離されたｎ個の相
   異なる同期情報の周期、Δτ＿２を上記クロック信号の
   周期として、上記計数回路（１３０）の計数値が上記同
   期情報の各周期Ｔｉに応じて時間Ｔｉ−Δτ＿２に相当
   する値となつたことを検出するｎ個の独立した検出手段
   （３１０、３２０）と、該ｎ個の独立した検出手段（３
   １０、３２０）の出力から適宜１つの出力を選択出力す
   る選択手段（２３０）と、 該選択手段（２３０）の出力に位相同期して所定時間幅
   の信号を発生する第２の発生手段（１６０）と、 上記選択手段（２３０）の出力と上記第１の発生手段（
   １００）の出力とを論理加算する第１の論理加算回路（
   １２０）と、 上記分離手段（３０）より分離された同期情報と上記第
   ２の発生手段（１６０）の出力とを論理加算する第２の
   論理加算回路（１１０）と、 を有し、 上記第１の論理加算回路（１２０）の出力により上記計
   数回路（１３０）の計数値を初期設定し、上記第２の論
   理加算回路（１１０）の出力より補正された同期情報を
   得るようにしたことを特徴とする同期情報補正回路。 ５、上記同期情報の周期を識別し、それに応じて識別信
   号を生成する生成手段（２００）を備え、該生成手段（
   ２００）の出力に応じて前記選択手段（２３０）を制御
   するようにした、請求項３または請求項４に記載の同期
   情報補正回路。