JPS58688B2

JPS58688B2 - 選局装置

Info

Publication number: JPS58688B2
Application number: JP52071294A
Authority: JP
Inventors: 河島和美; 山本啓輔; 上田稔; 竹下正弘
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1977-06-15
Filing date: 1977-06-15
Publication date: 1983-01-07
Also published as: JPS545605A

Description

【発明の詳細な説明】本発明は、電子可変容量ダイオードを同調素子として用
いた電子チューナに印加する選局用電圧をカウンタとデ
コーダとの組合わせあるいはリングカウンタ等の電子的
な切換回路で切換えて選択することにより選局を行なう
ようになされている選局装置に関し、電源投入後に常に
一定のチャンネルを選局することができ、集積回路素子
化に適した装置を提供するものである。

まず、電子的切換回路として２進カウンタおよびデコー
ダを用いて選局を行なう装置の基本的な構成の一列を第
１図に示して説明する。

ここで、１はチューナの可変容量ダイオードに加える選
局用電圧ＢＴを予めプリセットしておく選局用電圧設定
回路で、複数個の可変抵抗器２ａ〜２１を備えておりそ
れぞれが選局希望の選局用電圧ＢＴが得られるように設
定されていて、そのうちから選択されたものがダイオー
ド３ａ〜３１を介して端子４に取り出され、かつトラン
ジスタ等（図示せず）によりインピーダンス変換してＶ
ＨＦチューナとＵＨＦチューナの各可変容量ダイオード
に加えられる。

５はこの可変抵抗器２ａ〜２１のうちのいずれを動作さ
せるかを切換えるチャンネル切換回路であり、ここでは
２進のカウンタ６とデコーダ７とを電子的切換回路とし
て用いている。

すなわち、パルス発生回路８と、そのパルスを計数する
２進のカウンタ６と、その２進出力に応じて択一的に出
力を発生する２進−１６進のデコーダ７と、カウンタ６
およびパルス発生回路８の動作を制御する制御回路９と
を備えたものである。

デコーダ７には１６個の出力端子ａ〜ｐのそれぞれに出
力用のスイッチングトランジスタを備え、カウンタ６か
ら出力されている２進出力に従ってこれらトランジスタ
のうちの１個のみが選択的に導通して出力端子ａ〜ｐの
うちの１つに低レベルの出力が発生されるようになされ
ており、そのうちの１２個の出力端子ａ〜ｌに接続され
た可変抵抗器２ａ〜２１のうちその導通したトランジス
タの出力端に接続されているもののみに電流が流されて
動作される。

チャンネル切換時にはスイッチ盤１０に設けられた複数
個の常開形のスイッチ１１ａ〜１１１のうちいずれかの
もの、たとえばスイッチ１１ｅが閉成される。

そのとき、そのスイッチ１１ｃの位置のチャンネルが選
局中でなければこのスイッチ１１ｃが接続されているデ
コーダ７の出力端子ｃの出力が高レベルであるので、そ
の出力がスイッチ１１ｃを介して制御回路９の入力端子
ＣＨに加えられる。

そのとき、出力端子ＯＣからの出力によってパルス発生
回路８のパルスの発生を開始させ、発生したクロックパ
ルスが端子ＣＬ、制御回路９、端子ＵＣＬを介してカウ
ンタ６に加えられる。

これによりカウンタ６は計数を始め、それに従ってデコ
ーダ７中の導通するトランジスタが次次に変る。

そしてスイッチ１１ｃが接続されている出力端子ｃのト
ランジスタが導通したときに制御回路９の入力端子ＣＨ
への入力が低レベルになるのでパルス発生回路８の動作
が停屯され、以後別のチャンネルのスイッチが操作され
るまでその選局状態が維持されて当該チャンネルが選局
されるようになる。

このパルス発生回路８の発生するクロックパルスの周波
数をたとえば２ＫＨｚ程度以上にして充分に高く設定し
ておけば、上述のチャンネル切換はスイッチが閉成され
ているごく短時間のうちに完了される。

１２Ｕ、１２Ｄは遠隔操作や手動操作により順次選局を
行うときに超音波や光等の操作信号によって開閉される
スイッチで、スイッチ１２Ｕが操作されたときには制御
回路９からカウンタ６にカウントアツプ信号が加えられ
て１つ上のチャンネルが選局され、スイッチ１２Ｄが操
作されたときには制御回路９からカウンタ６にカウント
ダウン信号が加えられて１つ下のチャンネルが選局され
る。

さらに、１３はデフィート回路で、チャンネル切換中に
制御回路９の出力端子ＤＥＦから出力されるディフィー
ト信号により、この切換期間中、チャンネル表示回路の
表示を停止させ、かつ出力端子１４からの出力によって
チューナ用ＡＦＣ回路の動作を停止させるためのもので
ある。

この装置のチャンネル切換回路５の部分の詳細な構成を
第２図に示す。

カウンタ６において１５Ａ〜１５Ｄはフリップフロップ
、１６Ａ〜１６Ｄ、１７Ｂ〜１７Ｄおよび１８Ｂ〜１８
ＤはＮＯＲゲートで、これらでアップ・ダウンカウンタ
を構成している。

また、デコーダにおいて１９ａ〜１９ｐはそれぞれ出力
端子ａ〜ｐに接続した出力用のスイッチングトランジス
タ、２０ａ〜２０ｐはそれぞれトランジスタ１９ａ〜１
９ｐのベースに接続したＮＯＲゲート、２１ａ〜２１ｈ
はカウンタ６からの入力端子Ａ〜ＤとＮＯＲゲート２０
ａ〜２０ｐとの間に接続したＮＡＮＤゲートで、これら
で２進−１６進のデコーダを構成している。

このデコーダ７はａ〜ｐの１６種類の出力を発生するこ
とができるものであるがここではそのうちのａ〜ｌの１
２個だけを用いて１２チヤンネルの選局を行うようにし
、ｍ〜ｐの４個の出力端子に出力が発生された場合には
自動的に飛越すようにしている。

選局時にカウンタ６にカウント入力として加えるための
クロックパルスを発生するパルス発生回路８においては
、３つのトランジスタ２２，２３゜２４を順次接続し、
トランジスタ２２のベースには発振周波数決定用の抵抗
２５とコンデンサ２６とを接続し、かつ発振制御用のト
ランジスタ２７を接続する。

トランジスタ２２のコレクタとトランジスタ２３のベー
スとを接続しさらにそれらトランジスタ２２のコレクタ
とトランジスタ２３のベースの接続点は発振制御用のト
ランジスタ２９を介して接地する。

発振したクロックパルスをトランジスタ２４のコレクタ
から出力端子ＣＬに取り出すようにし、この出力はまた
トランジスタ２２のベース回路とアース間に接続したト
ランジスタのベースに加え、さらにトランジスタ２２の
エミッタに接続したトランジスタ２７のベースにも加え
ておく。

トランジスタ２９のベースに発振させるときに低レベル
となる発振制御信号を入力端子ＯＣから加えるようにし
ている。

入力端子ＯＣに加えられる発振制御信号が高レベルであ
ると発振は停止している。

一方、入力端子ＯＣに加えられる発振制御信号が低レベ
ルになると発振作用を行い、発振制御用信用が低レベル
である限りクロックパルスを出力端子ＣＬに発生し、発
振制御信号が高レベルになったときに発振を停止する。

図中に記載した如き回路定数に設定した場合、クロック
パルスのくり返し周波数は約２ＫＨｚである。

次に、このようにして発生したクロックパルスを用いて
カウンタ６を駆動し選局動作を行なう制御回路９におい
ては、ＮＯＲゲート３０Ｕ、３０Ｄからなるフリップフ
ロップ３１と、ＮＯＲゲート３２Ｕ、３２Ｄ、３３Ｕ、
３３Ｄを主として備え、ＮＯＲゲート３０Ｕと３３Ｕに
はカウントアツプ用のスイッチ１２Ｕの操作時に入力端
子ＵＰに加えられる低レベルの入力を反転器３４Ｕで反
転して加え、ＮＯＲゲート３０Ｄと３３Ｄにはカウント
ダウン用のスイッチ１２Ｄの操作時に入力端子ＤＮに加
えられる低レベルの入力を反転器３４Ｄで反転して加え
る。

フリップフロップ３１の出力はそれぞれＮＯＲゲート３
２Ｕと３２Ｄに加えてパルス発生回路８から入力端子Ｃ
Ｌに加えられるクロックパルスをゲートし、さらにＮＯ
Ｒゲート３３Ｕ、３３Ｄで反転器３４Ｕ、３４Ｄの出力
と合成して出力端子ＵＣＬ、ＤＣＬからカウント入力と
してカウンタ６に加える。

ＮＯＲゲート３３Ｕ。３３Ｄの出力を反転器３５Ｕ、３
５Ｄで反転したものも出力端子ＵＣＬ、ＤＣＬからカウ
ント入力としてカウンタ６に加える。

また、手動による選局時および飛越時にパルス発生回路
８を動作させるために、選局用のスイッチ１１ａ〜１１
１から入力端子ＣＨに加えられた入力と、デコーダ７の
出力端子ｍ〜ｐから入力端子ＳＫＰに加えられた入力を
反転器３６で反転したものとを、ＮＯＲゲート３７を介
して出力端子ＯＣからパルス発生回路８に発振制御信号
として加える。

３８．３９はバッファ増幅用の増幅器である。

次に、このような構成における選局動作について説明す
る。

まず、仮に、カウンタ６におけるフリップフロップ１５
Ａ〜１５Ｄの出力が“００００”であってデコーダ７に
おけるトランジスタ１９ａが導通し、端子ａから低レベ
ルの出力が発生し他の端子ｂ〜ｐの出力は高レベルにな
っているとする。

このときには可変抵抗器２ａに電流が流され、この可変
抵抗器２ａで設定されている選局用電圧が取り出されて
ａチャンネルが選局されでいる。

この状態において、遠隔操作もしくは手動操作により順
次選局用のスイッチ１２Ｕ、１２Ｄのうちのアップ選局
スイッチ１２Ｕが閉じられると、端子ＵＰへの入力が低
レベルになる。

このため反転器３４Ｕの出力が高レベルになり、フリッ
プフロップ３１を第１の状態にセットする。

ここで第１の状態とはＮＯＲゲート３０Ｕの出力が低レ
ベルになりＮＯＲゲート３０Ｄの出力が逆に高レベルに
なる状態である。

これと逆の状態を第２の状態とする。

この第１の状態の出力によりＮＯＲゲート３２Ｕの出力
が高レベルになり、ＮＯＲゲート３３Ｕから端子ＵＰへ
の入力を通過させて出力を発生しまた反転器３５Ｕで反
転し、それぞれ端子ＵＣＬとＵＣＬからカウンタ６にカ
ウントアツプ用信号として加える。

カウンタ６はカウント用入力の後縁でトリガされるもの
であるので、この場合には端子ＵＰへの入力の後縁すな
わちスイッチ１２Ｕの操作が完了してこれが開いたとき
にトリガされ、カウント内容が１つアップして出力が“
１０００”になり、デコーダ７における出力を端子すに
移動させてｂチャンネルを選局するように切換わる。

以下同様にして、アップ選局スイッチ１２Ｕが操作され
る都度、その操作の後縁でカウンタ６がカウントアツプ
方向に１ステツプづつトリガされ、ｃチャンネル、ｄチ
ャンネル・・・・・・ｌチャンネルと１チヤンネルづつ
順次選局される。

フリップフロップ７ａは次にダウン選局スイッチ１２Ｄ
が操作されたとき、第２の状態になる。

次に、デコーダ７において端子ｌから出力が発生されて
いてｌチャンネルが選局されている状態においてアップ
選局スイッチ１２Ｕが操作されると上述のようにして次
の端子ｍから出力が発生されるようになるのであるが、
この装置では次の端子ｍから端子ｐまでは使用しておら
ずこの間は飛越さなければならないので、このときには
端子ｍ〜ｐに発生される低レベルの出力が制御回路９の
端子ＳＫＰに加えられる。

すると反転器３６の出力が高レベルになり、ＮＯＲゲー
ト３７から低レベルの発振制御信号を発生し、これを端
子ＯＣからパルス発生回路８に加えて、その発振動作を
開始させる。

このためパルス発生回路８の端子ＣＬからクロックパル
スが発生される。

ただし、発振開始までに少しの時間遅れがある。

このクロックパルスは制御回路９中のＮＯＲゲート３２
Ｕ。

３３Ｕおよび反転器３５Ｕを通過し、カウントアツプ用
信号として端子ＵＣＬ、ＵＣＬからカウンタ６に加えら
れる。

従ってこれによってカウンタ６は自動的にアップ方向に
カウントし、デコーダ７の端子ｎ、ｏ、ｐに次々と出力
を発生するが、これら端子ｎ、ｏ、ｐの出力も端子ＳＫ
Ｐに加えられているのでこれらから出力が発生されてい
る間は発振制御信号が発生され続けてクロックパルスが
続けて発生される。

そしてカウンタ６のカウント出力が再び“００００”に
戻ってデコーダ７の端子ａから出力が発生されると、端
子ＳＫＰへの入力が無くなり発振制御信号も無くなるの
でパルス発生回路８はクロックパルスの発生を停止する
。

これにより、カウンタ６のカウントが停止され、ａチャ
ンネルが選局されることになる。

このようにして、アップ方向への順次選局時における１
チヤンネルからａチャンネルへの自動飛越が行なわれる
ものである。

カウントダウン方向への順次選局動作も基本的には上述
のアップ方向への順次選局と同様であり、選局スイッチ
１２Ｄが閉じられると端子ＤＮへの入力が低レベルにな
り、フリップフロップ３１が第２の状態にセットされる
。

従って、この場合にはＮＯＲゲート３０Ｄの出力が低レ
ベルになり、以下、ＮＯＲゲート３２Ｄ、３３Ｄの出力
と反転器３５Ｄの出力が端子ＤＣＬおよびＤＣＬからカ
ウンタ６へカウントダウン信号として加えられる。

これにより、例えば１チヤンネルが選局されていたとす
ると次ににチャンネルが選局されるようになる。

以下同様にして、ダウン選局スイッチ１２Ｄが操作され
る都度１チヤンネルづつに→ｊ→ｉ・・・・・・とダウ
ン方向に選局される。

ａチャンネルが選局されているときにダウン選局スイッ
チ１２Ｄが操作された場合にも、やはり次の端子ｐ〜ｍ
に出力が発生される間に端子ＳＫＰに入力が加えられ、
発振制御信号が発生されて、クロックパルスが発生され
、これがＮＯＲゲート３２Ｄ、３３Ｄおよび反転器３５
Ｄを介してカウンタ６にカウントダウン用信号として加
えられることにより、自動的に次のｌチャンネルが選局
されるようになる。

次に、スイッチ盤１０の操作により選局すべきチャンネ
ルが直接指定された場合の動作について説明する。

ここでも、最初はａチャンネルが選局されているものと
仮定する。

この状態において、次にｉチャンネルを選局するように
スイッチ盤１０のスイッチ１１ｉが操作されたとすると
、このときにはデコーダ７におけるｉチャンネル用の端
子ｉの出力は高レベルであるので、その出力が制御回路
９の端子ＣＨに加えられる。

この端子ＣＨへの入力は２個の反転器３８，３９で形成
された後、ＮＯＲゲート３０Ｕに加えられるので、フリ
ップフロップ３１を第１の状態にセットしてＮＯＲゲー
ト３０Ｕの出力を低レベルにする。

この状態は上述のアップ方向順次選局の場合と同様であ
る。

従って、この直接選局の場合にはカウンタ６はカウント
アツプの方向のみに制御される。

一方、端子ＣＨへの入力はＮＯＲゲート３７にも加えら
れるのでその出力は低レベルになって発振制御信号を端
子ＯＣからパルス発生回路８に加える。

これによりパルス発生回路８が動作してその端子ＣＬに
クロックパルスが発生され、このクロックパルスはＮＯ
Ｒゲート３２Ｕ、３３Ｕおよび反転器３５Ｕをそれぞれ
通過し、端子ＵＣＬおよびＵＣＬからカウンタ６にカウ
ントアツプ用信号として加えられる。

これにより、カウンタ６はカウントアツプ方向にカウン
トし、選局するチャンネルをａ→ｂ→ｃ・・・・・・と
切換える。

そして、ｉチャンネルの位置までこのカウントが行われ
ると、端子ｉからの出力が低レベルになるので端子ＣＨ
への入力が低レベルになり、同発振制御信号も低レベル
になってパルス発生回路８からのクロックパルス発生動
作が停止され、以後カウントが行なわれなくなってその
ｉチャンネルの選局状態を維持する。

このようにして、ｉチャンネルが直接選局されることに
なる。

もちろん、他のチャンネルの場合にも全く同様である。

なお、このときクロックパルスの周波数を充分に高くし
ておけば、スイッチが操作されて閉じられている一瞬の
間にこのような選局動作を完了することができる。

また、ｋチャンネルを選局しているときにｃチャンネル
を直接選局するような場合にはデコーダ７の端子ｍから
ｐの間を飛越さなければならないが、この飛越動作も上
記のカウントアツプ時の動作と同様に行なわれて、ｋ→
ｌ→ａ→ｂ→ｃチャンネルと自動的に選局されることは
いうまでもない。

このようにして、この装置においてはアップ方向および
ダウン方向の順次選局も、直接選局も全て良好に行なわ
れるものである。

第２図において制御回路９中に設けられているＮＯＲゲ
ート４０は、選局時に端子ＤＦＦにディフィート用信号
を発生するためのものである。

なお、上記実施例においてはカウンタのカウントアツプ
とカウントダウンを制御する手段としてフリップフロッ
プとゲートとを用いているが、この他にも同様の動作を
行なうものであれば任意の回路構成が採用されることは
いうまでもない。

また、電子的切換手段として上記のようなカウンタとデ
コーダとの組合わせ構成の他に、リングカウンタ構成の
ものであっても全く同様である。

このように電子的な切換回路を用いるとディジタル回路
技術を多く用いることができるので、集積回路（以下Ｉ
Ｃという）素子化が容易に可能となる。

特に、チャンネル切換回路５の部分はＩＣ化に適し、第
１図中に示したように一点鎖線で囲まれた内部を１〜数
個のＩＣ素子で作成することができる。

図は１個のＩＣ素子で作成した場合を示し、２重丸は外
部回路との接続のために必要な端子の主なものを示して
いる。

もちろん２個以上のＩＣ素子で作成した場合にはそれら
相互間の接続のための端子が必要である。

以上のようにして、ＩＣ化した電子的なチャンネル切換
回路により選局が行なわれるのであるが、このような装
置においては電源投入時におけるチャンネルが一定しな
いという問題がある。

つまり、チャンネル切換回路中のカウンタあるいはリン
グカウンタ等では電源が投入されたときに最初にどのよ
うなカウント状態になるかが一定していないので、視聴
者が使用時に電源を投入したときにどのチャンネルにな
るかが全くわからず、その時々によって色々なチャンネ
ルがランダムに選択されてしまうのである。

もちろん、その後に上記のような手段によりチャンネル
を指定すれば希望のチャンネルを選局することができる
のであるが、電源投入時に最初にどのチャンネルが選択
されるかが一定していないということは視聴者に使用時
の不安定感を与え、使用感という点で大きいマイナス要
素となる。

このため、この種の選局装置においては、たとえば特公
昭５１−３４４１号公報等に見られるように、電源投入
時にコンデンサを用いた時定数回路によってチャンネル
切換回路をリセットし強制的に一定の選局状態にするこ
とが行なわれている。

この手段を上述の装置に適用すると、第２図中に示した
ように、カウンタ６のフリップフロップ１５Ａ〜１５Ｄ
の各Ｑ出力端子にそれぞれトランジスタ４１Ａ〜４１Ｄ
を接続し、それらのベースを全てトランジスタ４２のコ
レクタに接続し、このトランジスタ４２のベースに抵抗
４３とコンデンサ４４とからなる時定数回路を接続する
ものとなる。

電源投入時にはコンデンサ４４の端子電圧が上昇するま
での間トランジスタ４２が遮断してトランジスタ４１Ａ
〜４１Ｅを導通させ、フリップフロップ１５Ａ〜１５Ｄ
をそれらのＱ出力端子が低レベルになるように強制的に
リセットするのである。

ところが、このようにしてカウンタ６のフリップフロッ
プ１５Ａ〜１５Ｄをリセットするようにしたものでは、
コンデンサ４４をＩＣ素子の中に作成することができず
外部に付加接続しなければならないためにＩＣ素子に新
たに端子４５を１側設けなければならないという欠点が
ある。

ＩＣ素子においては、よく知られているように端子数を
極力少なくするように設計する必要があるので、上記の
ように端子を増加する必要のある従来のものは非常に都
合の悪いものである。

そこで本発明は、このような不都合が一切無く、ＩＣ化
した場合にも端子数を増加することなく電源投入時の最
初の選局チャンネルを特定チャンネルに一定させること
のできる選局装置を提供することを目的とし、このため
に、電子的切換回路の外部に選局のために接続されてい
る選局用スイッチのいずれか１個に、電源投入後一定期
間だけスイッチの操作状態と同じ状態を生ぜしめる初期
チャンネル設定回路を接続し、この初期チャンネル設定
回路により、電源投入後に直ちに当該設定回路が接続さ
れているチャンネルを選局するように電子的切換回路を
動作させるように構成して、電源投入時には常に一定の
チャンネルが選局されるようにしたことを特徴とするも
のである。

以下、本発明の一実施例について第３図、第４図を参照
して詳細に説明する。

なお、この第４図のものは初期チャンネル設定回路４６
の部分を除いては第１．第２図のものと同様であるので
、同一部分には同一符号を付して説明を省略する。

この実施例のものは電源投入時に必ずａチャンネルをま
ず選択するように設定したものであって、そのための初
期チャンネル設定回路４６には、ａチャンネル選局用の
選局スイッチ１１ａと並列に接続したトランジスタ４７
と、電源投入時に一定期間（たとえば１０ｍ５）だけこ
のトランジスタ４７を導通させるようにベースに接続し
たコンデンサ４８と抵抗４９とからなる時定数回路とを
設けている。

なお、５０，５１５２はスイッチ１１ａ〜１１１と端子
ＣＨとの間に設けた雑音混入防止用のフィルター回路を
構成する抵抗とトランジスタである。

このような構成によれば、電源投入時には一定期間だけ
トランジスタ４７が導通するので選局スイッチ１１ａが
閉じられたのと同じことになり、電源投入直後にカウン
タ６がａチャンネル以外を選局する状態になったとして
も、このトランジスタ４７が導通していることによって
前述の直接選局動作と同様の選局作用が行なわれて強制
的にａチャンネルを選局する状態になる。

この動作は電源投入直後に直ちに行なわれるので、視聴
者に対しては電源投入時からａチャンネルが選択されて
いたものとみなすことができ、電源投入時には必らずａ
チャンネルが選択されるという安定感を視聴者に与える
ことができて使用感の良い装置にすることができること
になる。

第５図は第２の実施例を示し、電源投入直後における上
述のような動作をさらに確実にするようにしたものであ
る。

すなわち、電源投入後に制御回路９を制御するためには
上記のようにトランジスタ４７のベースに接続したコン
デンサ４８を抵抗４９とからなる時定数回路の時定数に
よって定まる一定期間だけトランジスタ４７を導通させ
て端子ＣＨに駆動電流を印加するのであるが、制御回路
９を制御するためには一定以上の駆動電流の大きさが心
安であり、常に上記のａチャンネルに到るまで駆動する
ためにはこの一定以上の駆動電流をある程度以上長く一
定電流以上に維示する必要がある。

ところが、トランジスタ４７のベース側の時定数回路の
時定数を大きくしてトランジスタ４７からの駆動電流を
長期間大きく保とうとすると、電源スィッチが短い間隔
で切断・投入された場合に駆動電流の供給時間が短くな
ってしまって動作が不確実になるおそれがある。

そこでこの第５図の装置では時定数回路の時定数を大き
くするのではなく、スイッチ１１ａ〜１１１と端子ＣＨ
との間に接続されている雑音混入防止用のフィルタ回路
をダイオード５３を介して端子ＣＨに接続するようにし
て誤動作のおそれをなくしている。

すなわち、このダイオード５３がない場合にはトランジ
スタ４７からの電流が端子ＣＨ側とフィルタ回路の抵抗
５１とに分流して早い時期に駆動最低電流以下になるお
それがあるが、このようにダイオード５３を設けておく
と電源投入時にトランジスタ４７のエミッタから抵抗５
１の方へ流れる電流を無くすることができ、制御回路９
に加える駆動電流を長い間一定電流以上に維持しておく
ことができるのである。

さらに第６図は初期チャンネル設定回路４６の側からの
雑音混入も防止した実施例で、トランジスタ４７のベー
スに雑音バイパス用のコンデンサ５４を接続するととも
に、さらにコンデンサ４８と直列にコイル５５を接続し
て電源からの雑音の混入を防止するようにしている。

電源から混入する雑音は周波数の高いものが多いのでコ
ンデンサ５４とコイル５５の値を適当に選定しでおけば
充分に阻止することができ、しかもこのコイル５５を挿
入したことによる電源投入時の時定数回路の動作への悪
影響もほとんど無くすることができる。

このコンデンサ５４とコイル５５は一方のみでよい場合
もある。

なお、以上の実施例では初期チャンネル設定回路４６に
用いるスイッチング素子としてトランジスタを用いたも
のを示したが、第７図に示した実施例のように互いに逆
極性にして直列に接続したダイオード５６．５７を用い
、その両端をスイッチ１１ａ〜１１１と端子ＣＨとそれ
ぞれ接続し、中点に時定数回路を接続するようにしても
よいものである。

また、以上説明したような構成においては、初期チャン
ネル設定回路４６は電子的切換回路の外部に接続された
選局用のスイッチ１１ａに接続するようにしているので
、チャンネル切換回路５の内部に手を加える心安が全く
なくなり、一点鎖線で囲んだ部分をＩＣ素子によって作
成する場合にも端子数を増す必要がなく、外部回路だけ
で実現することができるという効果が得られることにな
る。

従って、ＩＣ素子化するに際しての障害が皆無となり、
ＩＣ素子化に大きく貢献することができるものである。

なお、この初期チャンネル設定回路４６は上記実施例で
示した回路構成以外であっても、電源投入後に一定期間
だけスイッチングされるものであれば任意に用いること
ができることはもちろんであり、また、ａチャンネル以
外のチャンネルに設定したい場合にはその設定希望のチ
ャンネルの選局スイッチに接続しておけばよいこともい
うまでもない。

また、カウンタとデコーダとによる電子的切換回路の他
にリングカウンタ等で構成した電子切換回路を用いる選
局装置にも本発明を実施することができ、その場合には
図中のカウンタとデコーダの部分をリングカウンタ等で
置換えればよいのである。

さらに、上記実施例のものは選局用のスイッチとして選
局操作時に閉成される常開形のものを用いた構成である
ので初期チャンネル設定回路として電源投入時に一定期
間だけ導通状態になるものを並列に接続して用いたが、
選局用のスイッチとして常閉形のものを用いるように構
成されている場合には初期チャンネル設定回路として電
源投入時に一定期間だけ遮断状態になるものをスイッチ
と直列に接続して用いる必要があり、いずれの場合にも
、電源投入時から一定期間だけ選局用のスイッチが操作
されたのと同じ効果を生ぜしめる回路を用いればよいも
のである。

以上詳述したように本発明によれば、電子的切換回路自
体を変更するのではなく、その外部に接続されている選
局用のスイッチのいずれか１個に初期チャンネル設定回
路を接続するようにしているので、電源投入時に必ず一
定のチャンネルを選局するようにして視聴者に使用に際
しての安定感を与えることのできる使用性の良い装置を
、集積回路素子化するのに適した構成で得ることができ
るものである。

【図面の簡単な説明】

第１図は電子的切換回路を用いた一例の選局装置の回路
図、第２図は従来の選局装置の要部の回路図、第３図お
よび第４図は本発明の一実施例における選局装置の回路
図、第５図、第６図および第７図はそれぞれ本発明の別
の実施例における選局装置の要部の回路図である。１・・・・・・選局用電圧設定回路、５・・・・・・チ
ャンネル切換回路、６・・・・・・カウンタ、７・・・
・・・デコーダ、８・・・・・・パルス発生回路、９・
・・・・・制御回路、１０・・・・・・スイッチ盤、１
１ａ〜１１１・・・・・・選局用のスイッチ、４６・・
・・・・初期チャンネル設定回路、４７・・・・・・ト
ランジスタ、４８・・・・・・時定数回路用のコンデン
サおよび抵抗、５０，５１，５２・・・・・・フィルタ
回路用の抵抗およびコンデンサ、５３・・・・・・ダイ
オード、５４・・・・・・コンデンサ、５５・・・・・
・コイル、５６゜５７・・・・・・ダイオード。

Claims

【特許請求の範囲】１電子チューナに印加する選局用電圧をチャンネル毎
に設定した選局用電圧設定回路と、上記選局用電圧を電
子回路的に選択する電子的切換回路と、この電子的切換
回路に切換用のパルスを供給するパルス発生回路と、チ
ャンネル毎に設けられ上記電子的切換回路の切換状態を
チャンネル毎に制御する選局用のスイッチと、この選局
用のスイッチと上記電子的切換回路との間に設けられた
制御回路とを備えるとともに、上記選局用のスイッチの
うちの予め定めた所定の１個に、電源投入後の一定期間
だけそのスイッチが操作された状態と同じ状態を生ぜし
める初期チャンネル設定回路を接続し、電源投入時には
上記初期チャンネル設定回路により必ずその接続されて
いるスイッチのチャンネルを選局するようにしたことを
特徴とする選局装置。２電子的切換回路と、パルス発生回路とは集積回路素
子内に組込んで作成されたものであり、選局用のスイッ
チはこの集積回路素子の外部に接続されたものであるこ
とを特徴とする特許請求の範囲第１項記載の選局装置。３初期チャンネル設定回路はその動作時間を決定する
時定数回路と雑音混入防止用のフィルタ素子を有するも
のであることを特徴とする特許請求の範囲第１項記載の
選局装置。４初期チャンネル設定回路は所定のスイッチと並列に
なるように接続されたトランジスタを有し、そのトラン
ジスタのベースに時定数回路が接続されたものであるこ
とを特徴とする特許請求の範囲第１項記載の選局装置。５初期チャンネル設定回路は、互いに逆極性にして直
列に接続され、かつその直列回路が所定のスイッチと並
列になるように接続された２個のダイオードを有しその
２つのダイオードの中点に時定数回路が接続されたもの
であることを特徴とする特許請求の範囲第１項記載の選
局装置。