JPS5869111A - アナログ・ディジタル変換器 - Google Patents
アナログ・ディジタル変換器Info
- Publication number
- JPS5869111A JPS5869111A JP56167548A JP16754881A JPS5869111A JP S5869111 A JPS5869111 A JP S5869111A JP 56167548 A JP56167548 A JP 56167548A JP 16754881 A JP16754881 A JP 16754881A JP S5869111 A JPS5869111 A JP S5869111A
- Authority
- JP
- Japan
- Prior art keywords
- level
- analog
- voltage
- reference voltage
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本兄明は＠−性の潰れた夾ハＪ注の高いアナログ・ディ
ノタル／に侠命に関する。
ノタル／に侠命に関する。
尚速度なアナログ・ディノタルｆｓｅ行ｖアナログ・デ
ィノタル茨侠器（Ａ／Ｄ亥侠器）として第１図に示す如
く＃１成され７′こ亜は列形のものが知らｉｔている０
このＡ／Ｄ亥灰命は２ピットｌラス２ピ、トの４ピ、ト
形のものであり、前段変換部と俊段変洪部とによシ構成
されている。
ィノタル茨侠器（Ａ／Ｄ亥侠器）として第１図に示す如
く＃１成され７′こ亜は列形のものが知らｉｔている０
このＡ／Ｄ亥灰命は２ピットｌラス２ピ、トの４ピ、ト
形のものであり、前段変換部と俊段変洪部とによシ構成
されている。
即ち１．サンプル回路１にサンプル・ホールドされたア
ナログ信号は、前段変換部の並列に設けられた比較器Ｊ
ａ ｒ ２ｂ ｒ ２ ｃに共通に人力され、直列に
接続された抵抗Ｊａ、Ｊｂ、ＪＣｎ３ｄ４ｆ定電流源３
ｅＷこて駆動し″Ｌ侍た複畝Ｏ比ｌＩＲ基準電圧とそれ
ぞれレベル比較される。こノ（らの比較器２ｍ、２ｂ、
Ｉｌｃの比較結果ｔエンコーダ４に人力して前記アナロ
グ信号レベルを粗弁別してなる上位２ビツトの７”４ノ
タルデータを得ている。またこのエンコーダ４の出力を
局部Ｄ／Ａ変洪器５に入力して上Ｍｔ ’ｆ’ ４ノタ
ルｒ−タに対応した再生アナログ信号ｔ−僧、と２Ｌ１
差分器６に入力して前記入力アナログ信号との差を求め
る。このアナログ１ｇ号走は上記創設りｒイジタル変俣
処理によって変換されることのなかった最小弁別レベル
以下の１Ｂ号成分からなるものである。餞ってこの走分
器６の出力ｋｍ段の並列構成さ扛た比ＩＩＲ器７ｍ 、
７ｂ 、 ７ｅｆＬ共通に４ひき、直列に接続＝１１
だ抵抗Ｈａ。
ナログ信号は、前段変換部の並列に設けられた比較器Ｊ
ａ ｒ ２ｂ ｒ ２ ｃに共通に人力され、直列に
接続された抵抗Ｊａ、Ｊｂ、ＪＣｎ３ｄ４ｆ定電流源３
ｅＷこて駆動し″Ｌ侍た複畝Ｏ比ｌＩＲ基準電圧とそれ
ぞれレベル比較される。こノ（らの比較器２ｍ、２ｂ、
Ｉｌｃの比較結果ｔエンコーダ４に人力して前記アナロ
グ信号レベルを粗弁別してなる上位２ビツトの７”４ノ
タルデータを得ている。またこのエンコーダ４の出力を
局部Ｄ／Ａ変洪器５に入力して上Ｍｔ ’ｆ’ ４ノタ
ルｒ−タに対応した再生アナログ信号ｔ−僧、と２Ｌ１
差分器６に入力して前記入力アナログ信号との差を求め
る。このアナログ１ｇ号走は上記創設りｒイジタル変俣
処理によって変換されることのなかった最小弁別レベル
以下の１Ｂ号成分からなるものである。餞ってこの走分
器６の出力ｋｍ段の並列構成さ扛た比ＩＩＲ器７ｍ 、
７ｂ 、 ７ｅｆＬ共通に４ひき、直列に接続＝１１
だ抵抗Ｈａ。
ｇｂｒ８ｃ 、８ｄｆ定１１１ ｔｌＬ ＩＩＭ ８
ｍにて駆動して得られる＄２の比較基準電圧とレベル比
較する。
ｍにて駆動して得られる＄２の比較基準電圧とレベル比
較する。
この比軟ビ；：ｙａ、ｙｂ、ｙｃり比較結果をエンコー
ダ９に侍て、１・″位２ピットの１イノタルｒ−夕會得
る。尚、Ｂ１１段変換部の比較基準電圧源は、後段変換
部の比叔基卑′−出左の２°倍（但し、ｎは下位ビット
数）Ｖこ設定さ扛る。これによりエンコーダ４，９の出
力とじ−Ｃ１上位２ピットと下位２ビツトからなる計４
ピットｖｒイノタル信号を得る。
ダ９に侍て、１・″位２ピットの１イノタルｒ−夕會得
る。尚、Ｂ１１段変換部の比較基準電圧源は、後段変換
部の比叔基卑′−出左の２°倍（但し、ｎは下位ビット
数）Ｖこ設定さ扛る。これによりエンコーダ４，９の出
力とじ−Ｃ１上位２ピットと下位２ビツトからなる計４
ピットｖｒイノタル信号を得る。
このように４１１１敗されたＡ／Ｄ＆侠指によれば、並
列的なレベル比較と、Ｒ５４ｈ反に対応した基準レベル
を多段に６犀したレベル比較とによシ、高速度で高梢嵐
なアナログ・１イノタル質侠処理を行い得る。ところが
、こりＡ／Ｄ震侠益では、局部Ｄ／Ａ ｉ侯器５１こよ
って上位２ビツトのｆ４ジタルデータが示すアナログ電
圧を得、入力アナログ電圧との差を求めてＦＩＭビット
の変換に供すると云うアナログ処理Ｃ必賛とする。この
局＠ Ｄ／Ａ変換器５は、例えは第２図（ａ）に示すよ
うに、トランジスタからなる電流ス１ッチと、これらの
電流スイッチによって電流が切俟見られるラダー抵抗と
によって構成される。この為、上ｍｌラダー抵抗のはら
つきと、電流の釦鯛と１（よってｔｇ４アナログ着圧に
鵬差が生じ易い。即ち、この第２図（ａ）にボす局＠ｌ
）／’ＡｆＭｂｔよ台１的に四図伽）の如く示され、抵
抗Ｗｃ＊ ＲＢおよびトランジスタＴＨのベース・エミ
、り１−電圧Ｖ□のばらつきによってその出力゛電圧ｖ
０に久のような誤差が生じる。 Ｉｌｌも、編走分をＡ
Ｖ、Δ町。
列的なレベル比較と、Ｒ５４ｈ反に対応した基準レベル
を多段に６犀したレベル比較とによシ、高速度で高梢嵐
なアナログ・１イノタル質侠処理を行い得る。ところが
、こりＡ／Ｄ震侠益では、局部Ｄ／Ａ ｉ侯器５１こよ
って上位２ビツトのｆ４ジタルデータが示すアナログ電
圧を得、入力アナログ電圧との差を求めてＦＩＭビット
の変換に供すると云うアナログ処理Ｃ必賛とする。この
局＠ Ｄ／Ａ変換器５は、例えは第２図（ａ）に示すよ
うに、トランジスタからなる電流ス１ッチと、これらの
電流スイッチによって電流が切俟見られるラダー抵抗と
によって構成される。この為、上ｍｌラダー抵抗のはら
つきと、電流の釦鯛と１（よってｔｇ４アナログ着圧に
鵬差が生じ易い。即ち、この第２図（ａ）にボす局＠ｌ
）／’ＡｆＭｂｔよ台１的に四図伽）の如く示され、抵
抗Ｗｃ＊ ＲＢおよびトランジスタＴＨのベース・エミ
、り１−電圧Ｖ□のばらつきによってその出力゛電圧ｖ
０に久のような誤差が生じる。 Ｉｌｌも、編走分をＡ
Ｖ、Δ町。
Δ８１ΔｖＭｌとしてそれぞれ示すと、なる関係の誤差
が生じる。但し、ｖ、龜徂仇Ｒ１の両端電圧であシ、Ｉ
ＣはトランジスタＴＲのコレクタ電圧である。しかして
、抵仇町・Ｒ８のベア性の誤差は一般に±０．５ ％程
表存在し、よたＶ□のほらつきは±１ ｍＶ機芙仔在す
る。こり為、ＲｏとＲ８とが寺しいとしても、取愚の吻
合、出力電圧Ｖ。のａ１４差 Δｖｏ／ｖｏユ±１％ が生じる。この＃４走に起因するＡ／Ｄ涙換誤差を防ぐ
には、上記出力電圧ａｌｊｆ釦Ｉ ＬＳＢ以下に抑える
ことが必要でめり、億めて尚鞘゛嵐な局部Ｄ／Ａ変換器
を必要とする。１１ここの１差を抑えることができない
砺会、第３凶にボすように上位ビットのビットデータ変
化点において、虐１一つなぎ誤差が発生し、結局＠細注
の良い筒拮震ナアナロク・ディノタル変侠でなし侍なく
なる。
が生じる。但し、ｖ、龜徂仇Ｒ１の両端電圧であシ、Ｉ
ＣはトランジスタＴＲのコレクタ電圧である。しかして
、抵仇町・Ｒ８のベア性の誤差は一般に±０．５ ％程
表存在し、よたＶ□のほらつきは±１ ｍＶ機芙仔在す
る。こり為、ＲｏとＲ８とが寺しいとしても、取愚の吻
合、出力電圧Ｖ。のａ１４差 Δｖｏ／ｖｏユ±１％ が生じる。この＃４走に起因するＡ／Ｄ涙換誤差を防ぐ
には、上記出力電圧ａｌｊｆ釦Ｉ ＬＳＢ以下に抑える
ことが必要でめり、億めて尚鞘゛嵐な局部Ｄ／Ａ変換器
を必要とする。１１ここの１差を抑えることができない
砺会、第３凶にボすように上位ビットのビットデータ変
化点において、虐１一つなぎ誤差が発生し、結局＠細注
の良い筒拮震ナアナロク・ディノタル変侠でなし侍なく
なる。
本発明はこのようｌ事情ｔ４慮してなされたもので、そ
のｈ的とするところは、局部Ｄ／Ａ変供器の誤差に起因
するつなき１走の発生を招くことなしに、ＩｊＬ−性の
良い筒軸度なアナログ・ｒイソタル変侠′？Ｉ：尚運度
に火付することのできル実用性の尚いアナログ・ディノ
タル変換器を提供することにある。
のｈ的とするところは、局部Ｄ／Ａ変供器の誤差に起因
するつなき１走の発生を招くことなしに、ＩｊＬ−性の
良い筒軸度なアナログ・ｒイソタル変侠′？Ｉ：尚運度
に火付することのできル実用性の尚いアナログ・ディノ
タル変換器を提供することにある。
本発明の輪資は、並列に奴けられた、複数の比較器にて
アナログ人力信号を複畝の比較基準電圧と比較してその
比ｅＭ＊から上位ビットのｒィジタルデータを求めると
共に、上記比較軸来に従ってアナログ人力信号のレベル
に最も近い高レベルの基準電圧と低レベルの基準電圧と
倉遍択的に抽出してこれらの基準電圧を分圧器の内端に
人力して分圧し、複数の２次基準電圧を得て前１アナロ
グ人力信号に８びレベル比較して下位ビットのｒイソタ
ルｒ−タを求めることによ・り、つなざ、１ｌｉ４差の
発生を防止して＠細注か艮く、ＩＲＵ稽震ｌアナログ・
ｒイノタル変侠を−」舵としたものである。
アナログ人力信号を複畝の比較基準電圧と比較してその
比ｅＭ＊から上位ビットのｒィジタルデータを求めると
共に、上記比較軸来に従ってアナログ人力信号のレベル
に最も近い高レベルの基準電圧と低レベルの基準電圧と
倉遍択的に抽出してこれらの基準電圧を分圧器の内端に
人力して分圧し、複数の２次基準電圧を得て前１アナロ
グ人力信号に８びレベル比較して下位ビットのｒイソタ
ルｒ−タを求めることによ・り、つなざ、１ｌｉ４差の
発生を防止して＠細注か艮く、ＩＲＵ稽震ｌアナログ・
ｒイノタル変侠を−」舵としたものである。
以下、図面を＃照して本発明の一実施例につき説明する
。
。
第４図は夾施例に係るＡ／Ｄ質侠器の概略構成図で、こ
こでは２ビ、トゲラス２ビツト（Ｌ）４ビツト変換のも
のが示される。アナログ人力ｌｆｉ号はサングル１ｇ回
路１１によりサングル・ホールドされて並列に１１成さ
れ九３つの比較６１２ｍ。
こでは２ビ、トゲラス２ビツト（Ｌ）４ビツト変換のも
のが示される。アナログ人力ｌｆｉ号はサングル１ｇ回
路１１によりサングル・ホールドされて並列に１１成さ
れ九３つの比較６１２ｍ。
１２ｂ、１２ｃにそれぞれ共通に人力される。
これらの比’ｆｌｅａ ７２ ｍ ＋ １２ ｂ ａ
Ｉ Ｚ ｃには、基準電圧発生−１３が発生し７’Ｃ次
足レベルの比較基準電圧がそれぞれ与えし扛でふ・す、
削紀アナログ人力電圧はこれらの比べ基準電圧とそれぞ
れレベル比較ざｆＬる。上ムじ＃、準′亀電圧生器１３
は、一端を所定電位Ｖｒｅｆに１足してなる直列に接続
された４つの抵抗１３ ａ ｒ １３ ｂ ｒＩ Ｊ
ｅ ｐ ｌ ｊ ｄに定電流源ノ３ ｅ Ｖ（−より一
定電ｍｋ供給、シ、谷抵抗１３ｍ、ｌＪｕ、１３ｅｒ１
３ ｄ、＋７）端子から６Ｔ定レベルＪ）基準電圧を発
生させるものである。しかして、各基準電圧は、例えば
ｖｒｅｆ ｌ ｖ目１ ｖ、ｏ ｔ ＶＯＩ ｒ ｖｏ
ｏとし°Ｃ一定レベし走に定められる。尚、Ｖｒｅｆと
ＶＯＯとのレベル差はアナログ入力端子のダ１ナミック
レンノと等しく設足８れる。でしてｍｊｌ ６己比較器
１２ｍ、１２ｂ、１２ｃはこノしらの基準電圧のうち、
Ｖａｌｅ ＶＩｏ ＊ Ｖｏｔ ’ｔ＜れぞれ人力しテ
アナログ人力′鴫圧のレベル■１ｎとレベル比較し、Ｎ
、ｔｉ’ｆ’ Ｖｉｔ ｒ Ｖｓｏ ｒ Ｖｏｔ ＜ｖ
ｉｎなるとき、−理１１”なる信号ｔ１筐たその個の場
合には驕塊１θ”なる信号を比戟結来として出力するよ
うになっている。
Ｉ Ｚ ｃには、基準電圧発生−１３が発生し７’Ｃ次
足レベルの比較基準電圧がそれぞれ与えし扛でふ・す、
削紀アナログ人力電圧はこれらの比べ基準電圧とそれぞ
れレベル比較ざｆＬる。上ムじ＃、準′亀電圧生器１３
は、一端を所定電位Ｖｒｅｆに１足してなる直列に接続
された４つの抵抗１３ ａ ｒ １３ ｂ ｒＩ Ｊ
ｅ ｐ ｌ ｊ ｄに定電流源ノ３ ｅ Ｖ（−より一
定電ｍｋ供給、シ、谷抵抗１３ｍ、ｌＪｕ、１３ｅｒ１
３ ｄ、＋７）端子から６Ｔ定レベルＪ）基準電圧を発
生させるものである。しかして、各基準電圧は、例えば
ｖｒｅｆ ｌ ｖ目１ ｖ、ｏ ｔ ＶＯＩ ｒ ｖｏ
ｏとし°Ｃ一定レベし走に定められる。尚、Ｖｒｅｆと
ＶＯＯとのレベル差はアナログ入力端子のダ１ナミック
レンノと等しく設足８れる。でしてｍｊｌ ６己比較器
１２ｍ、１２ｂ、１２ｃはこノしらの基準電圧のうち、
Ｖａｌｅ ＶＩｏ ＊ Ｖｏｔ ’ｔ＜れぞれ人力しテ
アナログ人力′鴫圧のレベル■１ｎとレベル比較し、Ｎ
、ｔｉ’ｆ’ Ｖｉｔ ｒ Ｖｓｏ ｒ Ｖｏｔ ＜ｖ
ｉｎなるとき、−理１１”なる信号ｔ１筐たその個の場
合には驕塊１θ”なる信号を比戟結来として出力するよ
うになっている。
しかしてこれらの比ＩＲ＆ １２ ｍ ＊ １２ ｂ
。
。
１２ｃの出力は並列的に設けられた４つの排他的Ｍ理和
回Ｍ（ＥＸ−ＯＲ） １４ ａ 、 Ｊ ４ ｂ、１４
ｅ。
回Ｍ（ＥＸ−ＯＲ） １４ ａ 、 Ｊ ４ ｂ、１４
ｅ。
Ｊ４ｄの隣接する２つに対してそれぞれ与えられる。Ｅ
Ｘ−ＯＲ７４ｍは１埋１１”信号と比軟も１２ａの出力
とを人力し、ＥＸ−ＯＲ１４ｂｕ比軟器１２ ｍ 、
１２ ｂの谷出力を入力し、ａｘ −ｏｔｔ１４ｃは比
較器１２ ｂ ｅ １２ ｃの各出力を人力し、またＮ
Ｘ−０ＲＪ４ｄは比較器１１ｅの出力と１１ｉ１埋′″
０”信号とを入力してそれぞれ麺塊処理している。これ
らのＥＸ−ＯＲ１４ｍ 、 １４ ｂ、 １４ｃ。
Ｘ−ＯＲ７４ｍは１埋１１”信号と比軟も１２ａの出力
とを人力し、ＥＸ−ＯＲ１４ｂｕ比軟器１２ ｍ 、
１２ ｂの谷出力を入力し、ａｘ −ｏｔｔ１４ｃは比
較器１２ ｂ ｅ １２ ｃの各出力を人力し、またＮ
Ｘ−０ＲＪ４ｄは比較器１１ｅの出力と１１ｉ１埋′″
０”信号とを入力してそれぞれ麺塊処理している。これ
らのＥＸ−ＯＲ１４ｍ 、 １４ ｂ、 １４ｃ。
１４ｄの論理出力をエンコーダ１５に人力し、てエンコ
ード処理し、ここに前配比ｌｌ１１２基準−位Ｖ目＋Ｖ
１・＋ＶＯ１にて弁別されたアナログ入力電圧Ｖｉ。に
対する上位２ビツトのｆ４ノタルガータ′ｔ−侍ている
。
ード処理し、ここに前配比ｌｌ１１２基準−位Ｖ目＋Ｖ
１・＋ＶＯ１にて弁別されたアナログ入力電圧Ｖｉ。に
対する上位２ビツトのｆ４ノタルガータ′ｔ−侍ている
。
一方、触紀基準′−圧発生器１３が発生する比４２基単
電圧Ｖｒ＠ｆ ＊ Ｖ口ｒ ＶＩＯｓ Ｖ＋ｌｊ ＊
ｖｏｏ ｔｘ、ａｌｌ ７ ＫＸ−ＯＲ１４ａ ａ
１４ ｂ ｅ Ｊ ４ ｃ ＃ １４ ｄの出力によっ
て択一的に導通１Ｉｌｌ卸されるスイツナ回路１６ｈｅ
１６ｂ、１６ｃｒノロｄに人力壊れている。これらのス
イッチｌ！Ｊ１１６ ｍ ＋ １６ｂ＋１６ｃ、１６ｄ
ｎ、前記比ｏ、ｉ葉’ｓｔ圧Ｖｒ＊ｆ ｈＶｌｌ ；
ＶＩＯ＋ ＶＯＩ ノうちアナ「１グ人力電圧Ｖｉｎの
レベルよシも尚く、且つ（り中で蛙もレベルの低い承準
′罎圧を廼択して囲動に接続された抵抗１７ｍ、１７ｂ
、１７ａ、）７ｄからなる分圧器の一方の端子に供給す
ると共？’−１上配比軟基準電圧Ｖ目、Ｖ凰０ ＋ ｖ
ｏｔ ｌ ＶＩＩＧのうちからアナログ人力電圧ｖ１ｎ
のレベルよシバ＜、且つその中で坂もレベルの尚い基準
′１圧を遇択して上記分圧器の他方の端子に供柘−ｙる
ものでるる。
電圧Ｖｒ＠ｆ ＊ Ｖ口ｒ ＶＩＯｓ Ｖ＋ｌｊ ＊
ｖｏｏ ｔｘ、ａｌｌ ７ ＫＸ−ＯＲ１４ａ ａ
１４ ｂ ｅ Ｊ ４ ｃ ＃ １４ ｄの出力によっ
て択一的に導通１Ｉｌｌ卸されるスイツナ回路１６ｈｅ
１６ｂ、１６ｃｒノロｄに人力壊れている。これらのス
イッチｌ！Ｊ１１６ ｍ ＋ １６ｂ＋１６ｃ、１６ｄ
ｎ、前記比ｏ、ｉ葉’ｓｔ圧Ｖｒ＊ｆ ｈＶｌｌ ；
ＶＩＯ＋ ＶＯＩ ノうちアナ「１グ人力電圧Ｖｉｎの
レベルよシも尚く、且つ（り中で蛙もレベルの低い承準
′罎圧を廼択して囲動に接続された抵抗１７ｍ、１７ｂ
、１７ａ、）７ｄからなる分圧器の一方の端子に供給す
ると共？’−１上配比軟基準電圧Ｖ目、Ｖ凰０ ＋ ｖ
ｏｔ ｌ ＶＩＩＧのうちからアナログ人力電圧ｖ１ｎ
のレベルよシバ＜、且つその中で坂もレベルの尚い基準
′１圧を遇択して上記分圧器の他方の端子に供柘−ｙる
ものでるる。
便ッて、ＥＸ−ＯＲ１４ｍ 、 １４ ｂ 、 １４
ｅ、１４ｄの出力によって制御されるス１ツナ回路１６
ａ。
ｅ、１４ｄの出力によって制御されるス１ツナ回路１６
ａ。
１６ｂ、１６ｃ、１６ｄによって、アナログ人力電圧Ｖ
ｉａのレベルに厳も剋い尚レベルの−ｊ１ｉ、ｓ電圧と
低レベルの基準電圧と〃１遇択され、分圧器の崗−に印
加される。ま／ここの分圧器を構成する前り已抵仇ノア
ａ、１７ｂ、１７ｃ、ノアｄは、例えば相互に寺しい抵
汎直τ句して、上ｍｌ選択されてＬｌｌ加された基準電
圧の電位差金等分割して２次基ｔｓ箋圧を生成するもの
であシ、２次基準電圧ν目、 ｖｔｏ 、νＯｆの各電
位渋り涙侠鯉小ビット値、つまりＬＳＢに相当したもの
となっている。そしてこれらの２次基準゛颯圧Ｖ目。
ｉａのレベルに厳も剋い尚レベルの−ｊ１ｉ、ｓ電圧と
低レベルの基準電圧と〃１遇択され、分圧器の崗−に印
加される。ま／ここの分圧器を構成する前り已抵仇ノア
ａ、１７ｂ、１７ｃ、ノアｄは、例えば相互に寺しい抵
汎直τ句して、上ｍｌ選択されてＬｌｌ加された基準電
圧の電位差金等分割して２次基ｔｓ箋圧を生成するもの
であシ、２次基準電圧ν目、 ｖｔｏ 、νＯｆの各電
位渋り涙侠鯉小ビット値、つまりＬＳＢに相当したもの
となっている。そしてこれらの２次基準゛颯圧Ｖ目。
町Ｏｒ ｖｏｌはｓ ｍｕ記アネログ人力亀電圧共通に
人力する比ｄ器１Ｂｍ、ｌ＆ｂ、１８ｃに与えられ、ア
ナログ人力電圧ｖｉ１１のレベルｆ（Ｉ′ＸＥｔ／ｃ供
されている。これらの比ＩＲ器１１ｊ＊、１Ｍｂ 。
人力する比ｄ器１Ｂｍ、ｌ＆ｂ、１８ｃに与えられ、ア
ナログ人力電圧ｖｉ１１のレベルｆ（Ｉ′ＸＥｔ／ｃ供
されている。これらの比ＩＲ器１１ｊ＊、１Ｍｂ 。
１８ｃのレベル＠足帖来を侍てエンコータ１９はＨＩＪ
記アナログ入力信号Ｖｉｎに対する下位２ビツトのディ
ジタルデータを侍ている。
記アナログ入力信号Ｖｉｎに対する下位２ビツトのディ
ジタルデータを侍ている。
このように構成されたＡ／Ｄ変洪変換よｆＬは、今、ア
ナログ人力′電圧Ｖ１ｎのレベルが基準電圧ｖ１０ ａ
ｖｔｔの間にるるとすると、Ｖｏｏ ＜ Ｖｏｌ＜
ＶＪＩＩ ＜ Ｖｉａ ＜ Ｖｌｌ ＜ ｖｒｅｆなる
関係力島ら、比較６１２ｂ、１２ｃがそれぞれａｉｉ場
＠０”を出力し、比較器１２ａは処理“ｌ”を出力する
。従って、これらの比較Ｍｉ米ＩＬより、ＥＸ−ＯＲ１
４ｂにのみＭｍ”ｌ”なる出力１ｍ、こされる。これＶ
Ｃよってアナログ人力電圧Ｖｉｎのレベルに厳も近い尚
レベル圃り７Ａ−準電圧■口と低レベル−の−ｊ＆準′
亀電圧ＪＯとかでれぞれｉ４択され、分圧器のＰＪｉｔ
＊ （８１，印加さｉすることになる。この瞬接Ｔる基
準′岨圧同の亀位左て４りとすると、分圧器龜これを４
′＃分して、２仄に準岨圧τ目。
ナログ人力′電圧Ｖ１ｎのレベルが基準電圧ｖ１０ ａ
ｖｔｔの間にるるとすると、Ｖｏｏ ＜ Ｖｏｌ＜
ＶＪＩＩ ＜ Ｖｉａ ＜ Ｖｌｌ ＜ ｖｒｅｆなる
関係力島ら、比較６１２ｂ、１２ｃがそれぞれａｉｉ場
＠０”を出力し、比較器１２ａは処理“ｌ”を出力する
。従って、これらの比較Ｍｉ米ＩＬより、ＥＸ−ＯＲ１
４ｂにのみＭｍ”ｌ”なる出力１ｍ、こされる。これＶ
Ｃよってアナログ人力電圧Ｖｉｎのレベルに厳も近い尚
レベル圃り７Ａ−準電圧■口と低レベル−の−ｊ＆準′
亀電圧ＪＯとかでれぞれｉ４択され、分圧器のＰＪｉｔ
＊ （８１，印加さｉすることになる。この瞬接Ｔる基
準′岨圧同の亀位左て４りとすると、分圧器龜これを４
′＃分して、２仄に準岨圧τ目。
町◎ｅ ｖｏ＋ Ｆ生成テる。従っでこれらの２次基準
電圧は ｖ、、 ”” ｖｔｏ ＋３１１ ｔ’＋ｏ ＝ Ｖｓｏ ＋２ ’） ”Ｌｌｌ−”ＶＩＯ＋υ となる。そしてアナログ人力磁圧Ｖｉｎは、これらの２
次基準電圧”ＩＩ ｒ ｖｌｏ ＋ ”０１によって史
に細かいレベルでレベル弁別される。
電圧は ｖ、、 ”” ｖｔｏ ＋３１１ ｔ’＋ｏ ＝ Ｖｓｏ ＋２ ’） ”Ｌｌｌ−”ＶＩＯ＋υ となる。そしてアナログ人力磁圧Ｖｉｎは、これらの２
次基準電圧”ＩＩ ｒ ｖｌｏ ＋ ”０１によって史
に細かいレベルでレベル弁別される。
従ってアナログ人力電圧ＶＩｎは、前段の比較器Ｊ ２
ａ ｅ 、１２ ｂ ｒ Ｊ ２ ｃ Ｖ’−よυ祖
い童子化ステップでレベル弁別されて王位ビットのディ
ジタルデータにｆ侠されたのち、この変換ｒ−タに梃っ
て比較レベル頂城か細刀）ぐ改定はれた後段の比較器１
ｓａｒｔａｂ＋１ｇｃにまり、細かい鎗子化ステッ１で
レベル弁別もれて下位ピッ）（１）ｆイノタルｒ−夕に
変換されることになる。故に、エンコーダｚｓ、１９に
よって侮られる上位および下位のビットガータｒ台成’
ｒ ７１ば、ここにアナログ人力電圧ｖｉｎのレベルに
相当したｒイノタルデータを侍ることがでさ／ｂ。
ａ ｅ 、１２ ｂ ｒ Ｊ ２ ｃ Ｖ’−よυ祖
い童子化ステップでレベル弁別されて王位ビットのディ
ジタルデータにｆ侠されたのち、この変換ｒ−タに梃っ
て比較レベル頂城か細刀）ぐ改定はれた後段の比較器１
ｓａｒｔａｂ＋１ｇｃにまり、細かい鎗子化ステッ１で
レベル弁別もれて下位ピッ）（１）ｆイノタルｒ−夕に
変換されることになる。故に、エンコーダｚｓ、１９に
よって侮られる上位および下位のビットガータｒ台成’
ｒ ７１ば、ここにアナログ人力電圧ｖｉｎのレベルに
相当したｒイノタルデータを侍ることがでさ／ｂ。
かぐしてこの人／ＩＪ変換器によれば、上位ビットの寒
＊ｆ−夕に便って、この上位ビットのｒイノタル変換に
供した基準電圧をｉ４択的に抽出し、この基準電圧を直
後利用して２次基準電圧を得て下位ビットのｆ”４ノタ
ル変侯ｅこ供するりで、アナログ入力電圧Ｖｌｎのレベ
ルに応じて収定される２次基準電圧と、基準電圧とのレ
ベル的なつなが９が非富に１ＪｉＬ−往の艮いものとな
る。
＊ｆ−夕に便って、この上位ビットのｒイノタル変換に
供した基準電圧をｉ４択的に抽出し、この基準電圧を直
後利用して２次基準電圧を得て下位ビットのｆ”４ノタ
ル変侯ｅこ供するりで、アナログ入力電圧Ｖｌｎのレベ
ルに応じて収定される２次基準電圧と、基準電圧とのレ
ベル的なつなが９が非富に１ＪｉＬ−往の艮いものとな
る。
しかも従来のよりに、上位ビットｒ−タＪｋ局婦°的に
Ｄ／Ａｉｍしてアナログ人力電圧ｖｉｎとのレベル差か
ら下位ビット変換用の電圧分を倚るものと異なシ、その
処理にアナログ信号を愼わないから、つながりｇ４差婚
の発生がな藝。つまり、アナログ人力電圧Ｖｉｎを直接
「ソにレベル刊足してｆイノタル変換で付うので、変換
特性（直線性）が傷めて艇好になる。Ｊｃ’ｃり土、従
来のような局部Ｄ／Ａ変換益婚のアナログ処理回路が不
要なので、構成の大幅な簡略化γ図ｐ侍、実用的オリ点
が多大でるる。
Ｄ／Ａｉｍしてアナログ人力電圧ｖｉｎとのレベル差か
ら下位ビット変換用の電圧分を倚るものと異なシ、その
処理にアナログ信号を愼わないから、つながりｇ４差婚
の発生がな藝。つまり、アナログ人力電圧Ｖｉｎを直接
「ソにレベル刊足してｆイノタル変換で付うので、変換
特性（直線性）が傷めて艇好になる。Ｊｃ’ｃり土、従
来のような局部Ｄ／Ａ変換益婚のアナログ処理回路が不
要なので、構成の大幅な簡略化γ図ｐ侍、実用的オリ点
が多大でるる。
ところで１上記しｆｃ Ａ／Ｄ笈侠−を傅敢する場合、
ＥＸ−ＯＲやス１ッチ回路をνりえばＶ動的に第５図に
示すように構成すればよい。紬も、基準電圧ｖｒ６ｆｒ
ｖＩＩ ｒ ｖｌｏ ＋ ｖｏ＋ ＋ ｙｏｏｋ−ｃ
ミッタホロアトランジスタＡ、Ｂｆｔプ１゛シてそれで
れ人力するようにし、その出方？エミッタを共通接続し
てなる電流スイッチトランジスタＣ，Ｄにそれぞれ与え
る。でして、これらの′成流スイッチトランノスタＣ，
Ｄｆｔ、比４Ｘ器１２ ＆ 、 １２ｂ。
ＥＸ−ＯＲやス１ッチ回路をνりえばＶ動的に第５図に
示すように構成すればよい。紬も、基準電圧ｖｒ６ｆｒ
ｖＩＩ ｒ ｖｌｏ ＋ ｖｏ＋ ＋ ｙｏｏｋ−ｃ
ミッタホロアトランジスタＡ、Ｂｆｔプ１゛シてそれで
れ人力するようにし、その出方？エミッタを共通接続し
てなる電流スイッチトランジスタＣ，Ｄにそれぞれ与え
る。でして、これらの′成流スイッチトランノスタＣ，
Ｄｆｔ、比４Ｘ器１２ ＆ 、 １２ｂ。
１２ｃの出力を受けてＯＮ／ ＯＦＦ動作するスイッチ
トランジスタＥ、Ｆを介しで込パ的に導通制御するよう
に構成する。そして、８１Ｊ配電流スイ、チトランジス
タＣ，Ｄの共賄汝絖されたエミッタ間に分圧器２桜続し
て２次基準電圧をそれぞれ得るようにする。
トランジスタＥ、Ｆを介しで込パ的に導通制御するよう
に構成する。そして、８１Ｊ配電流スイ、チトランジス
タＣ，Ｄの共賄汝絖されたエミッタ間に分圧器２桜続し
て２次基準電圧をそれぞれ得るようにする。
しかして、このようなトランジスタ回路で傅成さ７した
スイッチ回路によれば、ス１ッチトランノスタＥ、Ｆの
尋通によって電流ス１ツナトランノスタＣ，Ｄへの′ｆ
Ｉｔ流が吸込゛まれ、結局その対応する’ＩＩＬ！ｔス
イッ゛チングトランジスタＣ１Ｄが０１”Ｆ製作するこ
とになる。こ０結来、導通状悪にるる″Ｉｔ丸スづ、チ
トランノスタＣ，Ｄ？こ印加される基準゛電圧のうちの
最高レベルＶものが、そのエミ、りに祝われることにな
り、ここに前記した未件で基準電圧が選択されること（
こなる。
スイッチ回路によれば、ス１ッチトランノスタＥ、Ｆの
尋通によって電流ス１ツナトランノスタＣ，Ｄへの′ｆ
Ｉｔ流が吸込゛まれ、結局その対応する’ＩＩＬ！ｔス
イッ゛チングトランジスタＣ１Ｄが０１”Ｆ製作するこ
とになる。こ０結来、導通状悪にるる″Ｉｔ丸スづ、チ
トランノスタＣ，Ｄ？こ印加される基準゛電圧のうちの
最高レベルＶものが、そのエミ、りに祝われることにな
り、ここに前記した未件で基準電圧が選択されること（
こなる。
尚、このようにして基準電圧を選択釣に抽出して２次基
準電圧を生成する場合、エミ、り小ロアトランジスタＡ
、ＢとｍａスｉｙチトフンジスタＣ，Ｄとｔ−２段に亘
って通過した分だｄｓ基準電圧のレベルシフトが生じる
。促って、このようにし°Ｃスイッチｔｇ回路ｔ−ｍ成
した一せｅこは、後段の比較器１８ａ、）ｌｊｂ、１８
ｃシＣ尋ひくアナログ人力電圧Ｖｉユｔ％例えば！＃＆
６図（ａ） （ｂ）にそれぞれホすようなレベルシフト
回路を介して与えるよ′）にすれはよい。１ＰＩｏ凶（
幻にター １７７ト接枕された２段のトランジスタによ
って、先の基準′電圧と同じレベルシフトラアナログ人
力電圧Ｖ１ｎに与えるようにしたものでりり、また同図
（ｂ）は２段に構成きれたエミッタホロアトランソスタ
Ｖこよって同＠なレベルシフトを与えるようにしたもの
でるる。いずれのレベルシフト回路を用いるにしり、賛
はアナログ入力端子と選択する基準電圧とに同じ１゛の
レベルシフトを与え、でのレベル関係を維何するように
すれはよい。
準電圧を生成する場合、エミ、り小ロアトランジスタＡ
、ＢとｍａスｉｙチトフンジスタＣ，Ｄとｔ−２段に亘
って通過した分だｄｓ基準電圧のレベルシフトが生じる
。促って、このようにし°Ｃスイッチｔｇ回路ｔ−ｍ成
した一せｅこは、後段の比較器１８ａ、）ｌｊｂ、１８
ｃシＣ尋ひくアナログ人力電圧Ｖｉユｔ％例えば！＃＆
６図（ａ） （ｂ）にそれぞれホすようなレベルシフト
回路を介して与えるよ′）にすれはよい。１ＰＩｏ凶（
幻にター １７７ト接枕された２段のトランジスタによ
って、先の基準′電圧と同じレベルシフトラアナログ人
力電圧Ｖ１ｎに与えるようにしたものでりり、また同図
（ｂ）は２段に構成きれたエミッタホロアトランソスタ
Ｖこよって同＠なレベルシフトを与えるようにしたもの
でるる。いずれのレベルシフト回路を用いるにしり、賛
はアナログ入力端子と選択する基準電圧とに同じ１゛の
レベルシフトを与え、でのレベル関係を維何するように
すれはよい。
１次ｍ＋Ｊ記スイッナ回路を八１ｒｓ トランジスタに
よｐｓ成する場合には、例えは第７図に示すようにして
実現できる。この揚名、ＭＯＳトランジスタ金スイ、チ
として用いで、 品４！電圧ｔでれそれ選択し、選択さ
ｎた基卑電圧盆貝列に接続されたコンデンサの両組ＩＣ
印加してその電位ｋを分圧すればよい。
よｐｓ成する場合には、例えは第７図に示すようにして
実現できる。この揚名、ＭＯＳトランジスタ金スイ、チ
として用いで、 品４！電圧ｔでれそれ選択し、選択さ
ｎた基卑電圧盆貝列に接続されたコンデンサの両組ＩＣ
印加してその電位ｋを分圧すればよい。
このｊ５にしてトランジスタ回路あるいはＭＯＳ ）ラ
ンジスタ回路によってスイッチ１ｇ１ｗ４τ構成しても
、基本的には第４図に示すスイ、す回路と等価である・
使って実回路を構成するに際しては、Ａ／Ｄ変換器に要
求される仕様や構成素子の特性を考慮した上で設置ｔす
ればよい。
ンジスタ回路によってスイッチ１ｇ１ｗ４τ構成しても
、基本的には第４図に示すスイ、す回路と等価である・
使って実回路を構成するに際しては、Ａ／Ｄ変換器に要
求される仕様や構成素子の特性を考慮した上で設置ｔす
ればよい。
以上、本発明の実施例に係るＡ／Ｄ変換器１（ついて説
明したように、アナログ入力端子を韻１Ｖ基単電圧に対
してレベル弁別して上位ビット群のディノタルデータを
得たのち、このデータによって特定さｎる基準１圧範囲
に対して２に基準電圧を足めて上記アナログ人力電圧ｔ
−貝愉的にレベル弁別して下位ピット群のｒイノタルｒ
−夕７に得て、いる。故に、各比較基準電圧ｔつながり
良く高精度に設定できると共に、アナログ入力電圧をこ
れらの比較基準電圧と直重■ごレベル比軟するので、従
来のようなつながり１差を生じることなく、直線性の艮
い高梢嵐なアナログ・ｒイノタル変侠が口」症となる。
明したように、アナログ入力端子を韻１Ｖ基単電圧に対
してレベル弁別して上位ビット群のディノタルデータを
得たのち、このデータによって特定さｎる基準１圧範囲
に対して２に基準電圧を足めて上記アナログ人力電圧ｔ
−貝愉的にレベル弁別して下位ピット群のｒイノタルｒ
−夕７に得て、いる。故に、各比較基準電圧ｔつながり
良く高精度に設定できると共に、アナログ入力電圧をこ
れらの比較基準電圧と直重■ごレベル比軟するので、従
来のようなつながり１差を生じることなく、直線性の艮
い高梢嵐なアナログ・ｒイノタル変侠が口」症となる。
また局ｓｌ）／Ａ変換器等のアナログ処理回路を必貴と
しないので、全体的構成の大輪な簡略化を図り侍、実用
上住めて有利であシ、女鯛に火机することもできる。
しないので、全体的構成の大輪な簡略化を図り侍、実用
上住めて有利であシ、女鯛に火机することもできる。
尚、本発明は上記実施例に眠建されるものではなく、変
換ビット数は仕様１１応じて定めれはよい。また分圧器
τ直列接続した抵抗で実親してもよく、また第７図に示
すように直列接続したコンデンサにより実現し゛しもよ
い。ｋＫは、上位および下位のビット数をでれそれ独立
に足めることも勿に＠−ｉＪ能でめる９女するに本発明
はその資財を逸脱しなｈ範囲で実施することができる。
換ビット数は仕様１１応じて定めれはよい。また分圧器
τ直列接続した抵抗で実親してもよく、また第７図に示
すように直列接続したコンデンサにより実現し゛しもよ
い。ｋＫは、上位および下位のビット数をでれそれ独立
に足めることも勿に＠−ｉＪ能でめる９女するに本発明
はその資財を逸脱しなｈ範囲で実施することができる。
第１図は従米のＡ／Ｄ変換器の一タＩＩτ示す構成図、
第２図（ａ） （ｂ）はノ句部り／Ａ及侠器の構成とそ
の等価回路をボす図、５４３図はつなが９誤差を示す図
、第４凶は本児明の一夫〃ｌｉ１例【示すＡ／Ｄ変換器
の概略構成図、果５図は同実施例のスイッチ回路の構成
例をホす図、第６図（ａ） （ｂＪはレベルシフト回路
の構成例を示す図、第７図ｔよＭＯＳ ）ランノスタで
４成さ扛たスイッチ回路を示す図である。 １１−・・サン！ル回路、１２ｍ、１２ｂ＊ｌ；ｌｃ・
・・比較器、１３・・・基準電圧発生器、１４ｔｈ。 １４ ｂ 、 ｌ ４ ｅ 、 ｌ ４ ｄ −排他的
処理和回路、Ｊ５・・・エンコーダ、１６ｍ、ノロｂ、
Ｊ６ｃ。 Ｊ ６ ｄ ・・・スイッチ回路、ノア （１７ａ 、
ｌ ７ ｂ。 １７ ｃ ）−分圧器、７８ ａ ｒ Ｉ ８ｂ ｒ
ｌ ｇ ｃ −・・比較器、ｌ ９・・・エンコーダ。 出−人１（加入 弁理士 鈴 江 賦 縫第１悶
第２図（ａ） （ｂ）はノ句部り／Ａ及侠器の構成とそ
の等価回路をボす図、５４３図はつなが９誤差を示す図
、第４凶は本児明の一夫〃ｌｉ１例【示すＡ／Ｄ変換器
の概略構成図、果５図は同実施例のスイッチ回路の構成
例をホす図、第６図（ａ） （ｂＪはレベルシフト回路
の構成例を示す図、第７図ｔよＭＯＳ ）ランノスタで
４成さ扛たスイッチ回路を示す図である。 １１−・・サン！ル回路、１２ｍ、１２ｂ＊ｌ；ｌｃ・
・・比較器、１３・・・基準電圧発生器、１４ｔｈ。 １４ ｂ 、 ｌ ４ ｅ 、 ｌ ４ ｄ −排他的
処理和回路、Ｊ５・・・エンコーダ、１６ｍ、ノロｂ、
Ｊ６ｃ。 Ｊ ６ ｄ ・・・スイッチ回路、ノア （１７ａ 、
ｌ ７ ｂ。 １７ ｃ ）−分圧器、７８ ａ ｒ Ｉ ８ｂ ｒ
ｌ ｇ ｃ −・・比較器、ｌ ９・・・エンコーダ。 出−人１（加入 弁理士 鈴 江 賦 縫第１悶
Claims (3)
- （１） レベルの異なるＭ数の基準電圧とアナログ入力
信号レベルとをそれぞれ比較する４Ｊ１叙の比４２＆と
、これら比較器の比軟結果から罰紀アナログ人力便号に
対する上位ビット１１４ｉ１フ′イノタル信号ｉｌ［を
得る手段と、前記比較器の比較結末に促って前記アナロ
グ入力信号レベルに歳も立い高レベルの基準電圧と低レ
ベルの基準電圧とをそれぞれ独立に選択する手段と、こ
れらの尚レベルおよび低レベルの基準電圧ｔｉｌｌＩｊ
］−に人力しその電位差を分圧して複数の２次基準電圧
倉得る手段と、これらの２次島単電圧と１にアナログ入
力信号レベルとをそれぞれ比較する偵畝の２次比板器と
、これらの２次比ｅ器の比軟結果から１ｉｊｕ紀アナロ
グ入力信号に対する下位ビット−ガイフタル１６号ｍｌ
−傅る手段と全具備したことを籍像とするアナログ・ｒ
イノタル＆侠書。 - （２） アナログ入力信号レベルに取も近い高レベル
の基準電圧と低レベルの基準電圧とをそれぞれ選択する
手段に、高レベル−の＆準電圧を選択する回路と低レベ
ル側の、！ｌＩＳ；準電圧を選択する回路とをそれぞれ
独立にｈけでなるものであるｅ針請求の１＋！囲第１項
記載のアナログ・ｒイソタル涙ｆｓ器。 - （３） ２ ？に基準電圧ｆ＠ｊる手段は、旦列接続さ
れた抵抗からな９、その−カの緬子ＶＣ遍択された高レ
ベルの基準電圧を入力し、他方の端子に選択された低レ
ベルの基準電圧を人力するものである％ｆｆ訪求０範囲
第１項記戦のアナログ・ガイノタル亥侠器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167548A JPS5869111A (ja) | 1981-10-20 | 1981-10-20 | アナログ・ディジタル変換器 |
| US06/419,475 US4542370A (en) | 1981-10-20 | 1982-09-17 | Cascade-comparator A/D converter |
| DE8282108738T DE3279636D1 (en) | 1981-10-20 | 1982-09-21 | Cascade-comparator a/d converter |
| EP82108738A EP0077470B1 (en) | 1981-10-20 | 1982-09-21 | Cascade-comparator a/d converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56167548A JPS5869111A (ja) | 1981-10-20 | 1981-10-20 | アナログ・ディジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5869111A true JPS5869111A (ja) | 1983-04-25 |
| JPH0251301B2 JPH0251301B2 (ja) | 1990-11-07 |
Family
ID=15851751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56167548A Granted JPS5869111A (ja) | 1981-10-20 | 1981-10-20 | アナログ・ディジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5869111A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6097727A (ja) * | 1983-11-01 | 1985-05-31 | Mitsubishi Electric Corp | Ａ／ｄ変換器 |
| JPS61189022A (ja) * | 1985-02-12 | 1986-08-22 | ア−ルシ−エ− コ−ポレ−ション | アナログ‐デジタル変換器のタツプ付抵抗回路網 |
| JPH0364128A (ja) * | 1989-08-01 | 1991-03-19 | Matsushita Electric Ind Co Ltd | 並列型ａｄ変換器 |
| JPH0443718A (ja) * | 1990-06-11 | 1992-02-13 | Matsushita Electric Ind Co Ltd | 並列型ａ／ｄ変換器 |
| WO2003065589A1 (fr) * | 2002-01-28 | 2003-08-07 | Neuro Solution Corp. | Dispositif de conversion analogique-numerique |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5355947A (en) * | 1976-10-29 | 1978-05-20 | Takeda Riken Ind Co Ltd | Analoggtoodigital converter |
| JPS5623026A (en) * | 1979-08-03 | 1981-03-04 | Nec Corp | Analog-digital conversion unit |
-
1981
- 1981-10-20 JP JP56167548A patent/JPS5869111A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5355947A (en) * | 1976-10-29 | 1978-05-20 | Takeda Riken Ind Co Ltd | Analoggtoodigital converter |
| JPS5623026A (en) * | 1979-08-03 | 1981-03-04 | Nec Corp | Analog-digital conversion unit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6097727A (ja) * | 1983-11-01 | 1985-05-31 | Mitsubishi Electric Corp | Ａ／ｄ変換器 |
| JPS61189022A (ja) * | 1985-02-12 | 1986-08-22 | ア−ルシ−エ− コ−ポレ−ション | アナログ‐デジタル変換器のタツプ付抵抗回路網 |
| JPH0364128A (ja) * | 1989-08-01 | 1991-03-19 | Matsushita Electric Ind Co Ltd | 並列型ａｄ変換器 |
| JPH0443718A (ja) * | 1990-06-11 | 1992-02-13 | Matsushita Electric Ind Co Ltd | 並列型ａ／ｄ変換器 |
| WO2003065589A1 (fr) * | 2002-01-28 | 2003-08-07 | Neuro Solution Corp. | Dispositif de conversion analogique-numerique |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0251301B2 (ja) | 1990-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542370A (en) | Cascade-comparator A/D converter | |
| US6686865B2 (en) | High resolution, high speed, low power switched capacitor analog to digital converter | |
| US5420587A (en) | Two stage flash analog-to-digital signal converter | |
| US5184130A (en) | Multi-stage A/D converter | |
| US4348658A (en) | Analog-to-digital converter using half range technique | |
| US5036322A (en) | Digital-to-analog converters with improved linearity | |
| JPH0350421B2 (ja) | ||
| WO1995017782A1 (en) | Analog-to-digital conversion circuit with improved differential linearity | |
| JPH11251907A5 (ja) | ||
| US6229472B1 (en) | A/D converter | |
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| US5790061A (en) | Adaptive A/D converting device for adaptively converting and input analog signal into an output digital signal having a constant quantizing error | |
| JP2003124809A (ja) | 改良形スイッチトキャパシタにもとづく電荷再分布逐次近似型アナログ−ディジタル変換器（ａｄｃ） | |
| EP0541110A2 (en) | Analog to digital converter | |
| JPH0125449B2 (ja) | ||
| JPH0443718A (ja) | 並列型ａ／ｄ変換器 | |
| US20050068216A1 (en) | Resistor ladder interpolation for PGA and DAC | |
| US6404376B1 (en) | Capacitor array having reduced voltage coefficient induced non-linearities | |
| KR0138775B1 (ko) | 전압추정기를지니는다단계플래시아날로그디지탈변환기 | |
| JPS58198922A (ja) | 半導体集積回路によるｄ／ａ変換回路 | |
| JPH02268521A (ja) | Ａ／ｄ変換方法及びａ／ｄ変換装置 | |
| JPS6387022A (ja) | アナログ・デジタル変換器 | |
| US5019820A (en) | Serial-parallel type A/D converter having reference resistor chain and current source array | |
| EP0792023A2 (en) | High speed and high accuracy A/D converter | |
| US6836237B2 (en) | Analog-to-digital converter |