JPS5870630A - 発振停止検出回路 - Google Patents
発振停止検出回路Info
- Publication number
- JPS5870630A JPS5870630A JP56169865A JP16986581A JPS5870630A JP S5870630 A JPS5870630 A JP S5870630A JP 56169865 A JP56169865 A JP 56169865A JP 16986581 A JP16986581 A JP 16986581A JP S5870630 A JPS5870630 A JP S5870630A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- level
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electric Clocks (AREA)
- Manipulation Of Pulses (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は発振出力の停止を検知することのできる発振停
止検出回路に関する。
止検出回路に関する。
デジタルウォッチ用ＬＳＩの作動は、従来、酸化銀電池
（電位差１．５５Ｖ）を電圧源として、水晶振動子を用
いて基準周波数の発振出力を得、また、液晶駆動用の信
号電位を前述の基準周波数を分周した出力信号とコンデ
ンサ（容量）による昇圧回路により得ていた。
（電位差１．５５Ｖ）を電圧源として、水晶振動子を用
いて基準周波数の発振出力を得、また、液晶駆動用の信
号電位を前述の基準周波数を分周した出力信号とコンデ
ンサ（容量）による昇圧回路により得ていた。
しかし、デジタルウォッチ用ＬＳＩ仕様の低電流化を進
めるにあたり、電圧源としてリチウム電池（電位差３．
ＯＶ ）を使用するようになり新たな問題が発生して来
た。すなわち、水晶発振を１．６Ｖで行ない、水晶発振
で得られた基準周波数を分周した出力信号とコンデンサ
（容量）による分圧回路でリチウム電池の電位を分圧し
て１．６ｖを得るというシステムでＬＳＩを構成した場
合、一旦水晶発振が停止すると分圧回路が働かなくなり
、１．６ｖの電圧を再び得ることが不可能になり、永久
に水晶発振回路が動作しなくなるという不都合が生じて
来た。そこで、動作途上で何らかの理由により水晶発振
が停止した場合には水晶発振回路の電源を３．Ｏｖにし
て水晶発振を行なわせ、分圧回路により１，５Ｖの電位
を得たのち、再度水晶発振回路の電源電位を３．ＯＶか
ら１．６ｖに変更する必要が生じ、水晶発振が停止した
ことを検知する回路および発振バックアゾプシステムが
必要とな３ ってきた。
めるにあたり、電圧源としてリチウム電池（電位差３．
ＯＶ ）を使用するようになり新たな問題が発生して来
た。すなわち、水晶発振を１．６Ｖで行ない、水晶発振
で得られた基準周波数を分周した出力信号とコンデンサ
（容量）による分圧回路でリチウム電池の電位を分圧し
て１．６ｖを得るというシステムでＬＳＩを構成した場
合、一旦水晶発振が停止すると分圧回路が働かなくなり
、１．６ｖの電圧を再び得ることが不可能になり、永久
に水晶発振回路が動作しなくなるという不都合が生じて
来た。そこで、動作途上で何らかの理由により水晶発振
が停止した場合には水晶発振回路の電源を３．Ｏｖにし
て水晶発振を行なわせ、分圧回路により１，５Ｖの電位
を得たのち、再度水晶発振回路の電源電位を３．ＯＶか
ら１．６ｖに変更する必要が生じ、水晶発振が停止した
ことを検知する回路および発振バックアゾプシステムが
必要とな３ ってきた。
このような回路システムとして第１図に示すように、水
晶発振回路１の出力信号（ａ）を分周回路２で分周し、
分周信号の正相（ｂ）と逆相（Ｃ）の信号を用い、逆相
の信号を構成するインバーター０の出力側に、容量１１
を付加することにより逆相信号を遅延させ、正相信号と
逆相信号を入力とするイクスクルシブノア回路１２の出
力端子に、水晶発振時には、第２図（ｄ）のごとくパル
ス出力を出し、水晶発振停止時にはローレベルの直流信
号（６）を出し、さらに、この出力端子を入力とするｎ
チャネルトランジスター３と容量１４およびロード用ｐ
チャネルトランジスター６を用いた検出回路部で、発振
動作時には直流の低電位レベル（ｇ）、発振停止時には
直流の高電位レベル（ｆ）を得るような発振停止検出回
路が考案され、この回路の出力、すなわちインバータ回
路１６および同１７によりレベル調整された出力を入力
とする電圧変換回路３により水晶発振回路１の電圧を制
御していた。
晶発振回路１の出力信号（ａ）を分周回路２で分周し、
分周信号の正相（ｂ）と逆相（Ｃ）の信号を用い、逆相
の信号を構成するインバーター０の出力側に、容量１１
を付加することにより逆相信号を遅延させ、正相信号と
逆相信号を入力とするイクスクルシブノア回路１２の出
力端子に、水晶発振時には、第２図（ｄ）のごとくパル
ス出力を出し、水晶発振停止時にはローレベルの直流信
号（６）を出し、さらに、この出力端子を入力とするｎ
チャネルトランジスター３と容量１４およびロード用ｐ
チャネルトランジスター６を用いた検出回路部で、発振
動作時には直流の低電位レベル（ｇ）、発振停止時には
直流の高電位レベル（ｆ）を得るような発振停止検出回
路が考案され、この回路の出力、すなわちインバータ回
路１６および同１７によりレベル調整された出力を入力
とする電圧変換回路３により水晶発振回路１の電圧を制
御していた。
しかし、この発振停止検出回路は、発振動作時に、イク
スクルシプノア回路１２にパルス出力を得るようにする
ために、前段のインバータ回路１゜に多大な容量１１を
付加する必要があり、このインバータ回路１ｏでの消費
電力が大きく、さらにこの容量１１のだめにイクスクル
シプノア回路１２０入力信号の過渡応答時間が長く、こ
のイクスクルシプノア回路での消費電流も大きくなる。
スクルシプノア回路１２にパルス出力を得るようにする
ために、前段のインバータ回路１゜に多大な容量１１を
付加する必要があり、このインバータ回路１ｏでの消費
電力が大きく、さらにこの容量１１のだめにイクスクル
シプノア回路１２０入力信号の過渡応答時間が長く、こ
のイクスクルシプノア回路での消費電流も大きくなる。
そこで、本発明はこれらの欠点に着目して、消費電力の
少ない、発振停止検出回路を提供せんとするものである
。第３図は本発明の一実施例にかかる発振バックアップ
システムの回路図である。
少ない、発振停止検出回路を提供せんとするものである
。第３図は本発明の一実施例にかかる発振バックアップ
システムの回路図である。
水晶発振回路４の出力端子は分周回路６０入力端子と接
続され、分周回路６の途中出力端子１８はローレベルを
−１，５ｖから−３，ＯＶに変換する電圧変換回路１９
全通してインバータ回路２ｏの入力端子と接続され、イ
ンバータ回路２０の出力端子はノア回路２１．２２のそ
れぞれの入力端子と接続され、一方、分周回路５の他の
途中出力端子２３はローレベルを−１，５ｖから−３，
ＯＶに変換する電圧変換回路２４全通してノア回路２２
の他の入力端子およびインバータ回路２５の入力端子と
接続され、インバータ回路２５の出力端子は前述のノア
回路２１の他の入力端子と接続されている。
続され、分周回路６の途中出力端子１８はローレベルを
−１，５ｖから−３，ＯＶに変換する電圧変換回路１９
全通してインバータ回路２ｏの入力端子と接続され、イ
ンバータ回路２０の出力端子はノア回路２１．２２のそ
れぞれの入力端子と接続され、一方、分周回路５の他の
途中出力端子２３はローレベルを−１，５ｖから−３，
ＯＶに変換する電圧変換回路２４全通してノア回路２２
の他の入力端子およびインバータ回路２５の入力端子と
接続され、インバータ回路２５の出力端子は前述のノア
回路２１の他の入力端子と接続されている。
そしてノア回路２１の出力端子はトランジスタ２６のゲ
ート電極に接続され、ノア回路２２の出力端子はトラン
ジスタ２６０ンース電懐端子およびトランジスタ２７の
ゲート電極端子に接続され、トランジスタ２６．２７の
それぞれのドレイン電極端子と基板間には、それぞれ容
量２８．２９の接続されている。トランジスタ２７のド
レイン電極端子には更にロード用のｐチャネルトランジ
スタ３０のドレイン電極端子が接続され、ｐチャネルト
ランジスタ３ｏのゲート電極端子には−３，０Ｖ（１）
ローレベル、 −ｆｆｚ−Ｊ−）チ’ｉ Ｓ ８２レベ
ルの電位が接続され、ソース電極端子にはＶＤＤレベル
の電位（ｏｖ）が接続されている。
ート電極に接続され、ノア回路２２の出力端子はトラン
ジスタ２６０ンース電懐端子およびトランジスタ２７の
ゲート電極端子に接続され、トランジスタ２６．２７の
それぞれのドレイン電極端子と基板間には、それぞれ容
量２８．２９の接続されている。トランジスタ２７のド
レイン電極端子には更にロード用のｐチャネルトランジ
スタ３０のドレイン電極端子が接続され、ｐチャネルト
ランジスタ３ｏのゲート電極端子には−３，０Ｖ（１）
ローレベル、 −ｆｆｚ−Ｊ−）チ’ｉ Ｓ ８２レベ
ルの電位が接続され、ソース電極端子にはＶＤＤレベル
の電位（ｏｖ）が接続されている。
そして、さらに、トランジスタ２７のドレイン電極端子
には、ｐチャネルトランジスタ３１、ｎチャネルトラン
ジスタ３２のゲート電極端子が接続され、ｐチャネルト
ランジスタ３１のソース電極端子は”／ＤＩ）レベルの
電位が接続され、ｎチャネルトランジスタ３２０ンース
電極端子にＵ、ｎチャネルトランジスタ３３のゲート電
極端子およびドレイン電極端子が接続され、トランジス
タ（のソース電極端子はＶＳ５２レベルの電位が接続さ
れ、トランジスタ３１．３２によるインバータ回路のス
イッチングレベルをトランジスタ３３の閾値電圧分だけ
・・イレベル側にシフトさせるようになされている。
には、ｐチャネルトランジスタ３１、ｎチャネルトラン
ジスタ３２のゲート電極端子が接続され、ｐチャネルト
ランジスタ３１のソース電極端子は”／ＤＩ）レベルの
電位が接続され、ｎチャネルトランジスタ３２０ンース
電極端子にＵ、ｎチャネルトランジスタ３３のゲート電
極端子およびドレイン電極端子が接続され、トランジス
タ（のソース電極端子はＶＳ５２レベルの電位が接続さ
れ、トランジスタ３１．３２によるインバータ回路のス
イッチングレベルをトランジスタ３３の閾値電圧分だけ
・・イレベル側にシフトさせるようになされている。
トランジスタ３１．３２のドレイン電極端子に、インバ
ータ回路２４０入力端子と接続され、インバータ回路３
４の出力端子を入力とする電流電圧変換回路６により、
水晶発振回路４の電源電圧を制御するように構成されて
いる。
ータ回路２４０入力端子と接続され、インバータ回路３
４の出力端子を入力とする電流電圧変換回路６により、
水晶発振回路４の電源電圧を制御するように構成されて
いる。
つぎに、本回路の動作原理を第４図に従って説明する。
まず、固Ｍ振動周波数が３２７６８１１２の水晶振動子
を用い、分周回路５の出力端子１８は３段目のフリップ
フロップの出力端子とし、他の出力端子２３は４段目の
７リツプフロツプの出力端子として説明する。水晶発振
回路４より３２７６８ＩＩ ’＜ （７） 基準信号Ｃ
ハイレベルがＶＤＤレベル（ＯＶ）、ローレベルがｖＳ
８ルベル（−１，５Ｖ）第４図１１）〕を得ると、出力
端子１８にはデユーティ５゜係、ローレベルがＶＳＳｌ
の４０９６Ｈｚの信号を・得、電圧変換回路１９の出力
端子にはローレベルがＶＳＳ２の４０９６Ｈ２の信号〔
第４図（Ｏ）〕を得る〇 一方、出力端子２３にはデユーティｓｏ％ 、ローレベ
ルがＶＳＳｌの２０４８Ｈ２の信号を得、電圧変換回路
２４の出力端子にはローレベルがｖＳＳ２の２０４８１
１２の信号〔第４図（Ｃ）〕を得る。
を用い、分周回路５の出力端子１８は３段目のフリップ
フロップの出力端子とし、他の出力端子２３は４段目の
７リツプフロツプの出力端子として説明する。水晶発振
回路４より３２７６８ＩＩ ’＜ （７） 基準信号Ｃ
ハイレベルがＶＤＤレベル（ＯＶ）、ローレベルがｖＳ
８ルベル（−１，５Ｖ）第４図１１）〕を得ると、出力
端子１８にはデユーティ５゜係、ローレベルがＶＳＳｌ
の４０９６Ｈｚの信号を・得、電圧変換回路１９の出力
端子にはローレベルがＶＳＳ２の４０９６Ｈ２の信号〔
第４図（Ｏ）〕を得る〇 一方、出力端子２３にはデユーティｓｏ％ 、ローレベ
ルがＶＳＳｌの２０４８Ｈ２の信号を得、電圧変換回路
２４の出力端子にはローレベルがｖＳＳ２の２０４８１
１２の信号〔第４図（Ｃ）〕を得る。
しだがってノア回路２’１．２２の出力端子にはそれぞ
れハイレベルが決して重なり合わない、デユーティ２５
係の２０４８１−ＩＺの信号〔第４図（ｅ）。
れハイレベルが決して重なり合わない、デユーティ２５
係の２０４８１−ＩＺの信号〔第４図（ｅ）。
（ｄ）〕を得る。
ノア回路２１の出力端子がノ・イレベルの時、トランジ
スタ２６は導通状態となり、容量２８にノｒ回路２２の
出力端子のレベル、すなわちｖＳＳ２レベルが充電され
る。つぎに、ノア回路２２の出力端子がハイレベルの時
、トランジスタ２６が非導通状態、トランジスタ２７が
導通状態となり、容量２８と容量２９間で電荷が分配さ
れる。
スタ２６は導通状態となり、容量２８にノｒ回路２２の
出力端子のレベル、すなわちｖＳＳ２レベルが充電され
る。つぎに、ノア回路２２の出力端子がハイレベルの時
、トランジスタ２６が非導通状態、トランジスタ２７が
導通状態となり、容量２８と容量２９間で電荷が分配さ
れる。
そして、トランジスタ３０のオン抵抗が非常に高い、す
なわち数６メガオームとすると、発掘定常状態ではトラ
ンジスタ２６とトランジスタ２７が交互に導通、非導通
状態となり、容量２８．２９はともにＶＳＳ２レベルに
充電され（第４図（０゜（ｇ））、トランジスタ２７の
ドレイン電極端子の電位（ｄＶ Ｓ ３２レベルとなる
。そこで、トランジスタ３１が導通となバ出力端子はハ
イレベルとなり（第４図（ｈ） ） 、その結果、イン
バータ回路３４の出力端子はローレベルの直流電位（ｉ
）となる。
なわち数６メガオームとすると、発掘定常状態ではトラ
ンジスタ２６とトランジスタ２７が交互に導通、非導通
状態となり、容量２８．２９はともにＶＳＳ２レベルに
充電され（第４図（０゜（ｇ））、トランジスタ２７の
ドレイン電極端子の電位（ｄＶ Ｓ ３２レベルとなる
。そこで、トランジスタ３１が導通となバ出力端子はハ
イレベルとなり（第４図（ｈ） ） 、その結果、イン
バータ回路３４の出力端子はローレベルの直流電位（ｉ
）となる。
つぎに、発振動作停止時を考えると、回路構成上、少な
くも一方のノア回路２１．２２の出力端子はＶＳＳ２レ
ベルとなり、トランジスタ２６゜２７のうち、少なくと
も一方は非導通状態となって、少くとも容量２９の側の
出力端子点は、発振からの分周信号の系と遮断される。
くも一方のノア回路２１．２２の出力端子はＶＳＳ２レ
ベルとなり、トランジスタ２６゜２７のうち、少なくと
も一方は非導通状態となって、少くとも容量２９の側の
出力端子点は、発振からの分周信号の系と遮断される。
そこで、容量２９もしくは容量２８と容量２９０両方に
蓄積さｔ・、／ζ電荷は、この静電容量もしくは容量２
ｉと芥：Ｉ；”２９の和の静電容量とロードトランジス
タ３０のオン抵抗の時定数でハイレベルの状態に変化し
ていく。そこでインバータ回路３４の出力端子は・・イ
レベルの直流電位となる。
蓄積さｔ・、／ζ電荷は、この静電容量もしくは容量２
ｉと芥：Ｉ；”２９の和の静電容量とロードトランジス
タ３０のオン抵抗の時定数でハイレベルの状態に変化し
ていく。そこでインバータ回路３４の出力端子は・・イ
レベルの直流電位となる。
以上の説明で解るように、水晶発振定常時にはインバー
タ回路３４の出力端子はローレベルとなり、水晶発振が
停ｔＬ した場合には、自動的に・・イし・ベルとなる
。そこで、電源電圧変換回路６を入力信号がローレベル
の時、発振回路４０ローレベルの電位をｖＳＳルベル（
−１，６Ｖ）にし、人７°Ｊ信号がハイレベルの時、発
振回路４のローレベルの電位をＶＳＳ２レベル（−３，
○Ｖ）にするように回路設計すると、何らかの理由によ
り水晶光ハ（が停止した場合でも自動的に発振を復帰さ
せることができる。
タ回路３４の出力端子はローレベルとなり、水晶発振が
停ｔＬ した場合には、自動的に・・イし・ベルとなる
。そこで、電源電圧変換回路６を入力信号がローレベル
の時、発振回路４０ローレベルの電位をｖＳＳルベル（
−１，６Ｖ）にし、人７°Ｊ信号がハイレベルの時、発
振回路４のローレベルの電位をＶＳＳ２レベル（−３，
○Ｖ）にするように回路設計すると、何らかの理由によ
り水晶光ハ（が停止した場合でも自動的に発振を復帰さ
せることができる。
なお、第３図において、以上の説明で解るよう（・・二
、トランジスタ２６．２７にｎチャネルトラン／メタを
用いることは本質的なことでなく、これ「）のトランジ
スタを交互にスイッチングするものであればｐチャネル
トランジスタでもよく、さらに直列に二つ以上いくら接
続してもよい。
、トランジスタ２６．２７にｎチャネルトラン／メタを
用いることは本質的なことでなく、これ「）のトランジ
スタを交互にスイッチングするものであればｐチャネル
トランジスタでもよく、さらに直列に二つ以上いくら接
続してもよい。
そして、トランジスタ３００オン抵抗と容量２９による
時定数をノア回路２２の出力信号の周ル］よりも充分大
きくすることができれば、トランジスタ３３は必要とし
ないこと、さらに、発振回路は水晶発振回路に限定され
ずに、セラミック発振回路、ＣＲ発振回路にも適用でき
ることは明白でありＯ ところで、第１図に示した従来の発振停止検出回路にお
いては、容量”を数１０ＰＦにするため、インバータ回
路１０の人、出力信号は、第２図ｆｔ）） ｌ （Ｃ）
のごとくなり、過渡応答時にインバータ回路で数マイク
ロアンペア以上の電流の消費を余儀なくさせられる。さ
らに、イクスクルシブノア回路１２の人力信号も過渡応
答時間が長いため、数マイクロアンペア以上の電流の消
費を余儀なくさせる。そして、イクスクルシプノア回路
１２の出力波形、とくに・・イレベルの期間は、この過
渡応答時間に基因したものであるので、動作を確実量）
全必要とし、イクスクルノブノア回路１２のμ源電位と
インバータ回路１ｏの出力電位、タイミングを微細に調
整する必要があり、そのために設計余裕が非常に少なく
なり、製造工程において１＃ １＋ｆＬ電圧、相互コン
ダクタンス等のプロセスパラメータを高精度に制御する
必要が生じ、製造歩留の低下をまねいていた。
時定数をノア回路２２の出力信号の周ル］よりも充分大
きくすることができれば、トランジスタ３３は必要とし
ないこと、さらに、発振回路は水晶発振回路に限定され
ずに、セラミック発振回路、ＣＲ発振回路にも適用でき
ることは明白でありＯ ところで、第１図に示した従来の発振停止検出回路にお
いては、容量”を数１０ＰＦにするため、インバータ回
路１０の人、出力信号は、第２図ｆｔ）） ｌ （Ｃ）
のごとくなり、過渡応答時にインバータ回路で数マイク
ロアンペア以上の電流の消費を余儀なくさせられる。さ
らに、イクスクルシブノア回路１２の人力信号も過渡応
答時間が長いため、数マイクロアンペア以上の電流の消
費を余儀なくさせる。そして、イクスクルシプノア回路
１２の出力波形、とくに・・イレベルの期間は、この過
渡応答時間に基因したものであるので、動作を確実量）
全必要とし、イクスクルノブノア回路１２のμ源電位と
インバータ回路１ｏの出力電位、タイミングを微細に調
整する必要があり、そのために設計余裕が非常に少なく
なり、製造工程において１＃ １＋ｆＬ電圧、相互コン
ダクタンス等のプロセスパラメータを高精度に制御する
必要が生じ、製造歩留の低下をまねいていた。
しかし、本発明においては、分周回路からの出力信号の
過渡応答時間を利用したものではなく、ロードトランジ
スタ３ｏの出力部を除いて完全にデジタル論理によって
発振停止検出回路を構成しているため、発振停止検出回
路の全消費電流を数ナノアンペア程度に押えることがで
き、さらにこの回路部で、とくにプロセスパラメータの
精度を必要としないため、従来のものに対して飛躍的な
歩留向上を得ることができる。
過渡応答時間を利用したものではなく、ロードトランジ
スタ３ｏの出力部を除いて完全にデジタル論理によって
発振停止検出回路を構成しているため、発振停止検出回
路の全消費電流を数ナノアンペア程度に押えることがで
き、さらにこの回路部で、とくにプロセスパラメータの
精度を必要としないため、従来のものに対して飛躍的な
歩留向上を得ることができる。
第１図は従来の発振停止検出回路を含む発振バクアップ
システムの回路図、第２図（ａ）〜（ｇ）は第１図の各
部の信号波形図、第３図は本発明の一実の各部の波形図
である。 ４・・・・・・発振回路、５・・・・・・分周回路、６
・・・・・・電源電圧変換回路、３０．３１・・・・・
・ｐチャネルトランジスタ、２６，２７，３２．３３・
・・・・ｎチャネルトランジスタ、２８．２９・・・・
・・コンデンサ（容ｔ４ｉ）、２０．２５．３４・・・
・・・インバータ回路、２１．２２・・・・・ノア回路
。 代理人の氏名 弁理士 中 尾 敏 男 はが１名１３
図 第 ４ 図 （ａ） ＪｌｆｌｆｌｌｌｆＬ−一−−−−−−−−−
−−−−−−１ｆｌｌｌｆ−２０′
システムの回路図、第２図（ａ）〜（ｇ）は第１図の各
部の信号波形図、第３図は本発明の一実の各部の波形図
である。 ４・・・・・・発振回路、５・・・・・・分周回路、６
・・・・・・電源電圧変換回路、３０．３１・・・・・
・ｐチャネルトランジスタ、２６，２７，３２．３３・
・・・・ｎチャネルトランジスタ、２８．２９・・・・
・・コンデンサ（容ｔ４ｉ）、２０．２５．３４・・・
・・・インバータ回路、２１．２２・・・・・ノア回路
。 代理人の氏名 弁理士 中 尾 敏 男 はが１名１３
図 第 ４ 図 （ａ） ＪｌｆｌｆｌｌｌｆＬ−一−−−−−−−−−
−−−−−−１ｆｌｌｌｆ−２０′
Claims (1)
- 発振出力もしくは同出力からの分周信号を入力・とする
スイッチングトランジスタが少なくとも二つ直列に接続
され、これらの各トランジスタに位相を違えた上記入力
信号を与えて、各瞬時には少くとも一つのトランジスタ
を非導通に保つとともに、前記スイッチングトランジス
タのおのおのの出力端子側に容量が付設されてなり、上
記容量端の電位レベル反転によシ上記発振出力の停止を
検出することを特徴とする発振停止検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169865A JPS5870630A (ja) | 1981-10-22 | 1981-10-22 | 発振停止検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169865A JPS5870630A (ja) | 1981-10-22 | 1981-10-22 | 発振停止検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5870630A true JPS5870630A (ja) | 1983-04-27 |
Family
ID=15894376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56169865A Pending JPS5870630A (ja) | 1981-10-22 | 1981-10-22 | 発振停止検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870630A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102089972A (zh) * | 2008-07-09 | 2011-06-08 | 松下电器产业株式会社 | 半导体集成电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753141A (en) * | 1980-09-16 | 1982-03-30 | Toshiba Corp | Oscillation detecting circuit |
-
1981
- 1981-10-22 JP JP56169865A patent/JPS5870630A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753141A (en) * | 1980-09-16 | 1982-03-30 | Toshiba Corp | Oscillation detecting circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102089972A (zh) * | 2008-07-09 | 2011-06-08 | 松下电器产业株式会社 | 半导体集成电路 |
| US8558624B2 (en) | 2008-07-09 | 2013-10-15 | Panasonic Corporation | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4653931A (en) | Self-charging electronic timepiece | |
| US4617529A (en) | Ring oscillator with delay element and potential pulling circuit | |
| JP4355658B2 (ja) | 配置面積を縮減し過渡電力を削減した発振回路 | |
| JPH0792506B2 (ja) | 電子時計 | |
| JPH0880033A (ja) | 昇圧回路 | |
| JPS6144414B2 (ja) | ||
| JPS5870630A (ja) | 発振停止検出回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| CN112311226B (zh) | 升压电路 | |
| JPH0430207B2 (ja) | ||
| JPH06318935A (ja) | 同期信号検出装置 | |
| JPWO2000014756A1 (ja) | スイッチの開閉状態検出装置および電子機器 | |
| JPS59114908A (ja) | 発振回路を有する集積回路装置 | |
| JP2005018677A (ja) | 電源回路 | |
| JP2906558B2 (ja) | 圧電型振動子を用いる半導体集積回路 | |
| CN114374372B (zh) | 一种基于漏电流延时单元的振荡器 | |
| JP3354708B2 (ja) | 半導体昇圧回路 | |
| JPH0353705A (ja) | 半導体集積回路 | |
| JPH0159773B2 (ja) | ||
| JP2650354B2 (ja) | Ｅｆｍ信号用波形整形回路 | |
| JPS6241271Y2 (ja) | ||
| JPH06152390A (ja) | 半導体集積回路 | |
| JPH1070440A (ja) | Ｃｒ発振回路 | |
| JP2002091591A (ja) | 定電圧出力装置 | |
| JPS596436B2 (ja) | 繰り返し信号の状態判定回路 |