JPH01235366A - 半導体抵抗素子 - Google Patents
半導体抵抗素子Info
- Publication number
- JPH01235366A JPH01235366A JP63062695A JP6269588A JPH01235366A JP H01235366 A JPH01235366 A JP H01235366A JP 63062695 A JP63062695 A JP 63062695A JP 6269588 A JP6269588 A JP 6269588A JP H01235366 A JPH01235366 A JP H01235366A
- Authority
- JP
- Japan
- Prior art keywords
- resistor element
- type
- diffusion layer
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、半導体集積回路に用いられる半導体抵抗素子
に関するものである。
に関するものである。
(従来の技術)
従来、このような分野の技術としては、第2図に示すよ
うなものがあった。以下、その構成を図を用いて説明す
る。
うなものがあった。以下、その構成を図を用いて説明す
る。
第2図は従来の半導体抵抗素子の一構成例を示す断面図
である。
である。
この半導体抵抗素子はP型拡散抵抗の例を示すものであ
り、N形の半導体基板1に形成されている。半導体基板
1の表層部には、P形の不純物として例えばボロン(B
)が低濃度のドーズ量で導入された低濃度P形層から成
る抵抗体索子2が形成されている。
り、N形の半導体基板1に形成されている。半導体基板
1の表層部には、P形の不純物として例えばボロン(B
)が低濃度のドーズ量で導入された低濃度P形層から成
る抵抗体索子2が形成されている。
この抵抗体索子2の両端部に接する領域には、ボロン等
が高濃度に導入された高濃度I)形層から成る接続用拡
散層3が形′成されている。接続用拡散層3は、その直
上に形成された金属配線4の電極部5とのオーミック接
触を得るために設けられたものである。抵抗体素子2上
、及び′電極部5を除く接続用拡散層3上には、これを
保工qするための酸化膜6か形成されている。
が高濃度に導入された高濃度I)形層から成る接続用拡
散層3が形′成されている。接続用拡散層3は、その直
上に形成された金属配線4の電極部5とのオーミック接
触を得るために設けられたものである。抵抗体素子2上
、及び′電極部5を除く接続用拡散層3上には、これを
保工qするための酸化膜6か形成されている。
以上のように打4成される半導体抵抗素子において、素
子面積縮小の観点から言えば、抵抗体索子2のシー1へ
抵抗はできるだけ大きい方がよい。そのためには、イオ
ン打込み法或は熱拡散法によって半導体基板1中に導入
されるl〕形不純物は、その総量を少く抑えることが有
利となる。
子面積縮小の観点から言えば、抵抗体索子2のシー1へ
抵抗はできるだけ大きい方がよい。そのためには、イオ
ン打込み法或は熱拡散法によって半導体基板1中に導入
されるl〕形不純物は、その総量を少く抑えることが有
利となる。
一方、抵抗体素子2の抵抗値の温度依存性を小さくする
観点から言えば、抵抗体素子2を形成する低濃度P形層
の不純物濃度は、なるべく高い方かよい。これは、よく
知られているようにキャリアの不純物散乱による移動度
の低下が効いてくるためである。したがって、この効果
を高め、温度依存性に優れた抵抗体素子2とするために
は、低濃度P形層を形成するキャリアの総量を多くすれ
ばよいことになる。
観点から言えば、抵抗体素子2を形成する低濃度P形層
の不純物濃度は、なるべく高い方かよい。これは、よく
知られているようにキャリアの不純物散乱による移動度
の低下が効いてくるためである。したがって、この効果
を高め、温度依存性に優れた抵抗体素子2とするために
は、低濃度P形層を形成するキャリアの総量を多くすれ
ばよいことになる。
(発明が解決しようとする課題)
しかしながら、上記構成の半導体抵抗素子においては、
抵抗体素子2のシート抵抗を高め素子面積の縮小を図る
ことと、抵抗体索子2の温度依存性を小さくすることの
、2つの基本的な特性を同時に高めようとすれば、不純
物濃度が相反する作用を及ぼすために、その実現が難し
いという課題があった。
抵抗体素子2のシート抵抗を高め素子面積の縮小を図る
ことと、抵抗体索子2の温度依存性を小さくすることの
、2つの基本的な特性を同時に高めようとすれば、不純
物濃度が相反する作用を及ぼすために、その実現が難し
いという課題があった。
即ち、不純物濃度を高めれば、温度依存性は小さくなる
がシート抵抗は低下し、逆に不純物濃度を低くすれば、
シート抵抗は増大するものの温度依存性か低下してしま
う。
がシート抵抗は低下し、逆に不純物濃度を低くすれば、
シート抵抗は増大するものの温度依存性か低下してしま
う。
」ユ記課題を解決する方法として、抵抗体索子2の低濃
度P形層の体積を小さくし、相対的に不純物濃度を高め
るために、浅接合化することも考えられる。この場合に
は、シート抵抗を高めても接合が浅いために、高不純物
濃度化が可能である−しかし、浅接合を維持するために
は、高温の熱処理は極力室けねばならないという制約が
あり、製造プロセスに係わる自由度が著しく低下してし
まうという制約があり、製造プロセスに係わる自由度が
著しく低下してしまうという問題があった。
度P形層の体積を小さくし、相対的に不純物濃度を高め
るために、浅接合化することも考えられる。この場合に
は、シート抵抗を高めても接合が浅いために、高不純物
濃度化が可能である−しかし、浅接合を維持するために
は、高温の熱処理は極力室けねばならないという制約が
あり、製造プロセスに係わる自由度が著しく低下してし
まうという制約があり、製造プロセスに係わる自由度が
著しく低下してしまうという問題があった。
本発明は、前記従来技術がもっていた課題として、抵抗
体素子のシート抵抗の増大及び温度依存性の向上に対し
て不純物濃度が二律背反の関係にあり、双方を同時に満
足させることが困難な点、及び浅接合化により双方を満
足させようとすれば製造プロセスの自由度が低下する点
について解決した半導体抵抗素子を提供するものである
。
体素子のシート抵抗の増大及び温度依存性の向上に対し
て不純物濃度が二律背反の関係にあり、双方を同時に満
足させることが困難な点、及び浅接合化により双方を満
足させようとすれば製造プロセスの自由度が低下する点
について解決した半導体抵抗素子を提供するものである
。
く課題を解決するための手段)
本発明は、前記課題を解決するために、半導体基板に第
1の導電形の不純物が所定の抵抗値を得るに必要な濃度
にドープされて成る抵抗体素子と、該抵抗体素子の両端
部付近に接続して設けられた電極部とを備えた半導体抵
抗素子において、前記半導体基板の前記抵抗体素子を含
む領域に形成され、前記第1の導電形と逆極性を有する
第2の導電形の不純物が前記抵抗体素子の極性を保持す
る範囲内の濃度でドープされた拡散層を設けたものであ
る。
1の導電形の不純物が所定の抵抗値を得るに必要な濃度
にドープされて成る抵抗体素子と、該抵抗体素子の両端
部付近に接続して設けられた電極部とを備えた半導体抵
抗素子において、前記半導体基板の前記抵抗体素子を含
む領域に形成され、前記第1の導電形と逆極性を有する
第2の導電形の不純物が前記抵抗体素子の極性を保持す
る範囲内の濃度でドープされた拡散層を設けたものであ
る。
また、前記拡散層が設けられた半導体抵抗素子を半導体
集積回路に組み込んで効果的に使用するためには、前記
電極部とオーミック接触するに足る前記第1の導電形の
表面不純物濃度を有する接続用拡散層を、該電極部直下
に前記抵抗体素子と接続して設けるとよい。
集積回路に組み込んで効果的に使用するためには、前記
電極部とオーミック接触するに足る前記第1の導電形の
表面不純物濃度を有する接続用拡散層を、該電極部直下
に前記抵抗体素子と接続して設けるとよい。
(作用)
本発明によれば、以上のように半導体抵抗素子を構成し
たので、抵抗体素子を含む領域に形成され、抵抗体素子
の不純物の導電形と逆極性の導電形の不純物がドープさ
れて成る拡散層は、前記抵抗体素子の不純物濃度を高め
てもそのシート抵抗を低下させないように働くと共に、
抵抗体素子内の不純物の総量を増大させるように働く。
たので、抵抗体素子を含む領域に形成され、抵抗体素子
の不純物の導電形と逆極性の導電形の不純物がドープさ
れて成る拡散層は、前記抵抗体素子の不純物濃度を高め
てもそのシート抵抗を低下させないように働くと共に、
抵抗体素子内の不純物の総量を増大させるように働く。
この働きにより、シート抵抗を高め、かつ温度依存性を
小さくできると共に、抵抗体素子の浅接合化が不要とな
り、高温の熱処理も”]’能となるので、製造プロセス
における自由度を高めることができる。
小さくできると共に、抵抗体素子の浅接合化が不要とな
り、高温の熱処理も”]’能となるので、製造プロセス
における自由度を高めることができる。
また、電極部とオーミ・シフ接触i(能な表面不純物濃
度を有する接続用拡散層は、前記半導体抵抗素子の優れ
た特性を損なうことなく半導体集積回路に組み込まれ、
その効果的な使用を゛可能にする。
度を有する接続用拡散層は、前記半導体抵抗素子の優れ
た特性を損なうことなく半導体集積回路に組み込まれ、
その効果的な使用を゛可能にする。
したがって、前記課題を解決することができる。
(実施例)
第1図は本発明の実施例を示す半導体抵抗素子の断面図
である。
である。
この半導体抵抗素子はP形拡散抵抗の例を示すものであ
り、N形の半導体基板11に形成されている。半導体基
板11の表層部には、N形の不純物、例えばリン(P)
が5 X 10 ”CIn−2程度の濃度にドープされ
て成る低濃度の拡散層12が形成されている。
り、N形の半導体基板11に形成されている。半導体基
板11の表層部には、N形の不純物、例えばリン(P)
が5 X 10 ”CIn−2程度の濃度にドープされ
て成る低濃度の拡散層12が形成されている。
前記N形の拡散層12の領域内には、P形の不純物、例
えばボロンlX1015cm−2程度のドーズ量で導入
された低濃度P形層から成る抵抗体素子13が形成され
ている。ここに、前記拡散層12にドープされたリンの
濃度は、抵抗体、素子13を形成する低濃度P形層の極
性をN形に反転させない程度の濃度に設定されている。
えばボロンlX1015cm−2程度のドーズ量で導入
された低濃度P形層から成る抵抗体素子13が形成され
ている。ここに、前記拡散層12にドープされたリンの
濃度は、抵抗体、素子13を形成する低濃度P形層の極
性をN形に反転させない程度の濃度に設定されている。
前記抵抗体素子13の両端部に接する領域には、ボロン
等が高深度にドープされた高深度P形層から成る接続用
拡散層14が形成されている。接続用拡散層14は、そ
の直上に形成された金属配線15の電極部16とのオー
ミック接触を得るなめに設けられたもので、オーミック
接触に足るP形不純物の表面濃度を有している。電極部
16を除く接続用拡散層14上、及び抵抗体素子13上
に。
等が高深度にドープされた高深度P形層から成る接続用
拡散層14が形成されている。接続用拡散層14は、そ
の直上に形成された金属配線15の電極部16とのオー
ミック接触を得るなめに設けられたもので、オーミック
接触に足るP形不純物の表面濃度を有している。電極部
16を除く接続用拡散層14上、及び抵抗体素子13上
に。
は、それらを保護するための酸化膜17が形成されてい
る。
る。
このように114成される半導体抵抗素子の製造は、第
3図(a、 )〜(e)に示すようになされる。第3図
(a)〜(e)は半導体抵抗素子の製造方法を示す工程
図である。
3図(a、 )〜(e)に示すようになされる。第3図
(a)〜(e)は半導体抵抗素子の製造方法を示す工程
図である。
先ず、第3図(a)において、シリ:7ン(Si)等か
ら成る半導体基板11の表面を酸化し、酸化+1Q 1
8を形成した後、通常のホトリソグラフィ技術を用いて
酸化)1#、18にバターニングを施し、所定位置に開
孔19を形成する。次いで、イオン打込み法或は熱拡散
法等を用いて、開孔19直rに高濃度P形層から成る接
続用拡散層14を形成する。
ら成る半導体基板11の表面を酸化し、酸化+1Q 1
8を形成した後、通常のホトリソグラフィ技術を用いて
酸化)1#、18にバターニングを施し、所定位置に開
孔19を形成する。次いで、イオン打込み法或は熱拡散
法等を用いて、開孔19直rに高濃度P形層から成る接
続用拡散層14を形成する。
次に、第3図(1))に示すように、ホトリソグラフィ
技術を用いて所定位置の酸化膜18をエツチング除去し
た後、イオン打込み法等によりリン等のN形不純物を半
導体基板11内に導入し、イオン打込み層20を形成す
る。
技術を用いて所定位置の酸化膜18をエツチング除去し
た後、イオン打込み法等によりリン等のN形不純物を半
導体基板11内に導入し、イオン打込み層20を形成す
る。
その後、半導体基板1に100°C程度で約30分間の
熱処理を施し、第3図(c)に示す如くN形の拡散層1
2を形成する。その際、前記熱処理により拡散層]2の
表面には酸化J121が形成される。
熱処理を施し、第3図(c)に示す如くN形の拡散層1
2を形成する。その際、前記熱処理により拡散層]2の
表面には酸化J121が形成される。
次いで、第3図(d)に示すように、ホトリソグラフィ
技術により酸化膜21をエツチング除去した後、イオン
打込み法等によりボロン等のP形不純物を導入し、拡散
層12内にイオン打込み層22を形成する。
技術により酸化膜21をエツチング除去した後、イオン
打込み法等によりボロン等のP形不純物を導入し、拡散
層12内にイオン打込み層22を形成する。
続いて第3図(e)に示す如く、1000℃程度で約1
時間の熱処理を施し、N形の拡散層12の領域内に低濃
度1〕形層から成る抵抗体素子13を形成する。その際
、抵抗体素子13上には、前記熱処理によって酸化p&
17が形成される。その後、ホトリソグラフィ技術を用
いて接続用拡散層14上の酸化膜17にコンタク1〜ホ
ール23を開孔し、コンタクトホール23内に電極部1
6を有する金属配線15を形成する。このようにして、
製造された本実施例の半導体抵抗素子におい゛(は、約
400Ω/口のシート抵抗が得られる。
時間の熱処理を施し、N形の拡散層12の領域内に低濃
度1〕形層から成る抵抗体素子13を形成する。その際
、抵抗体素子13上には、前記熱処理によって酸化p&
17が形成される。その後、ホトリソグラフィ技術を用
いて接続用拡散層14上の酸化膜17にコンタク1〜ホ
ール23を開孔し、コンタクトホール23内に電極部1
6を有する金属配線15を形成する。このようにして、
製造された本実施例の半導体抵抗素子におい゛(は、約
400Ω/口のシート抵抗が得られる。
第4図は、上記のように製造された本実施例の半導体抵
抗素子と従来の半導体抵抗素子における不純物分布の一
例を示すものである。横軸に半導 −体栽板における
不純物の分布深さを表わし、縦軸に不純物濃度を表わし
である。本実施例の半導体抵抗素子を実線曲線A、Bで
示し、従来の半導体抵抗素子を破線曲線Cで示しである
。
抗素子と従来の半導体抵抗素子における不純物分布の一
例を示すものである。横軸に半導 −体栽板における
不純物の分布深さを表わし、縦軸に不純物濃度を表わし
である。本実施例の半導体抵抗素子を実線曲線A、Bで
示し、従来の半導体抵抗素子を破線曲線Cで示しである
。
従来の半導体抵抗素子は、シリコン半導体基板に約20
0への酸化膜を形成し、この酸化膜の上からボロンを2
0KeVで約2X10”cm−2のドーズ量でイオン打
込みし、約900℃で30分の熱処理を施して抵抗体素
子を形成したものである。その抵抗体素子「[のボロン
分布が図中の破線曲線Cで示されている。この場合のシ
ート抵抗は約400Ω/口で、本実施例の半導体抵抗索
子どほぼ同じであるが、不純物濃度は本実施例のものを
上回ることはできない。
0への酸化膜を形成し、この酸化膜の上からボロンを2
0KeVで約2X10”cm−2のドーズ量でイオン打
込みし、約900℃で30分の熱処理を施して抵抗体素
子を形成したものである。その抵抗体素子「[のボロン
分布が図中の破線曲線Cで示されている。この場合のシ
ート抵抗は約400Ω/口で、本実施例の半導体抵抗索
子どほぼ同じであるが、不純物濃度は本実施例のものを
上回ることはできない。
しかも、従来の抵抗体素子は不純物の分布深さが浅いた
め、前記熱処理以上の高温処理を施すと、シート抵抗の
低下と共に不純物濃度も低下してしまうので、抵抗の温
度依存性が大きくなってしまう。
め、前記熱処理以上の高温処理を施すと、シート抵抗の
低下と共に不純物濃度も低下してしまうので、抵抗の温
度依存性が大きくなってしまう。
これに対し、本実施例の半導体抵抗素子においては、抵
抗体素子13を構成する低濃度P形層内に、逆極性の導
電形であるN形のリンが実線曲線Bに示すように不純物
として拡散されているため、実線曲線Aに示すようにP
形のボロンのドーズ量を増やしたとしても、抵抗体素子
13自体は高抵抗値を保つことができる。さらに、不純
物の総置としてはボロンとリンの和となるから、単位体
積当りの不純物濃度は著しく高くなる。それ故、シート
抵抗を従来と同様に約400Ω/口としても、不純物濃
度は曲線A、Bに示されるように従来に比して大幅に高
められるので、温度依存性に優れた半導体抵抗素子が得
られ、しかも製造プロセスにおける自由度が飛躍的に向
上する。
抗体素子13を構成する低濃度P形層内に、逆極性の導
電形であるN形のリンが実線曲線Bに示すように不純物
として拡散されているため、実線曲線Aに示すようにP
形のボロンのドーズ量を増やしたとしても、抵抗体素子
13自体は高抵抗値を保つことができる。さらに、不純
物の総置としてはボロンとリンの和となるから、単位体
積当りの不純物濃度は著しく高くなる。それ故、シート
抵抗を従来と同様に約400Ω/口としても、不純物濃
度は曲線A、Bに示されるように従来に比して大幅に高
められるので、温度依存性に優れた半導体抵抗素子が得
られ、しかも製造プロセスにおける自由度が飛躍的に向
上する。
なお、本発明は図示の実施例に限定されず種々の変形が
可能である。例えば、P形の不純物として、ボロンに代
えてガリウム(Ga)やインジウム(In)等を用いて
もよいし、N形の不純物としてヒ素(As)やアンチモ
ン(sb)等を用いることもできる。また、例示した材
質や膜厚、及び製造工程における条件や製造順序等を適
宜他のものに変更することも可能である。
可能である。例えば、P形の不純物として、ボロンに代
えてガリウム(Ga)やインジウム(In)等を用いて
もよいし、N形の不純物としてヒ素(As)やアンチモ
ン(sb)等を用いることもできる。また、例示した材
質や膜厚、及び製造工程における条件や製造順序等を適
宜他のものに変更することも可能である。
(発明の効果)
以1−i’f細に説明したように、本発明によれば、半
導体抵抗素子の抵抗体素子を含む領域に、抵抗体素子に
ドープされた不純物の導電形と逆極性を有する導電形の
不純物がドープされて成る拡散層を設けたので、シーl
−抵抗を高く保ったまま不純物濃度を高め、抵抗の温度
依存性を小さくすることができる。しかも、不純物濃度
を高めるための浅接合化を図る必要がなくなり、高温の
熱処理も可能となるので、製造プロセスにおける自由度
が著しく増大する。
導体抵抗素子の抵抗体素子を含む領域に、抵抗体素子に
ドープされた不純物の導電形と逆極性を有する導電形の
不純物がドープされて成る拡散層を設けたので、シーl
−抵抗を高く保ったまま不純物濃度を高め、抵抗の温度
依存性を小さくすることができる。しかも、不純物濃度
を高めるための浅接合化を図る必要がなくなり、高温の
熱処理も可能となるので、製造プロセスにおける自由度
が著しく増大する。
また、電極部とオーミック接触される接続用拡散層を設
けることによって、前記半導体抵抗素子の優れた特性を
損なわずに半導体集積口路における効果的な利用が可能
となる。
けることによって、前記半導体抵抗素子の優れた特性を
損なわずに半導体集積口路における効果的な利用が可能
となる。
したがって、半導体抵抗素子の特性及び信頼性が向上す
ると共に、その素子面積の縮小により高集積化を図るこ
とができる。加えて、製造プロセスの自由度が増すこと
により、半導体抵抗素子及びこれを含む半導体集積回路
の製造が容易かつ効率化すると共に、その高品質化を図
ることもできる。
ると共に、その素子面積の縮小により高集積化を図るこ
とができる。加えて、製造プロセスの自由度が増すこと
により、半導体抵抗素子及びこれを含む半導体集積回路
の製造が容易かつ効率化すると共に、その高品質化を図
ることもできる。
第1図は本発明の実施例を示す半導体抵抗素子の断面図
、第2図は従来の半導体抵抗素子の断面図、第3図(a
)〜(e)は第1図の半導体抵抗素子の製造工程図、第
4図は半導体抵抗素子における不純物分布図である。 11・・・・・・半導体基板、12・・・・・・拡散層
、13・・・・・・抵抗体素子、14・・・・・・接続
用拡散層、16・・・・・・電極部。 出願人代理人 柿 木 恭 成11:手1体基
板 14:接快用栃敗層12:11C敗層 1
6:電種部13:低抗体素子 第 11口 璧来の半溝体1氏4八素子 価へ2回 半導件柩抗素子(二お\)る不純物介布争町4Z
、第2図は従来の半導体抵抗素子の断面図、第3図(a
)〜(e)は第1図の半導体抵抗素子の製造工程図、第
4図は半導体抵抗素子における不純物分布図である。 11・・・・・・半導体基板、12・・・・・・拡散層
、13・・・・・・抵抗体素子、14・・・・・・接続
用拡散層、16・・・・・・電極部。 出願人代理人 柿 木 恭 成11:手1体基
板 14:接快用栃敗層12:11C敗層 1
6:電種部13:低抗体素子 第 11口 璧来の半溝体1氏4八素子 価へ2回 半導件柩抗素子(二お\)る不純物介布争町4Z
Claims (1)
- 【特許請求の範囲】 1、半導体基板に第1の導電形の不純物が所定の抵抗値
を得るに必要な濃度にドープされて成る抵抗体素子と、
該抵抗体素子の両端部付近に接続して設けられた電極部
とを備えた半導体抵抗素子において、 前記半導体基板の前記抵抗体素子を含む領域に形成され
、前記第1の導電形と逆極性を有する第2の導電形の不
純物が前記抵抗体素子の極性を保持する範囲内の濃度で
ドープされた拡散層を設けたことを特徴とする半導体抵
抗素子。 2、前記電極部とオーミック接触するに足る前記第1の
導電形の表面不純物濃度を有する接続用拡散層を、該電
極部直下に前記抵抗体素子と接続して設けた請求項1記
載の半導体抵抗素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062695A JPH01235366A (ja) | 1988-03-16 | 1988-03-16 | 半導体抵抗素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062695A JPH01235366A (ja) | 1988-03-16 | 1988-03-16 | 半導体抵抗素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01235366A true JPH01235366A (ja) | 1989-09-20 |
Family
ID=13207689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63062695A Pending JPH01235366A (ja) | 1988-03-16 | 1988-03-16 | 半導体抵抗素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01235366A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734391A (en) * | 1993-12-28 | 1998-03-31 | Canon Kabushiki Kaisha | Printing system |
| WO2005114725A1 (ja) * | 2004-05-21 | 2005-12-01 | Omron Corporation | 半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置 |
| JP2018074106A (ja) * | 2016-11-04 | 2018-05-10 | アイシン精機株式会社 | 半導体素子の製造方法、及び半導体素子を有するチップ |
-
1988
- 1988-03-16 JP JP63062695A patent/JPH01235366A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734391A (en) * | 1993-12-28 | 1998-03-31 | Canon Kabushiki Kaisha | Printing system |
| WO2005114725A1 (ja) * | 2004-05-21 | 2005-12-01 | Omron Corporation | 半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置 |
| JP2018074106A (ja) * | 2016-11-04 | 2018-05-10 | アイシン精機株式会社 | 半導体素子の製造方法、及び半導体素子を有するチップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4242691A (en) | MOS Semiconductor device | |
| JP3031855B2 (ja) | 半導体装置の製造方法 | |
| US4931407A (en) | Method for manufacturing integrated bipolar and MOS transistors | |
| KR910002294B1 (ko) | 반도체장치의 제조방법 | |
| JPH01235366A (ja) | 半導体抵抗素子 | |
| KR920009372B1 (ko) | 반도체장치의 제조방법 | |
| JPH0340514B2 (ja) | ||
| JPS58222574A (ja) | 半導体装置およびその製造方法 | |
| JPH02170571A (ja) | 半導体装置とその製造方法 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JP2002134702A (ja) | 半導体装置及びその製造方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPS627710B2 (ja) | ||
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH0478011B2 (ja) | ||
| JPH05864B2 (ja) | ||
| JPH0697658B2 (ja) | 半導体装置の製造方法 | |
| JPH0214516A (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPH01164062A (ja) | 半導体装置の製造方法 | |
| KR0147651B1 (ko) | 바이 씨 모스 장치 및 그 제조방법 | |
| JPH0786388A (ja) | 半導体装置及びその製造方法 | |
| JPS617664A (ja) | 半導体装置およびその製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH01117362A (ja) | 半導体集積回路装置の製造方法 |