JPS6129537B2 - - Google Patents
Info
- Publication number
- JPS6129537B2 JPS6129537B2 JP52158006A JP15800677A JPS6129537B2 JP S6129537 B2 JPS6129537 B2 JP S6129537B2 JP 52158006 A JP52158006 A JP 52158006A JP 15800677 A JP15800677 A JP 15800677A JP S6129537 B2 JPS6129537 B2 JP S6129537B2
- Authority
- JP
- Japan
- Prior art keywords
- buried layer
- layer
- conductivity type
- region
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は特にバイポーラIC等の半導体装置の
製造方法に関するものである。
製造方法に関するものである。
従来バイポーラIC等に用いるエピタキシヤル
ウエハーとしてはＮ型又はＰ型の埋込層を形成
し、その後酸化膜を全面除去した後エピタキシヤ
ル成長を行なつていた。これらのＮ型又はＰ型の
埋込層は一般には高温度での熱拡散方法が利用さ
れるため外部からかなり汚れが入る。またエピタ
キシヤル成長は高温度で行なわれるためにエピタ
キシヤル成長のときにも汚れが導入される。この
ようにいろいろな工程で汚れが導入し特性に影響
を与える。更にエピタキシヤル成長後絶縁をとる
場合に一般にはエピタキシヤルウエハーの表面か
らＰ型の不純物を拡散させてＰ型基板とにより素
子間の分離を行なつている。しかしＰ型の不純物
を熱拡散方式で行なうために不純物は横方向に拡
散し集積度を悪るくしている。また高温度で熱拡
散を行なうために不純物の再分布が起り、バイポ
ーラICの特性の歩留りを悪るくしている。
ウエハーとしてはＮ型又はＰ型の埋込層を形成
し、その後酸化膜を全面除去した後エピタキシヤ
ル成長を行なつていた。これらのＮ型又はＰ型の
埋込層は一般には高温度での熱拡散方法が利用さ
れるため外部からかなり汚れが入る。またエピタ
キシヤル成長は高温度で行なわれるためにエピタ
キシヤル成長のときにも汚れが導入される。この
ようにいろいろな工程で汚れが導入し特性に影響
を与える。更にエピタキシヤル成長後絶縁をとる
場合に一般にはエピタキシヤルウエハーの表面か
らＰ型の不純物を拡散させてＰ型基板とにより素
子間の分離を行なつている。しかしＰ型の不純物
を熱拡散方式で行なうために不純物は横方向に拡
散し集積度を悪るくしている。また高温度で熱拡
散を行なうために不純物の再分布が起り、バイポ
ーラICの特性の歩留りを悪るくしている。
本発明の目的はバイポーラ等の半導体集積回路
用のエピタキシヤルウエハーに重金属などをゲツ
タリングする効果を持たせまた不純物の拡散係数
を大きくしできるだけ低温で絶縁をとることがで
るようにするため埋込形成後エピタキシヤル成長
前に40Ar+イオンなどをイオン注入することい
る。イオン注入は適当な注入量で選択的にシリコ
ン表面に歪層を形成させる。この歪層は次のエピ
タキシヤル成長のときに重要な効果をあたえる核
になる。
用のエピタキシヤルウエハーに重金属などをゲツ
タリングする効果を持たせまた不純物の拡散係数
を大きくしできるだけ低温で絶縁をとることがで
るようにするため埋込形成後エピタキシヤル成長
前に40Ar+イオンなどをイオン注入することい
る。イオン注入は適当な注入量で選択的にシリコ
ン表面に歪層を形成させる。この歪層は次のエピ
タキシヤル成長のときに重要な効果をあたえる核
になる。
本発明によればウエハー内に部分的に拡散係数
の大きい領域と部分的にゲツタリング効果を持つ
たエピタキシヤルウエハーをつくることができ
る。
の大きい領域と部分的にゲツタリング効果を持つ
たエピタキシヤルウエハーをつくることができ
る。
以下図面を用いて本発明を詳細に説明する。ま
ず第１図に示すように、従来用いられている方法
によつてＰ型のシリコン基体１の上面にシリコン
の酸化膜４を1000〜1400℃程度の温度で成長さ
せ、ホトレジスト法を用いて選択的に酸化膜を取
除くことにより、選択的に拡散する領域を形成す
る。次に1200〜1230℃付近の温度でアンチモンマ
はヒ素の不純物を拡散させてＮ型の埋込層２を形
成し、次に同様な方法を用いてボロンの不純物を
拡散させてＰ型の埋込層３を形成する。次にホト
レジスト法を用いて選択的に酸化膜を除去し、Ｎ
型埋込層以外の場所とＰ型の埋込層との領域に適
当な注入量で40Ar+，16O+，14N+などのイオンを
注入し第２図に示すように表面付近に部分的に歪
層５，６を形成する。この場合いろいろな用途に
よつてシリコン酸化膜を完全に取除くことをしな
いで薄く残してイオン注入を行なつてもよい。た
だし半導体素子をつくる領域に完全にイオン注入
の影響はないようにしておく。次にエピタキシヤ
ル成長前に全面酸化膜４を除去し、適当な条件で
1000〜1200℃付近の温度でS1H4，SiC４，
SiH2C２，SiHC３などを用いてシリコンを
エピタキシヤル成長させる。エピタキシヤル成長
させることにより結晶性の良い層９，１０をつく
ることができる。同時に不純物の拡散係数の大き
い層７及びゲツタリング効果を持つた層８を同時
につくることができる。
ず第１図に示すように、従来用いられている方法
によつてＰ型のシリコン基体１の上面にシリコン
の酸化膜４を1000〜1400℃程度の温度で成長さ
せ、ホトレジスト法を用いて選択的に酸化膜を取
除くことにより、選択的に拡散する領域を形成す
る。次に1200〜1230℃付近の温度でアンチモンマ
はヒ素の不純物を拡散させてＮ型の埋込層２を形
成し、次に同様な方法を用いてボロンの不純物を
拡散させてＰ型の埋込層３を形成する。次にホト
レジスト法を用いて選択的に酸化膜を除去し、Ｎ
型埋込層以外の場所とＰ型の埋込層との領域に適
当な注入量で40Ar+，16O+，14N+などのイオンを
注入し第２図に示すように表面付近に部分的に歪
層５，６を形成する。この場合いろいろな用途に
よつてシリコン酸化膜を完全に取除くことをしな
いで薄く残してイオン注入を行なつてもよい。た
だし半導体素子をつくる領域に完全にイオン注入
の影響はないようにしておく。次にエピタキシヤ
ル成長前に全面酸化膜４を除去し、適当な条件で
1000〜1200℃付近の温度でS1H4，SiC４，
SiH2C２，SiHC３などを用いてシリコンを
エピタキシヤル成長させる。エピタキシヤル成長
させることにより結晶性の良い層９，１０をつく
ることができる。同時に不純物の拡散係数の大き
い層７及びゲツタリング効果を持つた層８を同時
につくることができる。
以上述べたように本発明によれば部分的に適当
な条件でイオン注入することによりボロンの拡散
係数を大きくすることができ横方向の広がりを少
なくすることができ集積度を向上させることがで
きる。また絶縁拡散の温度を低温にでき、拡散時
間も少なくできるので不純物の再分布を少なくで
きるので歩留りよくICをつくることができる。
更にゲツタリングの効果をもつた層を半導体素子
の近くに設置できるのでエピタキシヤル成長及び
その後の工程での汚れに対して非常に大きな効果
をもつためICをつくる時に信頼性向上、歩留り
向上を確保できる。
な条件でイオン注入することによりボロンの拡散
係数を大きくすることができ横方向の広がりを少
なくすることができ集積度を向上させることがで
きる。また絶縁拡散の温度を低温にでき、拡散時
間も少なくできるので不純物の再分布を少なくで
きるので歩留りよくICをつくることができる。
更にゲツタリングの効果をもつた層を半導体素子
の近くに設置できるのでエピタキシヤル成長及び
その後の工程での汚れに対して非常に大きな効果
をもつためICをつくる時に信頼性向上、歩留り
向上を確保できる。
第１と第２と第３図は本発明の一実施例の製造
工程を説明するための断面図である。 １…シリコン基板、２…Ｎ型埋込層、３…Ｐ型
の埋込層、４…シリコン酸化膜、５…Ｐ型の埋込
層にイオン注入した領域、６…シリコン基板にイ
オン注入した領域、７…イオン注入したＰ型の埋
込層上にできた生長層、８…イオン注入した表面
にできた生長層、９…Ｎ型埋込層上に生長したエ
ピタキシヤル層、１０…シリコン基板上に生長さ
せた結晶性のよい領域。
工程を説明するための断面図である。 １…シリコン基板、２…Ｎ型埋込層、３…Ｐ型
の埋込層、４…シリコン酸化膜、５…Ｐ型の埋込
層にイオン注入した領域、６…シリコン基板にイ
オン注入した領域、７…イオン注入したＰ型の埋
込層上にできた生長層、８…イオン注入した表面
にできた生長層、９…Ｎ型埋込層上に生長したエ
ピタキシヤル層、１０…シリコン基板上に生長さ
せた結晶性のよい領域。
Claims (1)
- １ 一導電型の半導体基板に高不純物濃度の逆導
電型の第１の埋込層および該第１の埋込層の周辺
に一導電型の第２の埋込層を形成する工程と、該
第２の埋込層および該第２の埋込層と第１の埋込
層との間でこれら２つの埋込層とは離れた基板表
面に選択的にイオン注入を行なう工程と、イオン
注入後該基板表面を露出しその露出面上に逆導電
型のエピタキシヤル層を成長することによつて該
第２の埋込層上には不純物の拡散係数の大きい領
域を選択的に形成すると同時に該第１の埋込層と
該第２の埋込層との間のイオン注入された領域上
に選択的にゲツタリング能力を有する領域を形成
する工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15800677A JPS5491079A (en) | 1977-12-28 | 1977-12-28 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15800677A JPS5491079A (en) | 1977-12-28 | 1977-12-28 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5491079A JPS5491079A (en) | 1979-07-19 |
| JPS6129537B2 true JPS6129537B2 (ja) | 1986-07-07 |
Family
ID=15662186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15800677A Granted JPS5491079A (en) | 1977-12-28 | 1977-12-28 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5491079A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57180145A (en) * | 1981-04-30 | 1982-11-06 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor integrated circuit device |
| JPH09232324A (ja) * | 1996-02-23 | 1997-09-05 | Nec Corp | 半導体基板及びその製造方法 |
-
1977
- 1977-12-28 JP JP15800677A patent/JPS5491079A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5491079A (en) | 1979-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4875085A (en) | Semiconductor device with shallow n-type region with arsenic or antimony and phosphorus | |
| US4295898A (en) | Method of making isolated semiconductor devices utilizing ion-implantation of aluminum and heat treating | |
| JPH0245327B2 (ja) | ||
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| US4018627A (en) | Method for fabricating semiconductor devices utilizing oxide protective layer | |
| KR100189739B1 (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| EP0078725B1 (en) | Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure | |
| JPH0395942A (ja) | 半導体材料における欠陥の少ない接合の形成方法 | |
| US3953255A (en) | Fabrication of matched complementary transistors in integrated circuits | |
| JPH0817841A (ja) | 半導体基板，半導体装置及び半導体装置の製造方法 | |
| EP0417737B1 (en) | Method of manufacturing a semiconductor device using ion implantation | |
| US3825450A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| US4113513A (en) | Method of manufacturing a semiconductor device by non-selectively implanting a zone of pre-determined low resistivity | |
| CA1131797A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| US5556793A (en) | Method of making a structure for top surface gettering of metallic impurities | |
| JP3145694B2 (ja) | 半導体装置 | |
| JP2664416B2 (ja) | 半導体装置の製造方法 | |
| JPS6143858B2 (ja) | ||
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPS5854502B2 (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| KR100264210B1 (ko) | 반도체장치의 활성영역 분리방법 | |
| JPH0533527B2 (ja) | ||
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 |