JPS5873165A - シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 - Google Patents

シヨツトキゲ−ト電界効果トランジスタ及びその製造方法

Info

Publication number
JPS5873165A
JPS5873165A JP56172503A JP17250381A JPS5873165A JP S5873165 A JPS5873165 A JP S5873165A JP 56172503 A JP56172503 A JP 56172503A JP 17250381 A JP17250381 A JP 17250381A JP S5873165 A JPS5873165 A JP S5873165A
Authority
JP
Japan
Prior art keywords
active layer
electrode
gate
gate electrode
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56172503A
Other languages
English (en)
Other versions
JPH032339B2 (ja
Inventor
Kenichi Kikuchi
健一 菊地
Hideki Hayashi
秀樹 林
Toshiki Ehata
敏樹 江畑
Michitomo Iiyama
飯山　道朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP56172503A priority Critical patent/JPS5873165A/ja
Priority to EP82300499A priority patent/EP0057605B1/en
Priority to DE8282300499T priority patent/DE3273695D1/de
Priority to US06/361,070 priority patent/US4601095A/en
Priority to CA000401059A priority patent/CA1184320A/en
Publication of JPS5873165A publication Critical patent/JPS5873165A/ja
Publication of JPH032339B2 publication Critical patent/JPH032339B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0614—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made after the completion of the source and drain regions, e.g. gate-last processes using dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0616—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made before the completion of the source and drain regions, e.g. gate-first processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマイクロ波特性が良好でしかも製造が容易なシ
ョットキゲ−１・電界効果トランジスタに関するもので
ある。
本発明は、材料については何ら制限されるものではなく
、Ｓｉなとの単元素半導体あるいは化合物半導体など広
く一般の半導体材料に適用できるものであるが、以下半
導体材料として動作速度の大きい利点をもつ化合物半導
体のうちＧａ　Ａｓを例にとって説明を行う。
従来ノショットキゲート電界効果トランジスタの一般的
な構造は、第１図の断面図に例示するように、ＧａＡＳ
なとの半絶縁性半導体基板１１の表面にエピタキシャル
成長やイオン注入によって一様な厚さのｎ型動作層１２
を形成したのち、この動作層の表面に金属を蒸着させる
方法等によりソース電極１８、トレイン電極１４及びシ
ョットキゲート電極１５を形成したものである。このよ
うな従来構造のショットキゲート電界効果トランジスタ
においては、ゲート・ソース間抵抗が大きいとこのトラ
ンジスタのマイクロ波特性、特に雑音特性が劣化するこ
とが知られている。マイクロ波特性を改良するにはゲー
ト・ソース間抵抗を下げることが必要であり、この目的
を達成するには動作層Ｉ２のキャリア濃度を高めるか又
は動作層を厚くすることが必要であるが、いずれの方法
においてもピンチオフ電圧が過大になるという問題を生
ずる。また、キャリア濃度を高めた場合にはゲートの耐
圧が小さくなるという問題がさらに生ずる。
このような問題を解決するため、第２図に例示するよう
に、ピンチオフ電圧を支配するゲート直下の動作層１２
′の厚みを所望値に保ったまま、ソース電極近傍の動作
層１２″の厚みを大きくする構造が提案されている。こ
の構造は、まずソース電極１３及びトレイン電極１４直
下の厚みに相当する一様な厚みの動作層を形成したのち
、ゲート電極１５の直下となるべき箇所１２′のみをエ
ツチング等により薄くしたのち、各電極１３．１４及び
１５を形成している。
しかしながらこのような構造では、動作層表面が平坦で
ないから電極形成のための微細なホトリソグラフィ等が
困難であるばかりでなく、動作層のエツチング制御に極
めて厳しい精度が要求されるだめに歩留りが低くなって
しまう欠点がある。
すなわち、ＭＥＳＦＥＴ　　の高周波特性を向上させる
ためには、ゲート長を極力小さくする必要がありそのた
めに素子製作上極めて微細な精密加工が要求される。し
かし、従来の製造方法においては、ゲート電極１５のパ
ターンをレジストに形成する際に、そのゲートパターン
の極く近傍にソース電極１３ふ・よびドレイン電極１４
による段差が、動作領域１２０段差に加えて存在するた
め、平坦面におけるときよりもフォトレジストパターン
の解像度が低下し、１μｍ程度の短いゲートツマターン
を確実に形成することが困難であった。特にＧａＡｓ等
の化合物半導体では、ゲート電極５を形成する前にソー
ス電極３およびドレイン電極４の合金処理を行なって、
その接触抵抗の低下を図ることが一般に行なわれている
が、接触抵抗を充分小さくしようとして充分な高温で、
しかも長時間の合金処理を行なうとソース、・ドレイン
電極金属の凝集がおこり、著しく大きな段差が生じ易く
、このことモ、ゲート用フォトレジストパターンの解像
度を悪化させる原因になっている。
また、ゲート電極５は既に形成されているソース電極３
とドレイン電極４の中間に±０．２μｍ以下の位置精度
で形成する必要がある。さらにソース電極３とゲート電
極５の間隔は、ＭＥ　Ｓ　Ｆ　ＥＴの電気的特性にあっ
て、ソースゲート間の寄生抵抗、寄生容量に直接影響す
るので、両電極間の距離はできる限り小さく、かつ高精
度に制御する必要があり、上述の位置精度は、この電極
間距離の点でも必要とする。しかしこの様な微細パター
ンを高精度で形成することは、従来の技術では極めて困
難であり、従って製造歩留りが著しく低いという問題点
があった。
本発明は上述した従来の問題点に鑑みてなされたもので
あり、その目的とするところは、マイクロ波特性及び歩
留りが良好なショットキゲート電界効果トランジスタを
提供することにある。
以下本発明の詳細を実施例によって説明する。
第３図は本発明の一実施例のショットキゲート電界効果
トランジスタの断面図であり、２１はＧａ　Ａｓ　なと
の半絶縁性半導体基板、２２はｎ型動作層、２３はソー
ス電極、２４はドレイン電極、２５はショットキゲート
電極、２６はイオン注入により゛不活性化（絶縁化）さ
れたｎ型動作層である。本発明の電界効果トランジスタ
の構造のものは第３図に例示するように、動作層表面が
平坦でかつソース・ドレイン間の動作層２２″の厚さを
ゲート直下の動作層２２′の厚さよりも大きくした構造
でかつゲート直下の動作層２２′とゲート電極２５とが
同一の絶縁材料からなるパターンを基に形成されるいわ
ゆるセルフアライメント方法により作成される。このた
めゲート電極２５と第２の動作層部分２２″の位置関係
が自動的に決定される。このことから本発明によれば、
製造工程が簡便になり歩留りが向上すると同時に微細な
加工が可能になる等の利点を有する。
第４図は、第３図の電界効果トランジスタの製造方法の
一例を示すための断面図である。
まず第４図（５）に示すようにＧａ　Ａｓ　の半絶縁性
基板２１の表面に気相又は液相成長またはＳｉ十等のイ
オンの注入により、一様な厚みの動作層２２を形成する
。この動作層の厚み及びキャリア濃度はゲート直下を除
く部分に延びた空乏層がゲート・ソース間抵抗を増大さ
せない値に選択される。
次いで、イオン注入により動作層を形成した場合はアニ
ールにより注入元素の活性化を行ない、動作層２２上の
所定位置にソース電極２３、ドレイン電極２４を形成す
る（第４図（Ｂ））。
次にゲート電極２５及び不活性化領域２６を動作する為
のマスク用パターン２７を形成する（第４図（Ｃ））。
一実施例として、マスク用バク−７２７としてフォトレ
ジストを用いた。
次にこのパターン２７をマスクとして用いた不活性化イ
オン注入を行い、マスクされない箇所に不活性化された
動作層２６を形成する（第４図（１）））。
なお、４人するイオンとしては、動作層を不活性化でき
るイオンであり、ゲート電極２５を形成後もその不活性
化機能を失わなければ本発明の目的を満たす。
一実施例として不活性化イオンとして酸素を使用した。
シート抵抗１５０Ω／口の動作層がＯ＋イオン注入によ
り高抵抗化する状況を第５図に示す。
不活性化イオンとしては酸素以外にクロムあるいはボロ
ンを用いることも可能である。
これらの不活性化イオン注Δにより、動作層２２′の実
劫的厚さを薄くするかあるいはキャリア濃度を小さくす
ることにより、ピンチオフ電圧を所望値とすることがで
きる。
しかる後、ゲート電極用金属２５を蒸着しく第４図色）
）その後マスク用パターン２７を除去する方法、すなわ
ちリフトオフ法により、第４図に示すごとくゲート電極
２５を形成する。
ことでマスク用パターン２７はイオン注入のマスクの役
割も果たし、かつゲート電極を選択的に除去し得る材料
であればよい。このための材料としてはフォトレジスト
に何ら限定されるものでなく半導体と不必要な反応を生
じない材料であれば良く、有機樹脂膜又は酸化シリコン
、酸化アルミニウム若しくは窒化アルミニウム等の無機
化合物でも可能である。
次に本発明のショットキ電界効果トランジスタ及びその
製造方法による優れた効果を説明する。
第３図における動作層２２′の長さが短いほど、ゲート
・ソース間の直列抵抗が小さくなって特性上有利となる
。ただしこの長さを短かくすることは、第４図に例示し
た製造方法においてマスク２７の長さを短かくすること
が困難である等の微細加工技術の限界によってのみ制限
されるだけである。
次に、動作層２２′の長さとゲート電極゛２５の長さの
関係を説明すれば、動作層２２′が比較的厚いノーマリ
オン型においては、動作層２２′〜の長さがゲート電極
２５の長さより多少長くても実用上十分な特性が得られ
る。これは、動作層２２′が比較的厚いため表面から素
子内部に拡がっている空乏層の厚みが動作層２２′の全
厚みを占めず、従って、動作層２２′のゲート直下を除
く部分がゲート・ソース間抵抗を極端に増大させるよう
な問題を生じないからである。これに対して、表面から
の空乏層厚みが動作層２２′の層厚みの全体を占めるよ
うなノーマリオフ型においては第３図※に例示するよう
に動作層２２′の長さが電極２５の長さよりも大であれ
ば、動作層２２′のゲート直下を除く部分において空乏
層が厚み方向一杯に形成され、この結果ゲート・ソース
間抵抗が著じるしく犬となり極端な場合電流が完全に阻
止されるという問題が生ずる。従ってノーマリオフ型に
おいては、ゲート電極２５の長さが動作層２２′よりも
大きくなければならない。しかしながらゲート電極２５
と、動作層２２″との重なり部分、すなわちゲート電極
２５において、動作層２２′よりも長さが過大となる部
分は、単に静電容量を増大するのみで有効な作用をしな
いので、この過大部分を可能な限り短くすることが、素
子の動作速度を速くする上で有効である。
すなわち、理想的には、第３図に例示するように、ゲー
ト電極２５の長さと動作層２２′の長さを等しく形成す
ることが特にノーマリオフ型においては有効な手段であ
る。本発明においては絶縁膜２７を用いてセルファライ
ンにより２２′の長さと、ゲート電極２５の長さが等し
く、かつ同一位置に形成されるため、ノーマリオフ型の
特性が著しく向上するものである。
以上の実施例では半導体結晶としてＧａＡｓを使用する
場合を例示したが、必要に応じてＩｎＰその他の■−■
族化合物半導体やＳｉ等任意の半導体を使用することが
できる。
以上詳細に説明したように、本発明のショットキゲート
電界効果トランジ、スタはゲート・ソース間の動作層が
厚く、キャリア濃度は動作層全体にわたってほぼ一定で
あり、しかもゲート電極直下の動作層とゲート電極が同
一位置に形成される構造であるから、高周波特性が良く
、ゲート逆耐圧が高くかつ歩留りの良好なショットキゲ
ート電界効果トランジスタを従来より簡便な工程で実現
することができる。
【図面の簡単な説明】
第１図、第２図は従来例の断面図、第３図は本発明の一
実施例の断面図、第４図（Ａ）〜Ｃ）は第３図の電界効
果トランジスタの製造方法の一例を示す断面図、第５図
はシート抵抗の不活性化イオンの注入量依存性を示す図
である。 ２１・・・半絶縁性半導体基板、２２・・・動作層、２
２′・・・動作層の第１の部分、２２″・・・動作層の
第２の部分、２８・・・ソース電極、２４・・・ドレイ
ン電極、２５・・・ゲート電極、２６・・・不活性化領
域、２７・・マスク用パターン。 方１図 ７２図 Ｍ３図 芳４図 （Ａ） （Ｄ） （Ｅ）　　　　２５ （Ｆ） ７Ｆ５図 手続補正書（方式） ％式％ １、事件の表示 昭和５６年特　　　許願第１７２５０３号２、発明の名
称 ショットキグー１−電界効果］・ランジスク及びその製
造方法 ３、補正をする者 事件との関係　　特許出願人 住所　　　　大阪市東区北浜５丁目１５番地名称（２１
３）　　住友電気工業株式会社代表者社長　　亀　井　
正　夫 、代理人 住所　　　　大阪市此花区島屋１丁目１番３号住友電気
工業株式会社内 ６、補正の対象 図　　　面 ７、補正の内容 図面中東４図を別紙の如く訂＋Ｅ　Ｌます。

Claims (3)

    【特許請求の範囲】
  1. （１）半絶縁性半導体基板、該半導体基板の表面に形成
    された動作層並びに該動作層上に形成されたソース電極
    、ショットキゲート電極及びドレイ電極を備えたショッ
    トキゲート電解効果トランジスタにおいて、前記動作層
    が所定のピンチオフ電圧を与えるような厚み及びキアリ
    ア分布になるべく不活性化イオンの注入が制御されてな
    されていて前記ゲート電極直下に形成されている第１の
    部分と該第−の部分より大きな厚みを有する第２の部分
    から構成されており、前記ゲート電極が第１の部分と同
    等の長さで形成されていることを特徴とするショットキ
    ゲート電界効果トランジスタ。
  2. （２）半絶縁性半導体基板上に一様な厚みの動作層を形
    成し、該動作層の表面上にソース電極及びドレイン電極
    を形成し、ゲート電極及び不活性化領域を形成する為の
    マスク用パターンを形成し、次いでイオンの注入により
    不活性化された動作層の領域を形成し、ゲート電極用金
    属を蒸着した後前記マスク用パターンを除去することに
    よ２リゲート電極を形成することを特徴とするショット
    キゲート電界効果ｌ・ランジスタの製造方法。
  3. （３）　ＧａＡｓ　　の半絶縁性基板上にＳｉ＋イオン
    注入により一様な厚みの動作層を形成し、該動作層の表
    面上にソース電極、ドレイン電極を形成し、ゲート電極
    及び不活性化領域を形成する為のフ第１・レジストのマ
    スクパターンを形成し、次いで０−１−、Ｃｒ」−Ｂ＋
    からなる群の少なくともいずれか一つのイオン注入を行
    い不活性化領域を形成し、次いでゲート電極用金属を蒸
    着した後、前記マスクパターンを除去することによりゲ
    ート電極を形成することを特徴とする特許請求の範囲第
    ２項記載のショットキゲート電界効果トランジスタの製
    造方法。
JP56172503A 1981-01-29 1981-10-27 シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 Granted JPS5873165A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP56172503A JPS5873165A (ja) 1981-10-27 1981-10-27 シヨツトキゲ−ト電界効果トランジスタ及びその製造方法
EP82300499A EP0057605B1 (en) 1981-01-29 1982-01-29 A schottky-barrier gate field effect transistor and a process for the production of the same
DE8282300499T DE3273695D1 (en) 1981-01-29 1982-01-29 A schottky-barrier gate field effect transistor and a process for the production of the same
US06/361,070 US4601095A (en) 1981-10-27 1982-03-23 Process for fabricating a Schottky-barrier gate field effect transistor
CA000401059A CA1184320A (en) 1981-10-27 1982-04-15 Schottky-barrier gate field effect transistor and a process for the production of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56172503A JPS5873165A (ja) 1981-10-27 1981-10-27 シヨツトキゲ−ト電界効果トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPS5873165A true JPS5873165A (ja) 1983-05-02
JPH032339B2 JPH032339B2 (ja) 1991-01-14

Family

ID=15943172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56172503A Granted JPS5873165A (ja) 1981-01-29 1981-10-27 シヨツトキゲ−ト電界効果トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPS5873165A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199667A (ja) * 1985-02-28 1986-09-04 Oki Electric Ind Co Ltd ＧａＡｓ電界効果トランジスタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135977A (en) * 1980-03-03 1981-10-23 Raytheon Co Field effect device and method of producing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135977A (en) * 1980-03-03 1981-10-23 Raytheon Co Field effect device and method of producing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199667A (ja) * 1985-02-28 1986-09-04 Oki Electric Ind Co Ltd ＧａＡｓ電界効果トランジスタ

Also Published As

Publication number Publication date
JPH032339B2 (ja) 1991-01-14

Similar Documents

Publication Publication Date Title
US5296398A (en) Method of making field effect transistor
JPH02148738A (ja) 電界効果トランジスタの製造方法
US4642879A (en) Method of making self-aligned FET using GaAs substrate and spatially controlled implanted channel region
JPH022142A (ja) 電界効果トランジスタ及びその製造方法
JPH0324060B2 (ja)
JPS61248570A (ja) Ｍｅｓｆｅｔ装置およびその製造方法
JPS5834980A (ja) シヨツトキゲ−ト電界効果トランジスタ
JPH032339B2 (ja)
JPS58123779A (ja) シヨツトキゲ−ト電界効果トランジスタ及びその製造方法
JPS58123778A (ja) シヨツトキゲ−ト電界効果トランジスタとその製造方法
US4621415A (en) Method for manufacturing low resistance sub-micron gate Schottky barrier devices
JPS5879770A (ja) シヨツトキゲ−ト電界効果トランジスタ
JPS60144980A (ja) 半導体装置
JPS5879772A (ja) シヨツトキゲ−ト電界効果トランジスタ
JPS5879771A (ja) 半導体装置およびその製造方法
JPS58123777A (ja) シヨツトキゲ−ト電界効果トランジスタとその製造方法
JPS5880873A (ja) シヨツトキゲ−ト型電界トランジスタおよびその製造方法
JPH0359578B2 (ja)
JPH0330985B2 (ja)
JPS58124276A (ja) シヨツトキゲ−ト電界効果トランジスタおよびその製造方法
JPS59111372A (ja) 半導体装置の製造方法
JPH032340B2 (ja)
JPS60133761A (ja) 半導体装置及びその製造方法
JPH0354462B2 (ja)
JPH05283436A (ja) パターン形成方法およびこの方法を用いたオフセットゲート電界効果トランジスタの製造方法