JPS5874033A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5874033A
JPS5874033A JP56174286A JP17428681A JPS5874033A JP S5874033 A JPS5874033 A JP S5874033A JP 56174286 A JP56174286 A JP 56174286A JP 17428681 A JP17428681 A JP 17428681A JP S5874033 A JPS5874033 A JP S5874033A
Authority
JP
Japan
Prior art keywords
single crystal
layer
semiconductor
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56174286A
Other languages
English (en)
Inventor
Kazuya Kikuchi
菊池　和也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56174286A priority Critical patent/JPS5874033A/ja
Publication of JPS5874033A publication Critical patent/JPS5874033A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3256—Microstructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法、特に、半導２　１、
。
体単結晶層の製造方法に関するものである。
従来、半導体単結晶層の製造方法として、単結晶基板上
に直接半導体単結晶層をエピタキシャル成長によって形
成する方法が知られているｏしかし、この方法において
は、非晶質な絶縁膜上に半導体単結晶Ｆ＠を成長するこ
とができない。
そこで、絶縁膜上に半導体単結晶層を形成する方法とし
て、非晶質あるいは多結晶の半導体層に光線あるいは電
子線などの放射線を照射してアニールすることによって
単結晶化する方法がある。
その方法の一例として特開昭５６−６４４４号公報に示
きれた方法がある。その製造方法は、単結晶シリコン基
板上に形成したシリコン酸化膜にスルーホール（開孔部
）を形成した後、多結晶シリコン嘆を形成し１次いで、
多結晶シリコン膜に放射線を照射してアニールを行ない
単結晶化しようとするものである。上記方法において、
多結晶シリコン膜はスルーホールを通して基板の単結晶
シリコン領域と接触している領域から結晶化が進み。
非晶質な絶縁膜上にも単結晶シリコン層が形成でできる
というものである。
しかし、上記方法においては、下記のような問題点があ
る。
（１）多結晶シリコン膜の膜厚、すなわち、所望の単結
晶シリコンＩ−の厚さによって、絶縁膜に形成するスル
ーホールの面積及び形状を変えなければならず、半導体
素子の設計において支障をを生じる。また、照射する放
射線のエネルギー密度の設定条件を変えなければならず
１条件設定が難しい。
（２）絶縁膜上に厚い単結晶シリコン層を形成すること
が困難である。なぜならば、問題点（１）に述べている
ように、多結晶シリコン膜を厚くした場合、（ａ）スル
ーホール面積を大きくする必゛要があり、高密度化がで
きない。（ロ）多結晶シリコン膜のグレインサイズが大
きくな９１表面状態が悪くなる。（、）放射線を照射し
てアニールを行ヶい単結、化す、。Ｋ　＃　Ｉ’！ａｌ
ｌ　ｄＥかか、。（ｄ）放□のエネルギー密度を高くす
る必要があり、そのため１表面に損ａｔ生じる。
本発明の目的は、上記の欠点を除去し、非晶質な絶縁膜
上にも結晶性が良く、シかも、所望の膜厚を有する半導
体単結晶層を容易に形成することができる半導体装置の
製造方法を提供することである。
すなわち１本発明の半導体単結晶層の製造方法は、下記
の構成から成ることを特徴とする。
半導体単結晶基板上に絶縁膜を形成した後、ホトエツチ
ング技術により絶縁膜パターンを形成するのと同時に半
導体単結晶基板表面が露出するスルーホール（開孔部）
を形成する。次に、非晶質あるいは多結晶の薄い半導体
層を形成した後、電子ビームあるいはレーザー光などの
エネルギービームを照射してアニールを行ない、薄り半
導体層を単結晶化して単結晶層にする。次に、前記単結
晶層を基板にして、エピタキシャル技術によってエピタ
キシャル層を形成する。従って１本発明の　　−絶縁膜
上に形成さｉする半導体単結晶層は、薄い単結晶層とエ
ピタキシャル層とで構成されている。
以下１本発明を実施例に従って詳細に説明する。
第１図は、単結晶シリコン基板上に形成された酸化膜上
に単結晶シリコン層を形成する本発明の一実施例の工程
を示す。
単結晶シリコン基板１上に、熱酸化法によってシリコン
酸化膜を２ｏＯｏ、Ａ程度形成した後、ホトエッチ技術
によってシリコン酸化膜パターン２を形成するのと同時
にスルーホール（開孔部）３を形成する（第１図）。
次に、単結晶シリコン基板１表面上にＣＶＤ法により多
結晶シリコン膜４を薄く例えば１０００人程度形成する
（第２図）０ 次に、多結晶シリコン膜４に電子ビームあるいはレーザ
ー光などのエネルギービームを照射してアニールすると
、第３図の如く多結晶シリコン膜４が単結晶化され、単
結晶シリコン層６になる。
このとき、多結晶シリコン膜４の膜厚が薄いのでスルー
ホール３の面積は小さくても良・＜、シかも単結晶シリ
コン層６表面に損Ｓを生じることがない０ 次に、エピタキシャル技術によって例えばＳｉＨ４ガス
を用いて単結晶シリコン層６上に所望の膜厚を有するシ
リコンエピタキシャル層６を例えば４μｍ程度形成する
ことによってシリコン酸化膜パターン２上に単結晶シリ
コンノー６とシリコンエピタキシャル層６からなる所望
の膜厚を有する単結晶層を形成することができる（第４
図）。
本発明において、多結晶シリコン膜４は、シリコンエピ
タキシャル層６を形成するための基板となる単結晶シリ
コン層５を得るためのものなので薄くて良く１例えば２
００八程度でも良いとともに非晶質膜でもよい。
また、シリコン酸化膜パターン２の膜厚も、絶縁膜とし
ての役目を果せばいくらでも良い。
また２本実施例では、単結晶シリコン基板を用いて説明
したが、化合物半導体基板でも同様に絶縁膜上に単結晶
化合物半導体ｊ―ヲ形成することができる。
したがって１本発明によれば、下記のような効果がある
。
（１）絶縁膜上に所望の膜厚を有する半導体単結晶層を
例えば０．０２μｍに容易に形成できる。
しかも１表面がエピタキシャル層なので結晶性が良い。
（２）絶縁膜上に形成する半導体単結晶層の膜厚に関係
な゛く、絶縁膜を蝕刻して露出する単結晶基板の面積を
小さく、一定にすることができる。
なぜならば、多結晶シリコン膜は、エピタキシャル層を
形成するための基板となる単結晶シリコン層を得るため
のものであるから薄くて良くしかも、膜厚も一定で良い
。従って、スルーホール面積を小さく且つ、一定にでき
、高密度化ができる。
（３）　　エネルギービームのエネルギー密度も一定に
設定することができ、しかも小さくすることができるた
め、半導門生結晶層（多結晶シリコン膜）表面に横部を
生じない。また、多結晶シリコン膜にエネルギービーム
を照射してアニールし、単結晶化する処理時間を短くで
きる０なぜならば、多結晶シリコン膜は薄いからである
。
（４）絶縁膜上に厚い半導体単結晶層を容易に形成でき
る。なぜならば、半導体単結晶層は、エピタキシャル層
の膜厚によって制御できるからである。
（６）絶縁膜上に形成した単結晶シリコン層とエピタキ
シャル層の不純物濃度を容易に変えることができる。例
えば、絶縁膜上の半導体単結晶層にＮＰＮ形のバイポー
ラトランジスタを形成する場合、単結晶シリコン層６に
高濃度Ｎ＋拡散（例えば、シート抵抗５０Ω１０程度）
を施した後、比抵抗１Ωｃｍ程度のＮ−エピタキシャル
層６を形成すれ、ば、単結晶シリコン層６をコレクタの
Ｎ＋埋込層として用いることができる。
なお、単結晶シリコン層６に高濃度拡散を行なう方法と
して下記のような方法がある。
（、）　　高濃度のド］で、多結晶シリコン膜４を形成
′１ した後、エネルギービームを照射してアニールを行なっ
て高濃度の単結晶シリコン層５を形成≠場１ する。
（ロ）多結、晶シリコン膜４に、熱拡散法等によって高
濃度拡散を行なった後、エネルギービームを照射してア
ニールを行なって高濃度の単結晶シリコンＮＩ６を形成
する。
（０）　　多結晶シリコン膜４に、エネルギービームを
照射してアニールを行なって単結晶シリコン層５を形成
した後、熱拡散法等によって高濃度拡散を行なう。
（ｄ）　　高濃度の不純物を含む絶縁膜２上に多結晶シ
リコン層４′を形成し、エネルギービームを照射してア
ニールを行なって単結晶シリコン層６に絶縁膜２より高
濃度拡散を行なう。
以上のように本発明の製造方法によって形成した絶縁膜
上の半導体単結晶層は、ＳＯＳ基板を用いた場合と同様
な効果が得られ、さらに半導体素子構成層を多様化する
ことができ、立体構造のデバイスを制御性良く製造する
こともできる０
【図面の簡単な説明】
第１〜４図は本発明による絶縁膜上に半導体単０ 結晶層を形成する一実施例の工程断面図である。 １・・・・・単結晶シリコン基板、２・・・・・酸化膜
ハターン、４・…・多結晶シリコン膜、５・・・・・・
単結晶シリコン膜、６・・・・・エピタキシャル層。

Claims (3)

    【特許請求の範囲】
  1. （１）絶縁膜パターンの形成された半導体単結晶基板表
    面上に、非晶質あるいは多結晶の半導体膜を形成する工
    程と、前記半導体膜にエネルギービームを照射しアニー
    ルを施すことによって単結晶化し半導体単結晶層を形成
    する１工程ど、前記半導体単結層を基板にして所望の膜
    厚を有する工、ピタキ′シャル層を形成する工程とを備
    えてなることを特徴とする半導体装置の製造方法。
  2. （２）半導体単結晶層が高濃度の不純物を含んでいるこ
    とを特徴とする特許請求の範囲第１項に記載の半導体装
    置の製造方法。
  3. （３）絶縁膜パターンが高濃度の不純物を含んでいるこ
    とを特徴とする特許請求の範囲第１項に記載の半導体装
    置の製造方法。
JP56174286A 1981-10-29 1981-10-29 半導体装置の製造方法 Pending JPS5874033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56174286A JPS5874033A (ja) 1981-10-29 1981-10-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56174286A JPS5874033A (ja) 1981-10-29 1981-10-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5874033A true JPS5874033A (ja) 1983-05-04

Family

ID=15976011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56174286A Pending JPS5874033A (ja) 1981-10-29 1981-10-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5874033A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152719A (ja) * 1987-12-10 1989-06-15 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152719A (ja) * 1987-12-10 1989-06-15 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法

Similar Documents

Publication Publication Date Title
EP0015677B1 (en) Method of producing semiconductor devices
US4381201A (en) Method for production of semiconductor devices
US4377421A (en) Method of making a stacked emitter in a bipolar transistor by selective laser irradiation
US4407060A (en) Method of manufacturing a semiconductor device
JPH0473619B2 (ja)
JPS6246989B2 (ja)
JPS59155121A (ja) 半導体薄膜の製造方法
JPH0438141B2 (ja)
JPS5874033A (ja) 半導体装置の製造方法
JPS5852843A (ja) 半導体集積回路装置の製造法
JPH0645340A (ja) 半導体装置及びその製造方法
US4415372A (en) Method of making transistors by ion implantations, electron beam irradiation and thermal annealing
JPS5874034A (ja) 半導体装置の製造方法
JPH0235710A (ja) 薄膜半導体層の形成方法
JP2807296B2 (ja) 半導体単結晶層の製造方法
JPS6213815B2 (ja)
JPS6038023B2 (ja) 半導体装置の製法
US5467731A (en) Method of producing a semiconductor structure including a recrystallized film
JPS63124520A (ja) 半導体装置の製造方法
JPS60170231A (ja) 半導体装置の製造方法
JP2793241B2 (ja) Ｓｏｉ形成法
JPS63144567A (ja) 半導体装置の製造方法
JPS6284551A (ja) 半導体装置の製造方法
JPS62104136A (ja) 半導体装置の製造方法
JPH04299518A (ja) 半導体装置およびその製造方法