JPS5874042A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5874042A JPS5874042A JP56174305A JP17430581A JPS5874042A JP S5874042 A JPS5874042 A JP S5874042A JP 56174305 A JP56174305 A JP 56174305A JP 17430581 A JP17430581 A JP 17430581A JP S5874042 A JPS5874042 A JP S5874042A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- contact
- etching
- film
- contact area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかか〕、とくにコンタ
クト開孔部での金属配線の断線を防ぐため１段華の形状
を改善した半導体装置の製造方法に関す、るものである
。
クト開孔部での金属配線の断線を防ぐため１段華の形状
を改善した半導体装置の製造方法に関す、るものである
。
従来、−えば、第１図に示す多結晶シリコンゲート電界
効果（ＭＯ８））ランジスタでｔｉｌｔ導電−の基体上
にフィールド酸化＠２を形成し良後、七〇識化暎２を選
択除去する。ゲート酸化膜３、ゲート多結晶シリコン４
を形成し、それからソース・ドレイン拡散層５ａ、５ｂ
を自己整合法で形成する。全面に気相成長法で酸化暎龜
しくはリンガ２ス（Ｐ２Ｏ）膜などの絶縁ｌ［６を成長
し、コンタクト７ｍ、７ｂを開孔する蛤５この開孔部の
絶縁膜６の段差が大きい場合、コンタクト部の段差の専
めに、−金属配線８の断線が起こる場合が６、、り九、
これを改善する方法として、第２図に示すように、コン
タクト開孔部の絶縁膜の段差９ｍ。
効果（ＭＯ８））ランジスタでｔｉｌｔ導電−の基体上
にフィールド酸化＠２を形成し良後、七〇識化暎２を選
択除去する。ゲート酸化膜３、ゲート多結晶シリコン４
を形成し、それからソース・ドレイン拡散層５ａ、５ｂ
を自己整合法で形成する。全面に気相成長法で酸化暎龜
しくはリンガ２ス（Ｐ２Ｏ）膜などの絶縁ｌ［６を成長
し、コンタクト７ｍ、７ｂを開孔する蛤５この開孔部の
絶縁膜６の段差が大きい場合、コンタクト部の段差の専
めに、−金属配線８の断線が起こる場合が６、、り九、
これを改善する方法として、第２図に示すように、コン
タクト開孔部の絶縁膜の段差９ｍ。
９ｂに傾斜をつけて、金属配線ｌＯのステップカパレ、
ツジをよくシ、断線を防止していた。この傾斜をつける
手段としてはコンタクト開孔用の７オトレジストと下地
の絶縁膜の密着性を悪くするような例えば、絶縁膜６の
狭面をプラズマでたたく処理がある。こめような方法で
、ウェットの酸化膜エツチングでのサイドエッチを大き
くして％９”ｅ９ｂのような・段の傾斜をゆるやかにし
ていた。しかし、この方法はサイドエッチ量が１〜２μ
ｍと大きいことと密着性にバラツキがあることなどが考
えられるため、１４ｍ以下の制御を必要とする高集積化
し九Ｌ８Ｉにおいてもコンタクト窓の周辺に十分な余裕
をもつ九設計をしないと、歩留〕の安定性に間ＩＩＩｔ
残す恐れがあった。
ツジをよくシ、断線を防止していた。この傾斜をつける
手段としてはコンタクト開孔用の７オトレジストと下地
の絶縁膜の密着性を悪くするような例えば、絶縁膜６の
狭面をプラズマでたたく処理がある。こめような方法で
、ウェットの酸化膜エツチングでのサイドエッチを大き
くして％９”ｅ９ｂのような・段の傾斜をゆるやかにし
ていた。しかし、この方法はサイドエッチ量が１〜２μ
ｍと大きいことと密着性にバラツキがあることなどが考
えられるため、１４ｍ以下の制御を必要とする高集積化
し九Ｌ８Ｉにおいてもコンタクト窓の周辺に十分な余裕
をもつ九設計をしないと、歩留〕の安定性に間ＩＩＩｔ
残す恐れがあった。
本発明は、前記の欠点をなくしてサイドエッチ量を制御
で龜るコンタクトのエツチング方法を提供するものであ
る。
で龜るコンタクトのエツチング方法を提供するものであ
る。
この発明社、たとえば、第１導電型の基体弐面に形成さ
れ九第二導電′型の不純物領域と鋏基体表面の絶緻瞑上
に形成された多結晶シリコン層を有する半導体装置の製
造方法において、前記拡散層及び多結晶シリコン層上に
酸化膜もしくは不純物の含有した酸化膜を成長し、被覆
する工程と拡散層もしくは多結晶シリコン層上にツオト
レジストを塗布し、コンタクト窓の位置決めを行なう工
程、基体と一直方向にのみエツチングの進行する方法に
よ〕、酸化膜厚の一部をレジストマスクで除去する第一
の処理と酸素のプラズマを利用してフォトレジストを前
記レジスト膜厚の一部だけ水平方向・垂直方向共同じ厚
さで除去する第二の処理を交互に複数回繰シ返してコン
タクト窓を開孔する工程を含む半導体装置の製造方法で
ある。
れ九第二導電′型の不純物領域と鋏基体表面の絶緻瞑上
に形成された多結晶シリコン層を有する半導体装置の製
造方法において、前記拡散層及び多結晶シリコン層上に
酸化膜もしくは不純物の含有した酸化膜を成長し、被覆
する工程と拡散層もしくは多結晶シリコン層上にツオト
レジストを塗布し、コンタクト窓の位置決めを行なう工
程、基体と一直方向にのみエツチングの進行する方法に
よ〕、酸化膜厚の一部をレジストマスクで除去する第一
の処理と酸素のプラズマを利用してフォトレジストを前
記レジスト膜厚の一部だけ水平方向・垂直方向共同じ厚
さで除去する第二の処理を交互に複数回繰シ返してコン
タクト窓を開孔する工程を含む半導体装置の製造方法で
ある。
この具体的な方法では反応性スパッタエッチ用いた異方
性エツチングと０．プラズマのレジスト除去処理を利用
し１段差の小さい階段状の形状をコンタクト開孔部に形
成する亀のである。この方法では、レジストのパターン
のエツチング開始時点もしくは終止時点でのレジストの
膜厚の減少量つま〕横方向で考えればパターンの大金さ
の変化量でコンタクトの上端・下端の径の大睡さ及びテ
ーパー角が決を鼠ため、非常に精度のよい、再現性のあ
る形状がつくれる。
性エツチングと０．プラズマのレジスト除去処理を利用
し１段差の小さい階段状の形状をコンタクト開孔部に形
成する亀のである。この方法では、レジストのパターン
のエツチング開始時点もしくは終止時点でのレジストの
膜厚の減少量つま〕横方向で考えればパターンの大金さ
の変化量でコンタクトの上端・下端の径の大睡さ及びテ
ーパー角が決を鼠ため、非常に精度のよい、再現性のあ
る形状がつくれる。
本発明による半導体装置の製造方法の実施例を第３図乃
至第９図に示しえ、この図に従って説明する。第３図′
では、第１導電臘の基板１”１上に酸化１［１２を形成
し、選択除去して第２導電型の拡散層１３を形成する。
至第９図に示しえ、この図に従って説明する。第３図′
では、第１導電臘の基板１”１上に酸化１［１２を形成
し、選択除去して第２導電型の拡散層１３を形成する。
その後、基板１１全面に酸化膜または、リンガラス膜な
どの絶縁膜１４を気相成−法によ′；影形成る。次にコ
ンタクトを開孔すべく、フォトレジスト１”５を前記絶
縁膜１４上に回転塗布によ〕２μｍｌｉ＆に廖く形成す
る。その後便コンタ、クシ窓の位置□決めの工Ｉ！を行
なう。
どの絶縁膜１４を気相成−法によ′；影形成る。次にコ
ンタクトを開孔すべく、フォトレジスト１”５を前記絶
縁膜１４上に回転塗布によ〕２μｍｌｉ＆に廖く形成す
る。その後便コンタ、クシ窓の位置□決めの工Ｉ！を行
なう。
レジスト１５にコンタクト窓のパターンをつくり九後、
結縁ｌ［１４を異方性を有するドライエッチガえばＣＦ
＊＋Ｈｓの反応性スパッタエツチングによｐ狭面から０
．２ ’−０，３μｍ＠度除′去す°る（この工Ｓを処
１ｍｌとする）、この状ｌｌｔ第４図に示す。この異方
性エッチではＰ２Ｏ膜と酸化膜のエツチングレートの差
はウェットエッチの場合よ〕小さくでき、Ｐ２Ｏ暎：酸
化膜中２：ｌとする。
結縁ｌ［１４を異方性を有するドライエッチガえばＣＦ
＊＋Ｈｓの反応性スパッタエツチングによｐ狭面から０
．２ ’−０，３μｍ＠度除′去す°る（この工Ｓを処
１ｍｌとする）、この状ｌｌｔ第４図に示す。この異方
性エッチではＰ２Ｏ膜と酸化膜のエツチングレートの差
はウェットエッチの場合よ〕小さくでき、Ｐ２Ｏ暎：酸
化膜中２：ｌとする。
また異方性エッチのため゛サイドエッチによるコンタク
ト径の横方向への拡が〕亀ない。
ト径の横方向への拡が〕亀ない。
次に、０３のプラズマによ〕、レジスト除去処理から約
０．２μｍの厚さで等方的に厚さを減少させる。このと
きレジスト１５は横方向に亀除去されるの゛で、コンタ
クト径のレジスト径Ｉｎ２大きくなる。これを第５図に
示す（この処理を処理■と１）、更に、第６図のように
、異方性ドライエッチを行ない、上記で拡げたレジスト
の開孔部にしたがって絶縁膜１４を０．２〜０．３μｍ
”′程度の厚す”Ｔ：除去する。この時、コンタクト部
は図に示したように異方性ドライエッチのため、階段状
となる。 ′ ・ 以上のように、異方性ドライエッチによる絶縁膜の除去
（処理Ｉ）と等方的なＯ，プラズマ処理によるレジスト
□の狭面処理（処理■）を操〕返し行ない、コンタクト
部のシリコン表面が露出するまで行なう。こ彊″ように
すると第８図に示すように、コンタクト部’１７の段差
は階段状となぁ。コンタクト１７の径の大金さについて
、拡散層１２と絶縁膜１４との界面のコンタク）１７の
径は、レジスト１５の現像後の大きさで決ま〕、コンタ
ク）１７の絶縁１１１１４の表面の径はＯ！プラズマで
広げられた最後の状態のレジス）１５のコンタクト開孔
部の大きさで決まる。この九め、絶縁膜１４とレジスト
１５の密着性に左右されることなく、コンタクトの階段
の形状が決壇９、再現性がよい、更に、この形状は絶縁
膜１４がリンをｌＯ−０１％以上含有する酸化シリコン
暎で′あれば、コンタクト開孔後の１０００℃位の熱処
理によシ、溶融軟化し、第９図のように階段状のコンタ
クトの形状が傾斜９ついた形となる。
０．２μｍの厚さで等方的に厚さを減少させる。このと
きレジスト１５は横方向に亀除去されるの゛で、コンタ
クト径のレジスト径Ｉｎ２大きくなる。これを第５図に
示す（この処理を処理■と１）、更に、第６図のように
、異方性ドライエッチを行ない、上記で拡げたレジスト
の開孔部にしたがって絶縁膜１４を０．２〜０．３μｍ
”′程度の厚す”Ｔ：除去する。この時、コンタクト部
は図に示したように異方性ドライエッチのため、階段状
となる。 ′ ・ 以上のように、異方性ドライエッチによる絶縁膜の除去
（処理Ｉ）と等方的なＯ，プラズマ処理によるレジスト
□の狭面処理（処理■）を操〕返し行ない、コンタクト
部のシリコン表面が露出するまで行なう。こ彊″ように
すると第８図に示すように、コンタクト部’１７の段差
は階段状となぁ。コンタクト１７の径の大金さについて
、拡散層１２と絶縁膜１４との界面のコンタク）１７の
径は、レジスト１５の現像後の大きさで決ま〕、コンタ
ク）１７の絶縁１１１１４の表面の径はＯ！プラズマで
広げられた最後の状態のレジス）１５のコンタクト開孔
部の大きさで決まる。この九め、絶縁膜１４とレジスト
１５の密着性に左右されることなく、コンタクトの階段
の形状が決壇９、再現性がよい、更に、この形状は絶縁
膜１４がリンをｌＯ−０１％以上含有する酸化シリコン
暎で′あれば、コンタクト開孔後の１０００℃位の熱処
理によシ、溶融軟化し、第９図のように階段状のコンタ
クトの形状が傾斜９ついた形となる。
本発明によれば、Ｓｉ 狭面のコンタクトの径の大きさ
はレジスト現像時の穴の寸法で決まることなること、コ
ンタクト部の段差を階段状に分けて金属配線１８のステ
ップカバレッジがで龜ること、形状の再現性がよいこと
が長所となる。
はレジスト現像時の穴の寸法で決まることなること、コ
ンタクト部の段差を階段状に分けて金属配線１８のステ
ップカバレッジがで龜ること、形状の再現性がよいこと
が長所となる。
また、他の実施例として、絶縁ＩＩ！１４０代〕に。
拡散層１３を形成した後、基板１１全面に、ｔＯ論・ｌ
％以上の高ｌＩ１度のリン−ラスｌ［１９ｔＯ，５〜
１１、″ １．０μｍの厚さで次に０〜５ ＝ｉｊ 、”’□％の
低１１度のリンガラス＠２０ｔＯ，！ｌｓｍ＠ｌ［気相
成長法ＫＪｊ）成長し、二層構造を形成する。この構造
に対し、レジスト２１ｔ−塗布し、コンタクトのレジス
トの穴１２を形成する（第１θ図）、この状態で第３図
〜第８図のような処理■、処理■を操シ返し行なう。そ
の結果第１１図に示すように１表面の低濃度のリンガラ
ス嘆２０には大きなコンタクト径で 。
％以上の高ｌＩ１度のリン−ラスｌ［１９ｔＯ，５〜
１１、″ １．０μｍの厚さで次に０〜５ ＝ｉｊ 、”’□％の
低１１度のリンガラス＠２０ｔＯ，！ｌｓｍ＠ｌ［気相
成長法ＫＪｊ）成長し、二層構造を形成する。この構造
に対し、レジスト２１ｔ−塗布し、コンタクトのレジス
トの穴１２を形成する（第１θ図）、この状態で第３図
〜第８図のような処理■、処理■を操シ返し行なう。そ
の結果第１１図に示すように１表面の低濃度のリンガラ
ス嘆２０には大きなコンタクト径で 。
あけて、高濃度リンガラス暎１９には小さな穴であける
ようなコンタクト形状２３を形成することができる。こ
の状態で熱処理を行なえば１段差は高濃度ＰＥＧのりフ
ローによシだれた形となる。
ようなコンタクト形状２３を形成することができる。こ
の状態で熱処理を行なえば１段差は高濃度ＰＥＧのりフ
ローによシだれた形となる。
このようにすると、高濃度ＰＳＧが表面に露光している
所もないので、プラスチック封上品におけるリンガラス
が狭面から侵入した水と反応してリン酸となり、金属配
線を腐食させるという不良モードに対し高信頼性をもつ
ことかで色る。
所もないので、プラスチック封上品におけるリンガラス
が狭面から侵入した水と反応してリン酸となり、金属配
線を腐食させるという不良モードに対し高信頼性をもつ
ことかで色る。
以上のようにコンタクト部の段差にドライエッチを利用
することで再現性のあるコンタクトの階段形状を作シ、
金属配線のステップカバレッジをよ′：・ 〈できる。
することで再現性のあるコンタクトの階段形状を作シ、
金属配線のステップカバレッジをよ′：・ 〈できる。
この方法によれば、拡散層の端までのコンタクトマージ
ンも少なくでき、高集積化で睡て信頼性のよいＬａＩを
製造することができる。
ンも少なくでき、高集積化で睡て信頼性のよいＬａＩを
製造することができる。
第１ｍ１１には従来のコンタクト部で金属配線の断線の
起こり良状態のシリコンゲートＭＯ８）ツンジスタを示
す断面図である。第２図は従来のウェットエッチでコン
タクト部の段にテーパーをつけた場合のＭＯ８）ランジ
スタを示す断面図である。 第３図〜第９図ま、で社本発明の一実轡例を示す屯ので
拡散層に対するコンタクト形状に対する注目した断面図
である。第１Ｏ図〜第１ ”１図は本発明の他の実施例
を示すもので高濃度Ｐ２Ｏ層と低濃度ＰＳＧ層の二層構
造に対して本発明の製造方法を実施した場合のコンタク
ト段の断面図を示す。 尚１図において、ｌ・・・・・・第１導電臘基板、２・
・・・・・フィールド酸化膜、３・・・・・・ゲート酸
化膜、４・・・・・・ゲート多結晶シリコン、５ｍ、５
ｂ・・・・・・ソース及びドレイン拡散層％６・・・・
・・酸化膜４しくはリンガラス暎％ ７麿、７ｂ・・・
・・・コンタクト開孔部、８・・・・・・金属配線、９
ｍ、９ｂ・・・・・・傾斜についたコンタクト開孔部、
１０・・・・・・金属配線、１１・・・・・・第１導電
一基板、１２・・・・・・フィールド酸化膜、１Ｂ・・
・・・・拡散層、１４・・・・・・酸化膜もしくはリン
ガラス嘆、１５・・・・・・フォトレジスト、１６・・
・・・・レジストのコンタクト開孔部、１７・・・・・
・コンタクト開孔部、１８・・・・・・金属配線、１９
・・・・・・高濃度Ｐ８Ｇ膜、２０・・・・・・低濃度
Ｐ２Ｏ嗅、２１・・・・・・フォトレジスト、２２・・
・・・・レジストのコンタクト開孔部、２３・・・・・
・コンタクト開孔部。
起こり良状態のシリコンゲートＭＯ８）ツンジスタを示
す断面図である。第２図は従来のウェットエッチでコン
タクト部の段にテーパーをつけた場合のＭＯ８）ランジ
スタを示す断面図である。 第３図〜第９図ま、で社本発明の一実轡例を示す屯ので
拡散層に対するコンタクト形状に対する注目した断面図
である。第１Ｏ図〜第１ ”１図は本発明の他の実施例
を示すもので高濃度Ｐ２Ｏ層と低濃度ＰＳＧ層の二層構
造に対して本発明の製造方法を実施した場合のコンタク
ト段の断面図を示す。 尚１図において、ｌ・・・・・・第１導電臘基板、２・
・・・・・フィールド酸化膜、３・・・・・・ゲート酸
化膜、４・・・・・・ゲート多結晶シリコン、５ｍ、５
ｂ・・・・・・ソース及びドレイン拡散層％６・・・・
・・酸化膜４しくはリンガラス暎％ ７麿、７ｂ・・・
・・・コンタクト開孔部、８・・・・・・金属配線、９
ｍ、９ｂ・・・・・・傾斜についたコンタクト開孔部、
１０・・・・・・金属配線、１１・・・・・・第１導電
一基板、１２・・・・・・フィールド酸化膜、１Ｂ・・
・・・・拡散層、１４・・・・・・酸化膜もしくはリン
ガラス嘆、１５・・・・・・フォトレジスト、１６・・
・・・・レジストのコンタクト開孔部、１７・・・・・
・コンタクト開孔部、１８・・・・・・金属配線、１９
・・・・・・高濃度Ｐ８Ｇ膜、２０・・・・・・低濃度
Ｐ２Ｏ嗅、２１・・・・・・フォトレジスト、２２・・
・・・・レジストのコンタクト開孔部、２３・・・・・
・コンタクト開孔部。
Claims (1)
- 【特許請求の範囲】 基板表面に絶縁膜を形成する工程と、咳絶縁暎上に７オ
トレジストを塗布しこのフォトレジストに開孔を設ける
工１１４！：、 Ｉｔ直方向に優熱にエツチングの進行
する方ｆ＆によ）１１１１記開孔を通して鋏開孔下の前
記絶１ｌｉＩｏｔ１６分の膜厚の一部を除去する第一の
処理工程と、水平方向および喬直方向が同じようにエツ
チングされ、る方法によ〕前記フォトレジストの開孔を
広ける第二の処理工程とを有し。 諌第−および第二の処理工Ｓを操）返えすことによ〕前
記絶縁膜にコンタクト開孔部成することを特徴、とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174305A JPS5874042A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56174305A JPS5874042A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5874042A true JPS5874042A (ja) | 1983-05-04 |
Family
ID=15976329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56174305A Pending JPS5874042A (ja) | 1981-10-29 | 1981-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5874042A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5994424A (ja) * | 1982-11-18 | 1984-05-31 | Yokogawa Hewlett Packard Ltd | パタ−ン形成方法 |
| JPS6055617A (ja) * | 1983-09-06 | 1985-03-30 | Hamamatsu Photonics Kk | 半導体装置の製造方法 |
| JPS63124527A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体装置の製造方法 |
| JPS63173330A (ja) * | 1986-11-17 | 1988-07-16 | モトローラ・インコーポレーテッド | 傾斜コンタクトエッチ方法 |
| JPS63234533A (ja) * | 1987-03-24 | 1988-09-29 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の形成方法 |
| JPH06326064A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 半導体装置及びその製造方法 |
| JPH07193056A (ja) * | 1994-07-11 | 1995-07-28 | Hitachi Ltd | エッチング制御方法 |
-
1981
- 1981-10-29 JP JP56174305A patent/JPS5874042A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5994424A (ja) * | 1982-11-18 | 1984-05-31 | Yokogawa Hewlett Packard Ltd | パタ−ン形成方法 |
| JPS6055617A (ja) * | 1983-09-06 | 1985-03-30 | Hamamatsu Photonics Kk | 半導体装置の製造方法 |
| JPS63124527A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体装置の製造方法 |
| JPS63173330A (ja) * | 1986-11-17 | 1988-07-16 | モトローラ・インコーポレーテッド | 傾斜コンタクトエッチ方法 |
| JPS63234533A (ja) * | 1987-03-24 | 1988-09-29 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の形成方法 |
| JPH06326064A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 半導体装置及びその製造方法 |
| JPH07193056A (ja) * | 1994-07-11 | 1995-07-28 | Hitachi Ltd | エッチング制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1169022A (en) | Integrated circuit planarizing process | |
| CN1039151A (zh) | 半导体器件制造方法 | |
| JPH0322695B2 (ja) | ||
| JPS5874042A (ja) | 半導体装置の製造方法 | |
| JPS59159544A (ja) | 半導体装置およびその製造方法 | |
| US4371890A (en) | Tapering of oxidized polysilicon electrodes | |
| JPH0766280A (ja) | 半導体装置の製造方法 | |
| JPS5842254A (ja) | 半導体装置の製造方法 | |
| JPH05335578A (ja) | 薄膜トランジスタの製造方法 | |
| JPS60130134A (ja) | 集積回路の製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPH04291768A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPS60246675A (ja) | 半導体装置の製造方法 | |
| JPH0257701B2 (ja) | ||
| JPS6160580B2 (ja) | ||
| JPS6142169A (ja) | 半導体装置の製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JP2828126B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60192331A (ja) | 半導体装置の製造方法 | |
| JPS60148139A (ja) | 半導体装置の製造方法 | |
| JPS6331100B2 (ja) | ||
| JPS5856261B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6040696B2 (ja) | 半導体装置の製造方法 | |
| JPH09172098A (ja) | 不揮発性メモリ素子 |