JPS5875907A - Sepp増幅器のトランジスタの保護方法及びその保護回路 - Google Patents

Sepp増幅器のトランジスタの保護方法及びその保護回路

Info

Publication number
JPS5875907A
JPS5875907A JP56174977A JP17497781A JPS5875907A JP S5875907 A JPS5875907 A JP S5875907A JP 56174977 A JP56174977 A JP 56174977A JP 17497781 A JP17497781 A JP 17497781A JP S5875907 A JPS5875907 A JP S5875907A
Authority
JP
Japan
Prior art keywords
emitter
circuit
transistor
current
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56174977A
Other languages
English (en)
Inventor
Tsuneo Ikoma
恒雄 生駒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toa Corp
Toa Tokushu Denki KK
Original Assignee
Toa Electric Co Ltd
Toa Tokushu Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toa Electric Co Ltd, Toa Tokushu Denki KK filed Critical Toa Electric Co Ltd
Priority to JP56174977A priority Critical patent/JPS5875907A/ja
Publication of JPS5875907A publication Critical patent/JPS5875907A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、5EPP増幅器の出力段のパワートランジ
スタが過大電流により破壊されるの全防りタめの5EP
P増幅漸のトランジスタの保護方法及びその保護回路に
関する。
音響装置のスピーカを、vX助するための低周波電力増
幅器としては、能率がよくしかもひずみの少ない全段面
tj型のS E P P (Single Ended
 Pu5hPull)増幅器か多く用いられている。し
かしながら、このS E I) P増幅器tま、高い周
波数領或で人きな入力が加わると、出力段のパワートラ
ンジスタに過大な電流が流れることになるので、このト
ランジスタの過大電流による破壊全防11−するために
何らかの手段を講じる必要かある。
5EPP増幅圏の過大電流の原因を第1図及び第2図に
基ついて訳り」する。第1図は、全段直結型の5EPP
増幅話の入力段と駆1)It)3氏葡省略1〜1出力段
の相補対称型のパワートランジスタによるプッシュプル
増幅同昂全止負2電源方式の場合で示したものである。
この増1隅回i#5は、丑ス、入力電圧Vか止Cv>0
)の半周期中61、N’ P N )ランシスタTr1
かON(能動少 となり、PNPトランジスタTr2が
0FF(遮断ジとなるので、出力電流IRLはNPNト
ランジスタTr1及びエミッタ抵抗RE+から負荷抵抗
RLに流れる(この方向で負荷抵抗RLを流れる電流を
順方向とする。)(1点鎖線矢印)。次に、入力電圧■
が負(v40)の半周期中は、NPNトランジスタTr
1がOFFとなり、PNP )ランジスタTrzがON
となるので、出力電流IRLは負荷抵抗RLから逆方向
にエミッタ抵抗RE2及びPNP)ランジスタTr2に
流れる(2点@線矢印)0このようにして、相補対称型
のトランジスタTr1. Trzか入力電圧■の半周期
ことに父互にスイッチングを繰り返すことによりB級プ
ッシュプル増幅を行うことがてきる。しかし、トランジ
スタは、ONからOFFにスイッチングする際に半導体
1ノ]の少数キャリアか消滅するために蓄積時間を女す
るものなので、この増幅回路のように2個のトランジス
タTr1. Trz f交互にスイッチングさせた場合
には両者のスイッチング“にすれか生じる0第2図によ
りこのスイッチングのf;/1.の兄生全説り1する。
第:2図は、電流電圧鼓形の頂部をノリツブし、捷た、
トランジスタTr1. Trzの少数ギヤリアの注入又
は消龜1d入力電圧Vか正又は負に変わったときから始
するものとして入出力とエミッタ電流(トランジスタT
ry、 Triの動作)との関係を模t(的に表わした
ものである。この増幅回路は、捷ず、入力電圧■が正に
亥わると、少数キャリア注入のための遅れ時間[dが経
過してからN I)N トランジスタTriかQNとな
りエミッタ電流IEIか流れ始め、その後少数キャリア
消滅のための蓄積時間[Sか経過してからPNP )ラ
ンジスタTrzか0FFKスイツチングを開始しエミッ
タ電流Iiz k制限し始める。蓄積時間[Sは遅れ時
間tdよりも十分に長いので、両者のスイッチングの開
始時に大きなずれが生じる。次に、入力電圧Vか正の半
周期を終えて負に変わるときにも上記と同様にスイッチ
ングの開始時に大きなずれが生じる。このため、入力電
圧■の正負が変わるスイッチングの過渡期ヲて、トラン
ジスタTr1+ Trzが共にONの状態(第2図のハ
ツチング部分ンとなる重複時間tgが生じ、これがトラ
ンジスタTr+ * Trzのスイッチングのずれの原
因となる。負荷抵抗RLを流れる出力電流1g1−はこ
のようなスイッチングのずれか生じても順方向で流れる
エミッタ電流IEI と逆方向で流れるエミッタ電流I
E2が互いに相殺するので波形がひずむことはないが、
この出力電流IトLが零となる前後でこのよりな重複時
間tgが生じるので、この間にトランジスタTrI、 
Trzには負荷抵抗RLを通らない異常型ff1luが
正の電源+Vから負の電源−■に流れることになる(第
1図破線矢印)0ただし、この重複時間tgは長くても
IOマイクロ秒程度なので、入力電圧Vの周波数が可聴
領或内の場合には、スイッチングの周期は重複時間[g
より十分長くなる。このため、■複時間tgは、入力電
圧■か波形の立ら」ユリ初期の電圧の低い問に経過し、
ONにスイッチングした方のトランジスタTr1又はT
rzも十分な導通状態とならないので、異常電流1uは
大きくなり工1すずe江とんど影響はない。ところか、
人力′電圧■の周波数が可聴領或を超7えて高くなった
場Nには(20KHz以−L)、スイッチングの周期が
短くなるので重複時間tgの占める割合が大きくなる。
このため、人力が大きいとき(入力電圧Vの波高値が旨
めとき。)には、入力電圧■の波形が重複時間[gの間
に十分に立ち上り電圧が高くなるので、ONにスイッチ
ングした方のトランジスタTr1又はTtzもこの間に
十分な導通状態となる0そして、捷だOFFとならず導
jfn状態を保持している他方のトランジスタTr)又
はTrzと共に抵抗か小びくなるので、異常電圧Iuも
大さくなり、入力が高周波領或で一定の大きさ以−ヒに
なると過大な電流となってトランシスタTq、 Trz
k破壊することになる。
そこで、従来は、増幅回路にリミッタ等を設はトランジ
スタTri 、 Trzを流れる過大な電流を直接検出
し制限していた。しかし、このリミッタ等はトランジス
タTr1. Trzのスイッチンクか正常に行なわれ出
力電流Iヒしが大きいだけのときは作動してはならない
ので、リミッタ等か制限てさるのId電流が異常電流1
uにより大きくなったと判断できる程度に過大になった
場合だけ、!−なり、トランジスタTr+ + Trz
もリミッタ等が作動する寸では破壊に耐え得るよりに電
流の容量か大きなものを用いなければならない。このよ
め、従来の5EPP増幅甜は、パワートランジスタか大
型で尚1曲なものとなるはかりでなく、トランジスタの
容量が犬さいので大きな電流をその11出力し、負荷の
スピーカ等全破壊するおそれもあった。
この発明は、このような事情に鑑みなされたものである
。従来のSEPの増%B 甜は異常電流1uと出力電流
IにL全区別せずにトランジスタTr1. TrLk流
れる過大な電流全検出してbだので、トランジスタTr
l 、 Trzの容量も大きくせさる* tarなかっ
た。
しかし、異常電流Iuのみに注目すると、ハウリンク現
象Gてより高周波領或て大きな入力か生ずる鳴音には異
常電流Iuが大きくなる1でに数秒程度の艮い時間を要
し、捷だ、その他の)重置でこのような入力か生しる場
合にも異常電流] u (ri重複時間tgの期間中に
保々に犬さくなるものである。そして、異常電流か過大
という程ではないにしてもある程度の太ささ1(なった
とすれば、可聴領或を超えるような周波数で【…富者え
られない大きさの人力が加わったということになるので
、ハウリンク現象の生長過程かその他の異常によるもの
と判断することかできる。この7tめ、異常電流1uの
みを検出しその値か所定値を超、えると制御を加える、
支うにすれば、所定値か出力電流IRLの値であるとし
たら異常でない程度の値で矛)つても制御音訓えること
かできるので、異常電流1uが過大な電流々なる朋に1
う7ジスタTr1・Tr2 ’i保護することかでき、
大型で高価なものを用いる必便がlくなる。異常電流I
uは、出力電流IドLが順方向のときはP N Pトラ
ンジスタTr2のエミッタ電流IEIで示六へ、出力型
(AE I RLか逆方向のときはNPN )ランジス
タTr1のエミッタ電流IE1で示される。捷だ、出力
電流IRLはエミッタ電流Iε1からエミッタ電流IE
2を減じることにより求められる。ゆえに、両エミッタ
電流IEI 、  Iε2の値を比べてみていずれか小
さい方のエミッタ電流IE+又は■旺が常に異常電流I
Iを示すことになる。そこで、これらのエミッタ電流に
+ +  ItLを常に検出して訃けば、その値が同時
に所定値を超えたときは、異常電流Iuがこの所定値を
超えたと判断することができる。この発明は、このよう
にそれぞれのエミッタ電流Iε1 。
kzを検出することにより、異常電流1uのみを出力電
流IRLと区別して検出しようとするものであり、これ
によって高周波領或で比較的大きな入力が加わったこと
を検知するとトランジスタTr) + T+2を流れる
電流を遮断する。このように、この発明は、過大電流を
事前に遮断することによりパワートランジスタの答−鞭
全犬さくすることなく過大電流による破壊を防+L L
することができる5EPP増幅器のトランジスタの保護
方法及びその保護回路全提供することを目的としている
この発明の構成を説明する。
コ’D発1’J](7) S E P P増幅器のトラ
ンジスタの保護方法は、相互に相補対称となるNPNト
ランジスタとPNPトランジスタのそれぞれのエミッタ
電流が同時に所定値を超えるとこれらのトランジスタを
流れる電流を遮断することを特徴としている。5EPP
増幅甜の出力段は、相互に相補対象となるNPN)ラン
ジスタとPNP)ランジスタのそれぞれのエミッタ端子
が出力端子を同に介して向かい合うように接続されてい
る。エミッタ電流は、このエミッタ端子と出力端rの問
を流れる電流である。所定値は、入力が高目波頭或で犬
きくならないような通常時に生じ得る異常電流の最高値
より余裕をみて少し大きい程度の値に設定する。このよ
うに所定値は比較的低い値に設定されるので、通常時で
も、いずれかのエミッタ電流は出力電流分が増えるため
に所定値を超えている場合か多い。これらのトランジス
タを流れる電流とは、エミッタ接地のこれらのトランジ
スタのスイッチングによって流れるコレクターエミッタ
間の電流つまシエミツタ電流のことでおるか、さしあた
っては異常電流のみ全遮断できれ1はよいので、これら
のエミッタ電流のうち異常電流分のみを指す。このため
、これらのトランジスタを流れる電流を遮断するためK
は、電源の正側からこれらのトランジスタを〕市って電
源の負側に至る回路のいずれか全遮断す′j1.汀よく
、その後出力電流のみか流れ続けても(ただし、半波側
しか流れ得ない。)この発明の効果上は問題ない。また
、これらのトランジスタ自身を遮断するためにベース端
rに加わる入力電圧を閉路で短絡してもよい。尚、この
よりにエミッタ電流が同時に所定値を超えることにより
異常を検知することができるのはM(Jj時間tgO間
だけなので、このようなトランジスタを流れる電流の遮
断は以後間らかの方法で解除される壕でその状態を保持
し続けなけれ1ばならない。
コ(7)発明の5EPP増幅器のトランジスタの保護方
法の実施に使用する保護回路を第、3図に基づいて説明
する。この発明のS E P P増幅器のトランジスタ
の保護回路lは、相互に相補対称となるNPN )ラン
ジスタTr(とPNPI−ンンシスタ1″I2のエミッ
タ抵抗RE? 、 RELに、こ)tらのエミッタ抵抗
REI 、 IぜHLにおける電圧降下VピEl 、 
’J(eEL全検出しこの電圧降下V<Ell  VF
話か所定値を超えると所定値を超えたこと全示す信′/
J全出力する検出回路’1.2’x−f:れそれ接続し
、これらの検出回路2.2の出力全論理回路3で接続し
、イ突出回路2.2の内省からHr定11良葡超えたこ
と全7バす(cイりを同時に人力したことを市」里回路
3か出力するとNPNトランジスタTr藺PNP)ラン
ジスタTrzを流れる電流を遮断する制御回路4をこの
論理回路3の出力に接続したこと全特徴としている0エ
ミツタ抵抗REI 、 RELu、トランジスタTr+
 、 TrLのエミッタ端子5.5と出力端子(5との
間のそれぞれの抵抗である。たたし、このエミッタ抵抗
RET+ RELは、エミッタ電流JET 、  Iε
Lをこのエミッタ抵抗REI + R’iiに3ける電
圧降下V託+、VKtLによって検出するだめのものな
ので、その抵抗値が既知でありさえすれば、エミッタ端
子5.5と出力端子6との間の抵抗の一部であってもよ
い。具1イ(的には、エミッタ抵抗RE]、 Rn’に
有する素子(低抗器等)の両端に回路全接続して電圧降
下VI2ET 。
Vgttを検出すれはよい0所定値は、ここではエミッ
タ電流1ct +  Iε1全電圧師下V託+、Vgピ
の値として検出するので、通常時に生1−得る異常電流
の最高値より少し犬さいエミッタ電流IHt +  I
ε1が流れた場合にエミッタ抵抗REI 、 Relに
おいて生しる電圧降下VRε+、VRELD値に設定す
る。このため、所定値の値は検出回路2の構)戎により
それぞれ異なる。論理回路3は、それぞれの電圧降下V
Ft+ 、 VgLzが所定値を超えたことの論理和条
件により制御回路4を作#させるように出力するものな
ので、一般にはAND回路が用いられるか、検出回路2
.2の出力信号や制御回路4の入力借りの種類によって
はその他の論理回路によって構成きれる場合もある0制
御回路4によるトランジスタTrI + Tr2を流れ
る電流の遮断は、遮断又は短絡すべき回路中に設けた開
閉菓子7を匍J御することによつτ行う。
」−記のように構成されたこの発り1は、入力が高周波
鎖酸で一定の大きさ以」二となると回路を遮断し増幅器
の動作を1」−め過大電流の発生を事前に防雨すること
ができるので、パワートランジスタに過大電流が流托る
おそれがなくパワートランジスタの容量を大きくする必
要かなくなり、丑た、ハウリング現象の生長を市めるの
てこ71.全置市することにもなる。
この発1利の夫施例を第4図及び第5図に基づいて説1
1]する○第4図は、第1図に示すS E P P増幅
器の出力段にこの発明のS E I) I)増幅器のト
ランジスタの保護回路lを接続したものを示す0NPN
)ランジスタTrIのエミッタ抵[Rε) K 接1a
する検出回路2は、トランジスタTr3及びレベルシフ
ト回路8から構成されている。トランジスタTr3は、
NPNトランジスタ乞エミッタ汲地し、ペース電圧Va
1 に電圧降下V<ε1が掛かるようにエミッタ抵抗R
日に接続したものであり、ベース電圧VB。
の電圧レベルが高くなるとQNになってすぐに飽和ニ達
しコレクターエミッタ間を導通ずる開閉素子として働く
。レベルシフト回路8は、このトランジスタTr3のコ
レクタ電圧vc] 出力を論理回路3に入力するために
、H信号(高電圧レベル)及ヒL侶づ(低電圧レベルン
の電圧レベルを調節する回路である。尚、所定値は、電
圧降下V(zgかこの所定値を超えたときtcベース電
圧Vβ1がHとなってトランジスタTrBがONとなる
ように、ベース端子に設けた抵抗r1を変えて調節する
。この検出回路2は、電圧降下Vst+が所定値を超え
ると、トランジスタTr3かQNとなりコレクタ電圧V
c1かLとなるので、L信号kai理回wJ3に人力す
る。PNPトランジスタTrLのエミッタ抵抗RELに
接続する検出回路2′は、上記検出回路2と同様に構成
してもよいが、実施例ではこの検出回路2′を11接エ
ミツタ抵抗Raz眞接続せずに−H負荷抵抗RLの電圧
時’)” VRL (c−検出するように接続すること
により、間接的にエミッタ抵抗RElに接続し間接的に
電圧降下VgtLを検出している。このように、電圧降
下VIl?EZに代えて電圧降下VRLk検出するのは
、第5図の機能表で示すように、この発明か増幅器の動
作中の(a)〜(C)の状態の中から電圧降下Vgg及
びVgt=rが共にH々なる組合せ((C)の状態)全
検出しようとするものなので、とhに代えて電圧時TV
7?E、がHとなり電圧時TVざしがLとなる組合せ全
検出しても同じことになり、電圧時T VREzのHを
電圧降下VRLのLとして検出することかできるからで
ある〇捷た、このよう((電圧降下VRL f検出して
おけば、事故で負荷抵抗RLか短絡した場合にも軍L1
−降下VぺLがLとなるので、電圧降下VRELにかか
わら丁型圧降下V/+E 、がHとなったとき((d)
の状態)に異常全検出することか可能となるからである
○このため、電圧降下■RLは、順方向の出力電流1/
?I−による電圧降下Vscが所定値を超えた場合以外
を全てL信すとし、このときは電圧11 T VstL
がHとなっているものと擬制する。この検出回路2′の
構成は、検出回路ニジとほぼ同様であるが、トランジス
タTrq−のベース電圧V紅に直接電圧降下Vgt=z
を掛ける代りに電圧降下Vl?L 全抵抗r、t、r3
で分圧して所定値全調節してから掛けるよりにしている
。捷た、トランジスタTrψのベース端子に設けたダイ
オードDは、負荷抵抗RLに逆方向の出力電流I/くし
が流れた場合((b)の状態)にトランジスタTr(に
電流か逆流するのを防ぐためである。この検出回路31
1−t、電圧降下VfL 75: Lとなると電圧降下
Vl<E2−が所定値を超えたものとして論理回路3に
H商号を入力することになる。論理回路3は、AND回
路によって構成されているが、第5図の表で示すように
、(C)及び(d)の状態のときに異常時であるとして
制イi11回路4を作動させるためのI(信号全出力し
なければならす、このためには(C)及び(d)の状態
で入力か共にHとならなけれはならないので、検出回路
2のコレクタ電圧Vc1の信号を反転するためのNQT
u路9を検出回路2IIIIの入力端に設けている。制
御[四路40制御する開閉素子7は、異常時に回路を遮
断する素子を、正の電源十VとNPN )ランジスタT
r、のコレクタ端子の間及び負の電源−VとPNP)ラ
ンジスタTrLのコレクタ端子の間に設けている0また
、必要に応じてトランジスタTr(、TrLのベース端
子を異常時に暖地して入力電圧v(r短絡する閉路を構
成する開閉素子7′を設けてもよい。また、この実施例
は負荷抵抗Rしが短絡した場合にも増幅器の動作を市め
ることができるので、出力電流11?Lを遮断するため
に出力回路にも異常時−回路全遮断する開閉素子7″を
設けてし)る。制御回路4内には、これらの開閉素子7
 、7’、  7“による回路の遮断又は短絡の状態を
保持し続けるために、11市理回路3のH出力によりセ
ットされ区外の操作によりリセットされるラッチ回路(
R5−7リップフロラン回路)か設けられている。この
実施例の回路の動作は第5図の機能表に示すように、通
常時((a)及び(b)の状態)は論理回路3の出力か
L 、!:なって制御回路4が作動せず、制御回路4が
作動するのは論理回路3の出力がI]となる、電圧降丁
V糾1゜VRLLが共に所定値を超えH,!:なったと
き((C)の状態。ただし、トランジスタTr) + 
Tryが共にONのときでも電圧降下VRLI、V顔2
か共に所定値を超えたときでなければ通常時であり論理
回路3の出力はLとなって制御回路4は動作しない。)
及び負荷抵抗Rしが短絡した場合であってNPN)ラン
ジスタTr1がONとなり電圧降下vgalがHとなっ
たとき((d)の状態)に限られる○尚、ここでは検出
回路2kPNP )ランジスタTrLのエミッタ抵抗R
EZに接続したが、これをNPNトランジスタTr)の
エミッタ抵抗Rε1側に接続する場合(では、逆方向の
出力電流IF!Lによる電圧降T’ VI?Lが所定値
を超えたとぎ以外全電圧師壬vgLのLホi−とする。
4、 じ〈1団の藺中’、r :、i+l+、リ−1わ
]、 I’、”?J t:i: S E l) p盾−
冷)の出力段の回路図、第2図は同じく出力段の入力電
圧、エミッタ電流及び出力電流の関係を表わすタイムチ
ャート、第3図はこの発明の5EPP増1隔器のトラン
ジスタの保護回路のブロック線図、第4図は同じく回路
の実施例の回路図、第5図は同じ〈実施例のトランジス
タ及び論理回路の動作全説明するだめの機能表をそれぞ
れ示す。
■・・5EPP増幅器のトランジスタの保護回路、2 
検出N路、3 論理回路1.4 制御回路、Trl・ 
NPN)77ゾスタ、Tr2・・・PNPトランジスタ
、Ra1. REL・エミッタ抵抗、RL・負荷抵抗、
IEl。
Iaλ・・エミツぞ電流、VREI 、VREL・・電
圧降下、IRL・・出力電流。
特許出願人   束推特殊電機閉式会礼同代理人  渡
 辺 三 な

Claims (1)

  1. 【特許請求の範囲】 18  相互に相補対称となるNPN)ランジスタとP
    NPトランジスタのそれぞれのエミッタ電流か同時に所
    定値を超えると、これらのトランジスタを流れる電流を
    遮断することを特徴とする5EPP増@器のトランジス
    タの保護方法。 2 相互に相補対称となるNPN)ランジスタとPNP
    )ランジスタのエミッタ抵抗に、これらのエミッタ抵抗
    における電圧降下全検出しこの電圧降下が所定値を超え
    ると所定値を超えたことを示す信号を出力する検出回路
    全一すれぞれ接続し、これらの検出回路の出力を論理1
    回路で接続し、検出回路の両者から所定値を超えたこと
    を示す信号を同時に人力したことkmm開回路出力する
    とNPN)ランシスタとPNPトランジスタ全流全流電
    流を# 1@する制御回路をこの論理回路の出力に接続
    したことを特徴とする5EPP増幅器のトランジスタ保
    護回路。 3、一方のエミッタ抵抗に接続した検出回路が、負荷抵
    抗の電圧降下を検出し、他方のエミッタ抵抗と負荷抵抗
    とを通る方向で流れる出力電流による負荷抵抗の電圧1
    坤下か所定値を超えた場合以外の場合に一方のエミッタ
    抵抗における電圧降下が所定値を超えたことを示す信号
    全出力する検出回路である特許、vi求の範囲第2項記
    載のS E P P増幅器のトランジスタの保護回路。
JP56174977A 1981-10-30 1981-10-30 Sepp増幅器のトランジスタの保護方法及びその保護回路 Pending JPS5875907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56174977A JPS5875907A (ja) 1981-10-30 1981-10-30 Sepp増幅器のトランジスタの保護方法及びその保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56174977A JPS5875907A (ja) 1981-10-30 1981-10-30 Sepp増幅器のトランジスタの保護方法及びその保護回路

Publications (1)

Publication Number Publication Date
JPS5875907A true JPS5875907A (ja) 1983-05-07

Family

ID=15988050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56174977A Pending JPS5875907A (ja) 1981-10-30 1981-10-30 Sepp増幅器のトランジスタの保護方法及びその保護回路

Country Status (1)

Country Link
JP (1) JPS5875907A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4979654A (ja) * 1972-12-07 1974-08-01

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4979654A (ja) * 1972-12-07 1974-08-01

Similar Documents

Publication Publication Date Title
US4301330A (en) Loudspeaker protection circuit
CN107834985B (zh) D级放大电路、其控制方法、音频输出装置、电子设备
JPH02181506A (ja) オーディオ増幅器
US3976955A (en) Protective circuit for pulse width modulated signal amplifier
US20130049763A1 (en) Real-Time Short-Circuit Detection
US3555358A (en) Overload protection network for solid state amplifier
KR900007923B1 (ko) 음성출력증폭기
US5424897A (en) Three leaded protected power device having voltage input
CN101197557A (zh) 音频功率放大器
US4427902A (en) Optimum transistor drive circuit with over load compensation
US20210092540A1 (en) Audio playback under short circuit conditions
US6590446B2 (en) Amplifier circuit and electronic apparatus using the same
JPH03171766A (ja) 電力増幅装置
CN109756687B (zh) 功放电路、功放器和激光电视
JP2007074119A (ja) ショート検出回路
JP2009219015A (ja) 過電流保護回路及びd級アンプ
JP2004056254A (ja) パワーアンプ装置
JPH0794958A (ja) 電力増幅器の過負荷検出回路
JP3273744B2 (ja) スイッチング素子駆動回路
JP2007325236A (ja) D級増幅器およびその過電流保護方法
JPH02109408A (ja) 出力トランジスタの保護回路
JPH09331219A (ja) 負荷ショート検出回路
JPH01319296A (ja) 駆動回路
JPS599446Y2 (ja) ミュ−ティング制御信号発生回路
JPS6348970Y2 (ja)