JPS5877331A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPS5877331A JPS5877331A JP56175670A JP17567081A JPS5877331A JP S5877331 A JPS5877331 A JP S5877331A JP 56175670 A JP56175670 A JP 56175670A JP 17567081 A JP17567081 A JP 17567081A JP S5877331 A JPS5877331 A JP S5877331A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- terminal
- voltage
- field effect
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、メタルショットキバリア電界効果トランジス
タ（以下ＭＥＳＦＥＴと称す）の論理回路に関するもの
である。
タ（以下ＭＥＳＦＥＴと称す）の論理回路に関するもの
である。
ＭＥＳＦＥＴ の論理回路方式がいくつか提案さｎてい
るが、その１つに、直接接続論理回路方式（以下にＤＣ
ＦＬと称すンがめる。第１図にそのｎチャネルの基本と
なる回路を示す。１と２Ｆｉ、ゲート入力Ｏｖｏ時は電
流がｍれないエンハンスメ／）ＭＥＳＦＥＴ−１（以下
に１ＭＥ８と称す）である。３と４は、負荷で抵抗やゲ
ート入力Ｏｖ。
るが、その１つに、直接接続論理回路方式（以下にＤＣ
ＦＬと称すンがめる。第１図にそのｎチャネルの基本と
なる回路を示す。１と２Ｆｉ、ゲート入力Ｏｖｏ時は電
流がｍれないエンハンスメ／）ＭＥＳＦＥＴ−１（以下
に１ＭＥ８と称す）である。３と４は、負荷で抵抗やゲ
ート入力Ｏｖ。
暗でも電流が流れるデプレションＭＥＳＦＥＴのゲート
とソースを接続したものが用−られる。入力瑠子１００
に入力が印加されるとＥＭＢＢ１が入力に応じてオン、
オフして負荷３を流れる電流を変化させ、出力端子１０
１の電圧を変える。
とソースを接続したものが用−られる。入力瑠子１００
に入力が印加されるとＥＭＢＢ１が入力に応じてオン、
オフして負荷３を流れる電流を変化させ、出力端子１０
１の電圧を変える。
この回路方式の欠点ＦｉＭ子１０１の電圧が制限される
ことである。ＭＥＭ８のゲートとソースはショットキダ
イオードとなって−るため、ＥＭＢＢがオフしても電電
流が負荷３とＥＭＢＢ２のゲートソースダイオードに流
れ、出力１０１ｙｉＡ子はダイオードの立ち上がり電圧
付近となる。このようにＤＣＦＬ回路の振幅は％ＭＥＳ
１がオンになった時のＯｖ付近と、ダイオードの立ち上
がシミ圧付近となる。このように論理振幅が小さいので
ＤＣＦＬは雑音に弱い欠点があった。
ことである。ＭＥＭ８のゲートとソースはショットキダ
イオードとなって−るため、ＥＭＢＢがオフしても電電
流が負荷３とＥＭＢＢ２のゲートソースダイオードに流
れ、出力１０１ｙｉＡ子はダイオードの立ち上がり電圧
付近となる。このようにＤＣＦＬ回路の振幅は％ＭＥＳ
１がオンになった時のＯｖ付近と、ダイオードの立ち上
がシミ圧付近となる。このように論理振幅が小さいので
ＤＣＦＬは雑音に弱い欠点があった。
またこのことはＤＣＰＬ回路の自由度を制限している。
同じ電界効果型ＦＥＴの１つであるＭＯ８（％ｅｔａ１
％Ｑｘｉｄｅ −５ｅｍｉｃｏｎｄｕｃｔｏｒ ） ２
）！多用されているトＩ）／スファーグートを利用した
論理を応用しにくい。
％Ｑｘｉｄｅ −５ｅｍｉｃｏｎｄｕｃｔｏｒ ） ２
）！多用されているトＩ）／スファーグートを利用した
論理を応用しにくい。
第２図にｎチャネルトランスファーゲートを示す、ＭＥ
８ＦＥＴｌ＃ｉＥＭＥ８である制御端子１０５が低くＭ
Ｅ８ＰＥＴがオフであれば、入力端子１０５の入力が変
化しても出力端子１０６のｂ力には影響しない。制御基
子１０５か高レベルの場合は、入力端子１０４の入力が
低ければ、端子１Ｏ９４の入力をソースとするソース接
地回路となり、電流が１０６から１０４へ流れる。逆に
入力端子１０４０入力が高い場合は、１０４をドレイン
とするドレイン接地となり、１０４から１０６へ充電す
る。この充電の時１０６は１０５の電圧からＥＭＥ８１
（ＤＬ！い電圧（＞０Ｖ）ｔ−引イタものより高くなら
ない。このことより、１０６の論理出力は１０５の論理
入力よシさらに小さくなる。
８ＦＥＴｌ＃ｉＥＭＥ８である制御端子１０５が低くＭ
Ｅ８ＰＥＴがオフであれば、入力端子１０５の入力が変
化しても出力端子１０６のｂ力には影響しない。制御基
子１０５か高レベルの場合は、入力端子１０４の入力が
低ければ、端子１Ｏ９４の入力をソースとするソース接
地回路となり、電流が１０６から１０４へ流れる。逆に
入力端子１０４０入力が高い場合は、１０４をドレイン
とするドレイン接地となり、１０４から１０６へ充電す
る。この充電の時１０６は１０５の電圧からＥＭＥ８１
（ＤＬ！い電圧（＞０Ｖ）ｔ−引イタものより高くなら
ない。このことより、１０６の論理出力は１０５の論理
入力よシさらに小さくなる。
このように、ＤＣＦＬで論理出力を大きくする必要がめ
ることが多い。本発明はこれを実現する回路を提供する
ことにるる。
ることが多い。本発明はこれを実現する回路を提供する
ことにるる。
Ｉ！３図に本発明の一実施例であるｎチャネルの基本回
路を示す。Ｅ Ｍ Ｅ Ｓ ｄ！：オンの時の電圧関係
は第１図の場合とほぼ同一である。１０１と１０２がＯ
ｖ近くなる。これに対し％ＥＭＥＳ１がオフの時は、電
流は、負荷３と抵抗６、ＥＭＥ８２のゲート・ソース間
のダイオードＷＥれる。このため、１０２はダイオード
の立ち上がり電圧となる。
路を示す。Ｅ Ｍ Ｅ Ｓ ｄ！：オンの時の電圧関係
は第１図の場合とほぼ同一である。１０１と１０２がＯ
ｖ近くなる。これに対し％ＥＭＥＳ１がオフの時は、電
流は、負荷３と抵抗６、ＥＭＥ８２のゲート・ソース間
のダイオードＷＥれる。このため、１０２はダイオード
の立ち上がり電圧となる。
しかし、端子１０１の論理出力は、端子１０３電源の電
圧を負荷３と抵抗６で分圧した電圧となる。
圧を負荷３と抵抗６で分圧した電圧となる。
１０３の電源電圧と負荷３、抵抗６を適当に選べば、論
理振幅音大きくできる。
理振幅音大きくできる。
第４図にｎチャネルトランスファーゲートに応用した本
発明の他の実施ｆＩｌｔ示す。第２図に抵抗２を付加し
ておる。これは、１つの駆動回路で２つ以上のトランス
ファゲートを動作させる時利点がある。第５図に従来の
抵抗を付加していない場合を示す。もし、１０４がＯｖ
とすると、ＥＭＥ８４０１がオフの時も、負荷４０２と
ＥＭＥ８１のゲートソースダイオード管電流が流れ端子
３０Ｇはダイオードの立ち上がシミ圧となり、端子２０
２の振幅が小さくなる。第６図は第５図に対応する本発
明の他の実施例回路を示す。１０４がＯｖとしても端子
３００は、電源５００とダイオード立ち上がり電圧を負
荷４０２と抵抗３で分割した電圧となる。もし端子２０
４が高レベルであれば、端子２０６は端子３００の電圧
からＥＭＥ８のし・きい電圧を引いたものに近くなる。
発明の他の実施ｆＩｌｔ示す。第２図に抵抗２を付加し
ておる。これは、１つの駆動回路で２つ以上のトランス
ファゲートを動作させる時利点がある。第５図に従来の
抵抗を付加していない場合を示す。もし、１０４がＯｖ
とすると、ＥＭＥ８４０１がオフの時も、負荷４０２と
ＥＭＥ８１のゲートソースダイオード管電流が流れ端子
３０Ｇはダイオードの立ち上がシミ圧となり、端子２０
２の振幅が小さくなる。第６図は第５図に対応する本発
明の他の実施例回路を示す。１０４がＯｖとしても端子
３００は、電源５００とダイオード立ち上がり電圧を負
荷４０２と抵抗３で分割した電圧となる。もし端子２０
４が高レベルであれば、端子２０６は端子３００の電圧
からＥＭＥ８のし・きい電圧を引いたものに近くなる。
こうして、端子２０６の振幅を大きくすることができる
。
。
更に他の実施例でめる論理回路でよく用いられるバスを
第７図に示す。７７がバスでるる。７１はバスの負荷で
める。７２がバスへの出力、７４と７６がバスから双安
定回路への入カドランスファーゲート、ＥＭＥＳ７３と
抵抗７５はバスを直接論理ゲートへの入力である。ＥＭ
Ｅ８７２がオフの時電流は負−７１、抵抗７５とＥＭＥ
Ｓ７３のゲート・ソースダイオードを流れ、バス７７は
抵抗７５がない時よシ大振幅となる。
第７図に示す。７７がバスでるる。７１はバスの負荷で
める。７２がバスへの出力、７４と７６がバスから双安
定回路への入カドランスファーゲート、ＥＭＥＳ７３と
抵抗７５はバスを直接論理ゲートへの入力である。ＥＭ
Ｅ８７２がオフの時電流は負−７１、抵抗７５とＥＭＥ
Ｓ７３のゲート・ソースダイオードを流れ、バス７７は
抵抗７５がない時よシ大振幅となる。
第８図は２つのトランス７アゲート入力の双安定回路管
示す。ＥＭＥ８１０．１１と負荷１２゜１３と抵抗１４
．Ｉｓからなる双安定回路と、ＥＭＥ８２０，２１と負
荷２２．２３と抵抗２４゜２５からなる双安定回路ｔ”
、ＥＭＥＳ５０、負荷５１と抵抗５２からなる共通の駆
動回路で駆動されるトランスファートー）３０，４０の
入力で動作させている。
示す。ＥＭＥ８１０．１１と負荷１２゜１３と抵抗１４
．Ｉｓからなる双安定回路と、ＥＭＥ８２０，２１と負
荷２２．２３と抵抗２４゜２５からなる双安定回路ｔ”
、ＥＭＥＳ５０、負荷５１と抵抗５２からなる共通の駆
動回路で駆動されるトランスファートー）３０，４０の
入力で動作させている。
このように、入力のＭＥ８ＦＥＴのゲートに抵抗を付加
することによシ、多数のトランスファーゲートを駆動で
き、論理振幅を上げることができる。また、抵抗を付加
しない回路との整合もよく、密度を上げたいところなど
では抵抗を付加しなくともよい。
することによシ、多数のトランスファーゲートを駆動で
き、論理振幅を上げることができる。また、抵抗を付加
しない回路との整合もよく、密度を上げたいところなど
では抵抗を付加しなくともよい。
以上のごとく本発明は、工／ハ／スメ／ト型メタルショ
ットキバリア電界効果ト２ンジスタについて、前段のド
レイ／と後段のゲート間を抵抗器を介して接続したので
、雑音に対して安定な動作をする論理回路を提供できる
。
ットキバリア電界効果ト２ンジスタについて、前段のド
レイ／と後段のゲート間を抵抗器を介して接続したので
、雑音に対して安定な動作をする論理回路を提供できる
。
＠１図、第２図、および第５図は夫々本発明の従来的、
第３図、第４図、第６図、第７図および第８図は夫々本
発明の実施例を示す。 １．２・・・工ンハ／スメント型ＭＥＳＦ’ＥＴ、３゜
Ｉｔ 図 １ＦＪＺ図 ／ＩＩ 第 ３Ｓ 罫 ４ 后 箔 ５ 図 ）〒 ６ 図 第 ７ 図 ￥Ｊ 「 目
第３図、第４図、第６図、第７図および第８図は夫々本
発明の実施例を示す。 １．２・・・工ンハ／スメント型ＭＥＳＦ’ＥＴ、３゜
Ｉｔ 図 １ＦＪＺ図 ／ＩＩ 第 ３Ｓ 罫 ４ 后 箔 ５ 図 ）〒 ６ 図 第 ７ 図 ￥Ｊ 「 目
Claims (1)
- １、Ｉ［８個のエンハンスメント型メタルショットキバ
リア電界効果ト２ンジスタの前段のドレインと後段のゲ
ートを抵抗器を介して接続した論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175670A JPS5877331A (ja) | 1981-11-04 | 1981-11-04 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175670A JPS5877331A (ja) | 1981-11-04 | 1981-11-04 | 論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5877331A true JPS5877331A (ja) | 1983-05-10 |
Family
ID=16000172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56175670A Pending JPS5877331A (ja) | 1981-11-04 | 1981-11-04 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877331A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593906B2 (en) | 2000-03-13 | 2003-07-15 | Seiko Epson Corporation | Display apparatus and information display system using the same |
| JP2010231116A (ja) * | 2009-03-28 | 2010-10-14 | Watanabe Kk | 映写用スクリーン装置 |
| US10045448B2 (en) | 2014-10-29 | 2018-08-07 | Shenzhen Royole Technologies Co., Ltd. | Flexible screen module and electronic device having the module |
-
1981
- 1981-11-04 JP JP56175670A patent/JPS5877331A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593906B2 (en) | 2000-03-13 | 2003-07-15 | Seiko Epson Corporation | Display apparatus and information display system using the same |
| JP2010231116A (ja) * | 2009-03-28 | 2010-10-14 | Watanabe Kk | 映写用スクリーン装置 |
| US10045448B2 (en) | 2014-10-29 | 2018-08-07 | Shenzhen Royole Technologies Co., Ltd. | Flexible screen module and electronic device having the module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4988888A (en) | CMOS output circuit with intermediate potential setting means | |
| US4797580A (en) | Current-mirror-biased pre-charged logic circuit | |
| JP3544819B2 (ja) | 入力回路および出力回路ならびに入出力回路 | |
| US5670898A (en) | Low-power, compact digital logic topology that facilitates large fan-in and high-speed circuit performance | |
| US20020158670A1 (en) | Domino circuit | |
| JPS5949020A (ja) | 論理回路 | |
| JPH10303736A5 (ja) | ||
| JPH073945B2 (ja) | Ｃｍｏｓ出力回路 | |
| US6111425A (en) | Very low power logic circuit family with enhanced noise immunity | |
| KR920015365A (ko) | 입출력 버퍼회로 | |
| JP2623918B2 (ja) | 出力バッファ回路 | |
| JPH0229123A (ja) | 出力段の電流を防止するフィードバックを有する高速論理回路 | |
| KR940017201A (ko) | 데이타 출력 버퍼 | |
| JPH0355914A (ja) | 半導体装置 | |
| US5489859A (en) | CMOS output circuit with high speed high impedance mode | |
| JPH05122017A (ja) | シユミツトトリガ入力バツフア回路 | |
| JPS5877331A (ja) | 論理回路 | |
| US6489815B2 (en) | Low-noise buffer circuit that suppresses current variation | |
| JPH08172348A (ja) | 出力バッファ回路 | |
| JP2548700B2 (ja) | 半導体集積回路 | |
| US6137314A (en) | Input circuit for an integrated circuit | |
| EP0296508B1 (en) | Fet capacitance driver logic circuit | |
| JP3025921B2 (ja) | パワーオンリセット回路 | |
| JP2611543B2 (ja) | Ｍｏｓトランジスタ出力回路 | |
| JPH05259880A (ja) | 入出力バッファ回路 |