JPS5878196A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、発音すべき音に対応する鍵情報を複数の発
音チャンネルのいずれかに割当て、該割当てられた鍵情
報に基づき楽音を発音チャンネル別に形成する形式の電
子楽器に関し、特に、既に鍵情報が割当てられている発
音チャンネルに新たな鍵情報を割当て発音すべき音を変
更する場合、既に割当てられている鍵情報に基づく楽音
のレベルが充分に低下し友後に当該チャンネルでの新九
な鍵情報に基づく楽音の発生を行うようにし良電子楽器
に関する。

従来、発音すべき音に対応する鍵情報を同時最大発音数
に対応する複数の発音チャンネルのうちのいずれかの発
音チャンネルに割当て、該鍵情報に基づき集音を発音チ
ャンネル別に形成する形式の電子楽器は種々提案されて
いるが、このような電子楽器において、既に鍵情報が割
当てられている発音チャンネルに新たな鍵情報が割当て
られ、当該チャンネルで発音している音が変化した場合
、既に割当てられている鍵情報に基づく楽音と新たな鍵
情報に基づく楽音との間のピッチ差（音高差）により、
演奏上ｉ亡くないクリック音が発生することがある。上
記現象は特に何らかの理由により発音チャンネルの数が
制限されている場合に生じやすい。

例えば、先に同出願人が提出した特願昭５５−４９９５
８号、発明の名称「電子楽器」の明細書に記載され良よ
うな装置においては、上鍵盤で押下され九特定の鍵の音
（例えばメロディ音の最低音）の音域に対応して下鍵盤
で押下されている鍵の音（伴奏音）と同一音名の音をメ
ロディ付加音として上記メロディ音とともに発音するよ
うＫなっているが、かかるメロディ付加音はメロディ音
に対して、これを引き九九せ、所定の音楽的効果をねら
うものであるので、あまり多くのメロディ付加ロディ付
加音の同時最大発音数を制限する必要があるが、このメ
ロディ付加音に対応する鍵情報を発生し、この鍵情報を
所定数の発音チャンネルのいずれ″かに割当てて上記メ
ロディ付加音を形成する構成を考えると、上記理由から
上記発音チャンネルの数社、例えば「３」のよう゛に少
ない数に制限される。しかし、このように発音チャンネ
ルの数を制限すると、減衰発音中にある楽音がいまだ充
分に減衰していないのにもかかわらず、当該減衰発音中
にある楽音に対応する鍵情報が割当てられているチャン
ネルに新良な鍵情報を割当てる必要が生じる場合があり
、この場合、既に割当てられている鍵情報に対応する楽
音と、新九に割当てる鍵情報に対応する楽音との間にピ
ッチ差があると前述したクリック音が発生することにな
る。特に上記メロディ付加音は上鍵盤および下鍵盤での
押鍵変更によって変化するばかシか、上記メロディ付加
音の発生に所定の優先順位を設定した場合。

は下鍵盤の追加押鍵によっても変化することになるので
、上記メロディ付加音の変化に伴うクリック音の発生頻
度社かなシ高いものとなる。

この発明紘、上述した点に鑑みてなされたもので、発音
すべき音の変化に基づく発音チャンネルでの割当て変更
に際して生じる上述したクリック音の発生を除去するこ
とを目的とする。

この目的を達成するためこの発明では、次に述べる２つ
の方法がとられている。すなわち−鍵とみなされ九鍵情
報が割当てられている発音チャンネルでの新り電鍵情報
の＠当てを所定時間禁止し、これにより割当て前の鍵情
報に基づく楽音が充分減衰する時間を確保し、これによ
って上記クリック音の発生を除去している。また、新た
な鍵情報をチャンネル割当てし良ときには、当骸チャン
ネルに前に割当てられていた鍵情報に基づく集音を強制
的に減衰させるとともに新たに割当てられ九鍵情報に基
づく電音の発生を前記新たな割当てがあったときから所
定時間′Ｎ嬌させ、これによって上記クリック音の発生
を除去している。

以下、この発明を添付図面に示した一実施例を参照して
詳細に説明する。

第１図は、この発Ｆ！ＡＫ係わる電子楽器の一実施例を
概略ブロック図で示したものである。この実施例は、メ
ロディ音演奏用の上鍵盤ｌおよび伴奏音演奏用の下鍵盤
２およびペダル鍵盤３を有１．Ｃおり、上鍵盤１による
メロディ音の演奏および下鍵盤２、ペダル鍵盤３による
伴奏１の演奏をそれぞれ独立して行うことができるとと
もに、メロデ１１ゝ イ付加音選択スイッチ４およびメロディ付加音モード指
定スイッチ５の操作により、上鍵盤ｌでの押下鍵および
下鍵盤２での押下鍵に関連したメロディ付加音を発生で
きるようになっている。な町メロディ付加音選択スイッ
チ４はメロディ付加音を発音するか否かを選択するスイ
ッチ、メロディ付加音モード指定スイッチ５は次に説明
するメロディ付加音の２つの発生モード、すなわちクロ
ーズモードとオープンモードを選択するものである。

ここでメロディ付加音とは上鍵盤ｌで押下された鍵のう
ちの特定の鍵（この実施例では上鍵盤１の押下鍵のうち
の最低音に対応する鍵）の低音側所定鍵域に含まれ、下
鍵盤２で押下され九鍵と同一音名の音で、メロディ音と
ともに自動的に発音される音のことであ夛、メロディ付
加音のクローズモードとは上記所定鍵域が上鍵盤１で押
下された最低音の鍵に対して低音側第３鍵から第１１鍵
までの鍵域となるモード、オープンモードとは上記所定
鍵域が上鍵盤１で押下され九最低音の鍵に対して低音側
第６鍵から第１７鍵までの鍵域となるモードである。

上鍵盤１、下鍵盤２、ペダル鍵盤３で押下された鍵祉、
押鍵検出回路６により検出され、押鍵検出回路６はこの
検出に対応して鍵下鍵の音名を示す４ビツトのノートコ
ードＮ４二Ｎｌ、オクターブ音域を示す３ビツトのオク
ターブＢ３〜Ｂｌおよび押下鍵の属する鍵盤を示す上鍵
盤信号Ｕ、下鍵盤信号Ｌ、ペダル鍵盤信号、Ｐを発生す
る。後述する詳細回路の理解のためにこの実施例で用い
られているノートコードＮ４〜Ｎｌ、オクターブコード
Ｂ３〜Ｂ１を表に示テと’ｌＩ　１１！および第２表の
ようになる。

第１表 第　２“表 押鍵検出回路６から押下鍵の検出に対応して発生される
ノートコードＮ４〜Ｎｌ、オクターブコードＢ３〜Ｂｌ
および鍵盤信号Ｕ、Ｌ、Ｐは発音割当て回路７に加えら
れる。発音割当て回路７Ｆｉ、、７チヤンネルの上鍵盤
専用チャンネルＵＫＩ−ＵＫ７．７チヤンネルの下鍵盤
専用チャンネルＬＫＩ〜ＬＫ７．１チヤンネルのペダル
鍵盤専用チャンネルＰＫ、１チャンネルの予備チャンネ
ルムＲが設定されておシ押鍵検出回路６から発生される
鍵盤信号Ｕ、Ｌ、Ｐに対応して押鍵検出回路６から発生
されるノートコードＮ４〜Ｎ１、オクターブコードＢ３
〜Ｂｌをそれぞれ対応する専用チャンネルのいずれかに
割当てる制御を行う。また発音割当て回路７は押鍵検出
回路６から発生されるノートコードＮ４〜Ｎ１、オクタ
ーブコードＢ３〜Ｂ１および鍵盤信号Ｕ、Ｌ、Ｐを監視
し、当該信号に対応する鍵が押下中であると１′″とな
るキーオン信号ＫＯを各チャンネル別に形成する。そし
て上記各チャンネルに割当てられ九ノートコードＮ４〜
Ｎ１１オクターブコード８３〜Ｉｌｌおよびキーオン信
号ＫＯは第２図−）に示すように４ビツトのキーコード
信号ＫＣＩ〜ＫＣ４にマルチプレクスされ、時分割で出
力される。なお、発音割当て回路７の出力（ＫＣＩ−Ｋ
Ｃ４）Ｋ＞いて、１１１．１”を同期信号ｓｙとして用
い良関係上、”１１１１″に対応す石Ｃ音のノートコー
ドＮ４〜Ｎｌはノートコードとして使われていない＠１
１００′″に変換して出力される。ただし後述するよう
に発音割当て回路７の出力をデマルチプレクスする際に
＠１１００″はＣ音を表わす＠１１１１″に戻される。

また、第２図（ａ）において３つのタイムスロットによ
って１チャンネル分の内容を表わしており、同期信号Ｂ
Ｙ、ペダル鍵盤専用チャンネルＰＫの内容、上鍵盤専用
チャンネルＵＫＩ〜ＵＫ７の内容、下鍵盤専用チャンネ
ルＬＫＩ−ＬＫ７の内容、予備チャンネルム８の内容の
順で出力される。なお予備チャンネルＡＲはこの実施例
では特に用いられていない。

また発音割当て回路７にはダンプ効果音選択するダンプ
スイッチ８の出力が加えられておシ、このダンプスイッ
チ８の出力（ダンプ信号ＤＭＰ　）は上鍵盤専用チャン
ネルＵＫＩの第１タイムスロツトの信号ＫＣ２に割当て
られて発音割当て回路７から出力される。なおこのよう
な発音割当て回路は公知となっているので、この明細書
ではその詳細説明を省略する。

発音割当て回路７から出力されるキーコード信号ＫＣＩ
〜ＫＣ４は上鍵盤メロディ音形成回路９、下鍵盤伴奏音
形成副路１０、ペダル鍵盤伴奏音形成回路１１に加えら
れ、キーコード信号ＫＣ１−ＫＣ４に対応してそれぞれ
上鍵盤メロディ音、下鍵盤伴奏音、ペダル鍵盤伴奏音を
示す楽音信号が形成される。そしてこれら楽音信号はメ
ロディ音音色回路１３、下鍵盤伴奏音音色回路１４、ペ
ダル鍵盤伴奏音音色回路１５を介してサウンドシステム
１６に加えられ、上鍵盤メロディ音、下鍵盤伴奏音、ペ
ダル鍵盤伴奏音として発音される。ここで上船形成回路
９．１Ｏ１１１および音色回路１３．１４．１５訃よび
サウンドシステム１６Ｆｉそれぞれ周知の回路から構成
することができるので詳細説明祉行わない。

を九発音割当て回路７０出カキ−コード信号ＫＣ１〜Ｋ
Ｃ４はメロてイ付加音形成回路１２に加えられる。メロ
ディ付加音形成回路Ｐはキーコード信号ＫＣＩ−ＫＣ４
に含まれる上鍵盤専用チャンネルＵＫＩ〜ＵＫ７に割当
てられたノートコードＮ４〜Ｎｌ、オクターブコード１
１３〜Ｉｌｌ、下鍵盤専用チャンネルＬＫＩ〜ＬＫ７に
割当てられてたノートコードＮ４〜Ｎｌ、上鍵盤専用チ
ャンネルＵＫＩに割当てられたダンプ信号ＤＭＰおよび
メロディ付加音選択スイッチ４、メロディ付加音モード
指定スイッチ５の出力に基づき所定のメロディ付加音を
示す楽音信号を形成する。このメロディ付加音形成回路
路の動作はメロディ付加音モード指定スイッチ５により
クローズモードが選択された場合とオープンモードが選
択された場合とで発生楽音が異なシ、またダンプ信号Ｄ
ＭＰが”１”（ダンプモードが選択されている）、１０
″（ダンプモードが選択されていない）でその発音態様
が異なる。

まずクローズモードが選択された場合は、上鍵盤１で押
下されている鍵のうち最低音を示す鍵から低音側第３１
目から第１１番目までの鍵域、すなわち上記最低音を示
す鍵に隣接する低音側２つの鍵を除いて低音側１オクタ
ーブの鍵域で、下鍵盤２で押下されている鍵と同一音名
でかつ所定の優先順位によっ−て選択された３つまでの
音がメロディ付加音として指定される。ここで所定の優
先順位とは上記最低音から低音側第３番目の鍵の音名と
同一音名の音を最優先とするものであシ、以下低音側と
な４−ど優先順位が低くなっている。

例えば、上鍵盤１で第４オクターブのＦ音、すなわちＦ
４音が押下されている場合に関し、第３図を用いて説明
すると、この場合のメロディ付加音の発音音域はＦ、音
を基準として低音側第３番目の鍵から第１１番目までの
鍵までの鍵域、すなわちＤ４音からＦ参、音までを示す
鍵域となる。ここで音名Ｃ，Ｅ、Ｇ、ムーノ鍵例えばｃ
、音、Ｅ、音、Ｇ、音、Ａ６音の鍵が下鍵盤２で押下さ
れているとすると、下鍵盤２で押下されている鍵と同一
音名て上記鍵域に含まれる音、すなわちＧｓ音とムー１
音とＣ８音とがメロディ付加音として選択される、この
場合、メロディ付加音として指定される音は３音となる
ので上記優先順位は問題とならないが、上記鍵域に含ま
れる音と同一音名の鍵が４つ以上下鍵盤２において押鍵
された場合はＤ４音　Ｃφ音　Ｃ音・・・・・・という
優先順位で上位３つの音がメロディ付加音として指定さ
れる。

ま良オープンモードが選択された場合は１．上鍵盤１で
押下されている鍵のうち最低音を示す健から低音側第６
番目の鍵から第１７番目までの鍵域、すなわち上記最低
音よりも半オクターブ下の音を示す鍵から低音側１オク
ターブの鍵域で、下鍵盤２で押下されている鍵と同一音
名でかつ所定の優先順位によって選択された３つまでの
音がメロディ付加音として指定される。ここで所定の優
先順位とは上記最低音から低音側第３番目の鍵と同一音
名の音を最優先とするもので、以下低音側となる音はど
優先順位が低くなっている。ただし、この場合、上記最
低音を示す鍵およびこの鍵に隣接する低音側２つの鍵の
計３つの鍵と同一音名の音は上記最優順位によらず優先
順位が低く設定されている。

例えば、オープンモードにおいて前述し九クローズモー
ドと同様に上鍵盤ｌでＦ４音が押下されている場合を考
えると、この場合のメロディ付加音発音音域は、第３図
に：示すようにＦ４音を基準として低音側第６番目の鍵
から第１７番目までの鍵域、すなわちＢ、音からＣ９音
までの鍵域となる。

ここでＣ３音、Ｅ、音、Ｃ１音、Ａｈ音の４つの鍵が下
鍵盤２で押下されているとすると、下鍵盤２で押下され
ている鍵と同一音名で上記鍵域に含まれる音、すなわち
Ｃ１音、Ｅ１音、Ｇ、音、ムー８音がメロディ付加音の
候補となるが、前述したように基準となる上鍵盤最低音
（この場合ａｙａ音）の鍵と隣接する鍵と同一音名の音
（この場合はＥ１音）は優先順位が低く設定されている
のでＥ、音はメロディ付加音として指定されず、Ｃ！音
、Ｇ、音、Ａ参、音の３つの音がメロディ付加音として
指定される。

ま良メロディ付加音形成回路１２は３つの発音チャンネ
ルを有し、上記メロディ付加音を上記３つの発音チャン
ネルのいずれかに割当てて発音するようになつているが
ダンプ信号Ｄｌ！Ｐ＄’″１”が＠θ″かによって（ダ
ンプ効果が選択されているか否かＫよって）次のように
発音態様が異なる。

すなわち、ダンプ信号ＤＭＰが＠１”で、ダンプモード
が選択されている場合は、発音チャンネルに割当てられ
ている音が離鍵し喪とみなされると（減衰中となると）
該離鍵とみなされたときがら一定時間の関その発音チャ
ンネルへの新たな割当てが禁止される。これは、離鍵と
みなされ九鍵の音が充分減衰する前に新良な音を割当て
ると、既に発音している音と新九に割当てられた音との
間に急激なピッチ差が生じクリック音が生じることがあ
るからである。ダンプモードが選択されていると離鍵と
みなされ喪音は急激に減衰するので、離鍵とみなされた
ときから一定時間の関その発音チャンネルへの新たな割
当てを禁止するように構成し、この一定時間を適宜設定
すれば（この実施例では２５ｍ５Ｋ設定されている）上
記クリック音を完全に除去することができる。

またダンプ信号ＤＭＰが＠０”で、ダンプモードが選択
されていない場合社新たな音の発音割当てがあるとこの
音の発音を一定時間遅嬌するとともに既に割当てられて
いた音を急激に減衰させるようにしている。一般にダン
プモードが選択されていないと離鍵とみなされてもその
音紘急激には減衰しない。し九がって、ダンプモードが
選択されていない場合に離鍵とみなされたときから一定
時間そのチャンネルでの割当てを禁止するという前述し
九構成をとると、演賽上問題が生じない程度の時間で上
記一定時間を設定したのでは既に割ｉてられていた音は
クリック音が生じない程度まで減衰せず、これによって
クリック音の発生を充分に除去することができない。そ
こで、ダンプモードが選択されていない場合には、新た
な音の発音割当てがあるとこの音の発音を一定時間連砥
させるとともに既に割当てられていた音を強制的に減衰
させるという構成をとっている。

第４図以下は、上記メロディ付加音形成回路１２の詳細
を示すもので、まず第４図にし良がってこのメロディ付
加音形成回路りの概略を説明した後以下の詳細回路の説
明を行う。

第４図においてキーコードデマルチ回路２１は発音割当
て回路７から送出されたキーコード信号ＫＣＩ〜ＫＣ４
をデマル°ヂプレクスする友めのものて、キーコードデ
マルチ回路２１は発音割当て回路７から送出されたキー
コード信号ＫＣＩ−ＫＣ４に対応して各チャンネ４ｐｘ
、ｕｘｔ〜ＵＫ７、ＬＫＩ〜ＬＫ７）に割当てられ九ノ
ートコードＮ４〜Ｎ１、オクターブコードＢ３〜Ｂ１．
キーオン信号ＫＯおよびダンプ効果を選択するか否かを
示すダンプ信号ＤＭＰを出力する。またタイオング信号
発生回路２２社このメロディ付加音形成回路１２で用い
られる種々のタイヤング信号（第２図（ｂ）〜（ｒ）参
ｌ１１）および所定周期のパルスＰ０を発音割当て回路
７から送出されたキーコード信号ＫＣｌ−に０４に基づ
いて形成するものである。

ＵＫ最低音検出回路おは、キーコードデマルチ回路２１
から出力される上鍵盤専用チャンネルＵＫＩ〜ＵＫ７に
割当てられたノートコードＮ４〜Ｎｌおよびオクターブ
コードＢ３〜Ｂ１に基づ無上鍵盤ｌで押下されている鍵
のうちの最低音に対応する鍵を検出する。そしてこの検
出した鍵の音名を示すノートコードＵＮ４〜ＵＮＩを出
力する。ま７’ｊＵＫ最低音検出回路ｎは形成するメロ
ディ付加音の音域を決定するためのノートコードＵＮ４
’、ｔｆＮ３〜ＵＮＩおよびオクターブコードＵＩＩ３
’〜ＵＢＩ’を発生する。このノートコードＵＮ４’、
ＵＮ、３〜ＵＮＩおよびオクターブコードＵＩＩ３’〜
ＵＢＩ’はメロディ付加音発生モードがクローズモード
のときとオープンモードのときとで異なるもので、クロ
ーズモードのときは、上記検…した最低音に対応する鍵
のノートコードυＮ４〜ＵＮＩおよびオクターブコード
ＵＩＩ３〜ＵＢ１４ｃ等１．＜、オープンモードのとき
は上記最低音に対応する鍵よりも牛オクターブ低い音の
ノートコードおよびオクターブコードに対応している。

なお、前掲の第１．宍から明らかなようにある音名のノ
ートコードＮ４〜Ｎｌとこの音名と牛オクターブ異なる
音名のノートコードＮ４〜Ｎｌは第１ピツ）Ｎｌから第
３ビツトＮ３ｊで等しく第４ビツトＮ４のみ異なるので
、メロディ付加音の音域を決定する几めの上記ノートコ
ードはＵＮ４’、ＵＮ３〜ＵＮｌで表わされている。

ＵＫ最低音検出回路田から出力される上記ノートコード
ＵＮ４’、ＵＮ３〜ＵＮＩは音源部ｕＫ７Ａ見られる。

音源部冴は各音名毎に正規の音高の音源信号（Ｈ）とこ
の正規の音高の音源信号（Ｈ）よシも音高が１オ？ター
プ低い音源信号（Ｌ）の２種類の音源信号を発生するＨ
／Ｌ音源クロック発生回路２４１およびこの音源信号（
Ｈ）または（Ｌ）を上記ＵＫ最低音検出回路おから出力
されるノートコードＵＮ４’、ＵＮ３〜ＵＮＩ　　に対
応して音名側に切換えて各チャンネル別に出力するル音
源信号発生回路２４２．２４３．２４４をそなえている
。

この音源部冴におけるノートコードＵＮ４’、ＵＮ３〜
ＵＮ１に対応する切換えは、ノートコードＵＮ４’、Ｕ
Ｎ３〜ＵＮＩの示す音名よりも低音側の音名に関しては
正規の音高の音源信号（Ｈ）を出力し、高音側の音名に
関してはｌオクターブ低い音源信号（Ｌ）を出力するよ
うになっている。すなわち第３図に示し友上鍵盤最低音
鍵をＦ４音とする例を参照してこの関係をみると、クロ
ーズモードの場合は、メロディ付加音のオクターブを決
定する友めのオクターブコードＵＢ３’〜ＵＢ１’、！
：してＵＫ最低音検出回路おからは第４オクターブを示
すものが出力されるが、上述のように音名Ｆよシ高音側
の貴名Ｆ参〜ＣＫ関して祉音源部冴からｌオクターブ低
い音源信号（Ｌ）が選択出力されるので、上記第４オク
ターブを示すオクターブコードＵＢ３’〜Ｕｌｌｌ’に
よりて第３オクターブのＦ＃音、すなわちＦ６音から第
４オクターブのＦ音、すなわちＦ４音までの音域の音を
指定できる。

ｔＣオープンモードの場合は、ｒ、音より半オクターブ
低い音、すなわち１．音が属する＠３オクターブを示す
オクターブコードがメロディ付加音のオクターブコード
ＵＢ３’〜ＵＢＩ’としてＵＫ最低音検出回路悠から出
力されるが、Ｂ音よりも高音側の音名Ｃに関しては音源
部別において１オクターブ低い音源信号（Ｌ）が選択さ
れるので、上記第３オクターブを示すオクターブコード
ＵＢ３’〜Ｕｌｌｌ’によりて第２オクターブのＣ音、
すなわちＣ！音から第３オクターブのＢ音、すなわちＢ
１音までの音域の音を指定てきる。

優先回路筋は、下鍵盤２で押下された鍵の音名に所定の
優先順位を付与するもので、ＵＫ最低音検出回路田から
出力される上鍵盤最低音の音名を示すノートコードＵＮ
４〜ＵＮＩを基にキーコードデマルチ回路２１から出力
される下鍵盤専用チャンネルＬＫＩ〜ＬＫ７に割当てら
れているノートコードＮ４〜Ｎ１に対応する信号が所定
の優先順位を付され−て取り込ま′れる。なお、クロー
ズモードの場合は、′この優先回路６において上鍵盤最
低音の低音側に隣接する２つの音名を示す信号、の取り
込みが蒙止されている。

ＬＫノート一時メモリ墓は、優先回路すによって優先順
位が付されたノートコードＮ４゛〜Ｎ１の・うち優先順
位が高い方から順に３つのノートコードまでを選択して
記憶する。このノートコードＬＮ４〜ＬＮＩはメロディ
付加音の音名を指゛定するものとる・る。

ＬＫノート一時メモリ２６に記憶されたノートフードＬ
ＮＩ−ＬＮ４はＬＫノートデータメモリγに加えられ、
ま７’ｊＵＫ最低音検出回路おから出力されるオクタ−
′プコニ′ドＵＢ３＜〜Ｕｌｌｌ’はＵＫオクターブデ
ータメモリ路に加えられる。ＬＫノートデータメ毫りが
およびＵＫオクターブデータメモリ路はそれぞれ３つの
時分割発音チャンネルｃｈｉ　Ｎｃｈ３が設定されてお
り、加えられたノートコードＬＮ４〜ＬＮＩおよびオク
ターブコードυＢ３’−ＵＢＩ’をそれぞれいずれかの
チャンネル（ｃｈｌ〜ｃｈ３　）に割当ててノートデー
タＮＮ４〜ＮＮＩ、オクターブデータＮＢ３〜ＮＢＩと
して時分割で出力する。とのＬＫノートデータメキリ若
およびυにオクターブデータメモリ２８における割当て
社割当て制御回路（資）から出力されるロード信号ＬＯ
によりて制御される。またキーオンメモリ四は上記ＬＫ
ノートデータメモリがおよびＵＫオクターブデータメモ
リ器の各チャンネルｃｈｌ’−ｃｈ３に割当て九ノート
データＮＮ４〜ＮＮＩおよびオクターブデータＮＢ３〜
ＮＢＩに対応する音がキーオフ中であるか否かを示すキ
ーオン信号（キーオン中は＠ｌ”）ｘｏＮ’を記憶する
もので、上記り一ド信号ＬＯ＄１−よび割当て制御回路
（９）によるキーオフ検出に基づき今一オン信号ＫＯＮ
’を形成し、これを各発音チャンネルにＣｈｌ〜ｃｈ３
に対応するチャンネル時間に同期して時分割で出力する
。なお、ここでキーオンとかキーオフは必ずしも実際の
押鍵、離鍵に対応するもので杜なく、１１Ｊｆｉてるべ
きノートコードＬＮ４〜ＬＮｌおよびオクターブコード
ＵＢ３’〜ＵＢＩ’がある場合をキーオンとし、割当電
るべきノートコードＬＮ４〜ＬＮＩおよびオクターブコ
ードＵＢ３’〜ＵＢＩ’がなくなった場合をキーオフと
している。また割当て制御回路（資）にＬＫノートデー
タメモリ２７．ｔｒｘオクターブデータメモリ囚、キー
オンメモリ四から加えられる信号ＮＣＥＱ、０ＣＥＱお
よびＫＯＮ’は割当てようとするノートコードＬＮ４〜
ＬＮ”１およびオクターブコードＵＢ３’〜ＵＢ　１’
が既に割当て済みであるか否かを判定するための信号、
ＬＫノート一時メモリ部から加えられる信号ＬＫは割当
てるべきノートコードＬＮ４〜ＬＮＩがあることを示す
信号、ＵＫ最低音検出回路おから加えられる信号ＵＫＣ
Ｇは上鍵盤最低音が変化したことを示す信号であ一す、
これらの信号については詳細回路の説明において詳述す
る。

ＬＫノートデータメモリ２７．ＵＫオクターブデータメ
モリ銘、キーオンメモリ２９から時分割でそれぞれ出力
される各チャンネルｃｈｉ−ｃｈ３のノートデータＮＮ
４〜ＮＮＩ、オクターブデータＮＢ３〜ＮＢＩ、キーオ
ン信号Ｋｏｊｉは音源選択開閉部３１に加えられる。音
源選択開閉部３１は音源部冴から出力される音源信号の
うち所望の音名に対応する音源信号をチャンネル別に選
択するノート選択回路３１１，３１２．３１３、ノート
選択回路３１１゜３１２．３１３で選択された所望の音
名に対応する音源信号の中から所望のオクターブ音域の
音源信号をチャンネル別に選択するオクターブ選択回路
３１４．３１５．３１６およびオクターブ選択回路３１
４．３１５．３１６から出力される音源信号をチャンネ
ル別に開閉する（振幅エンベロープ制御する）開閉回路
３１７．３１８．３１９をそなえており、ノート選択回
路３１１．３１２．３１３はＬＫノートデータメモリｎ
から加えられるノートデータＮ）１４〜ＮＮＩＫよって
制御され、オクターブ選択回路３１４．３１５．３１６
はＵＫオクターブメモリあから加えられるオクターブデ
ータＮＢ３〜ＮＢＩによって制御され、開閉回路３１７
．３１８．３１９　ａキーオンメモリ四から加えられる
キーオン信号ＫＯＨによって制御される。この開閉回路
３１？、３１８．３１９の出力は１本のツインにまとめ
られ、第１図に示し九メロディ音音色回路１３を介して
サウンドシステム１６に加えられ、メロディ付加音とし
て発音されることになる。

ところで、メロディ付加音形成回路１２における音源部
Ｕの１２音源信号発生回路２４２．２４３．２４４、お
よび音源選択開閉部３１のノート選択回路３１１゜３１
２．３１３、オクターブ選択回路３１４．３１５．３１
６、開閉回路３１７．３１８．３１９においてはラッチ
制御回路羽からのラッチ信号ＬＡおよびＬＢＫよってデ
ータＵＮ４’、ＵＮ３〜ＵＮＩ、ＮＮ４〜ＮＮＩ、ＮＢ
３〜Ｎｍｌ、ＫＯＮを各チャンネルｃｈｉ〜ｃｈ３毎に
ラッチするように構成されている。すなわち、このラッ
チ信号ＬムおよびＬＢが発生しない限り、ＵＫ最低音検
出回路囚の出力およびＬＸノートデータメモリｎの出力
およびＵＫオクターブデータメモリ列の出力およびキー
オンメモリ四の出力が変化したとしても発生されるメロ
ディ付加音は変化しない。ラッチ制御回路３２からのラ
ッチ信号ＬＢはキーオンメモリ四から出力される二轟−
キーオン信号ＮＫＯＫ基づいて発生制御される。なお、
ラッチ制御回路ｎからのラッチ信号Ｌムは定期的に発生
される信号である。キーオンメモリ四から出力される二
為−キーオン信号ＮＫＯは、ダンプモードが選択されて
いると（ＤＭＰ＝＠ｌ”）、割当て制御回路園から発生
されるロード信号ＬＯに基づいて形成され、ダンプモー
ドが選択されていないと（ＤＭＰ＝’″０″）、割当て
制御回路（９）から発生される疑似二瓢−キーオン信号
ＮＫＯ’に基づいて形成される。この疑似二為−キーオ
ン信号）ｉＫｏ’はロード信号ＬＯを所定時間（１２，
５ｍ、ｓ　）遅延させ良信号である。

また割当て制御回路（資）は、ダンプモードが選択され
ていればキーオフに同期して、ダンプモードが選択され
ていなければロード信号ＬＯの発生に同期してシｌ−ト
デイケイ信号８Ｄ’を発生する。

このシｗ　−）ディケイ信号ＢＤ’はキーオンメモリ四
でダンプ信号ＤＭＰが＠ｌ”でないことを条件に記憶さ
れ、信号８Ｄとして音源選択Ｉｌｌ閉部３１の開閉回路
３１７．３１８，３１９　Ｋ加わ９、発音中の楽音を急
激に減衰させる。またダンプ効果が選択されている場合
に発生されるシ冒−トディケイ信号８Ｄは割当て制御回
路（９）から発生されるロード信号ＬＯの禁止信号とし
て働き、キーオフから一定時間（２５ｍｌ）ロード信号
ＬＯの発生を禁止する。

次に各部の詳細について説明する。

第５図社、キーコードデマルチ回路２１とＵＫ最低音検
出回路ｎの詳細を示したものである。第５図においてラ
ッチ回路２１１，２１４、ディレィ７゛リツプフロツプ
（以下Ｄフリツプフロツプ回路という）２１２、Ｃ音ノ
ートコード変更回路２１３およびアンド回路ＡＩ、Ａ２
を含む部分がキーコードデマルチ回路２１を構成し、他
の部分がＵＫ最最低音検出囲路管構成している。発音割
当て回路７から出力される４ビツトのキーコード信号Ｋ
ＣＩ−ＫＣ４は第３図（ａ）に示すように３つのタイム
スロット毎に１チャンネル分のデータがマルチプレクス
されてお９、この３つのタイムスロットのうち第２のタ
イムスロットにオクターブコードＢ３〜１１およびキー
オン信号ＫＯ，第３のタイムスロットにノートコードＮ
４〜Ｎ１が割当てられている。ま穴上鍵盤専用チャンネ
ルｔｌＫ１１ｃ対応する３つのタイムスロットのうち第
１０タイムスロツトの信号ＫＣ２にはダンプ信号ＤＭＰ
が割当てられている。またペダル鍵盤専用チャンネルＰ
ＫＫ対応する３つのタイムスロットのうち第１のタイム
スロットには”１１１１’からなる同期信号ｓｙが割当
てられている。そして、この３つのタイムスロットにマ
ルチプレクスされた各チャンネルＰＫ。

ＵＫＩ　〜ＵＫ７、ＬＫＩ　〜ＬＫ７Ｆ）デーｐｕべｒ
ル鍵盤専用チャンネルＰＫ、上鍵盤専用チャンネルＵＫ
Ｉ　ＮＵＫ７、下鍵盤専用チャンネルＬＫＩ〜ＬＫ７、
予備チャンネル毎Ｒの願で繰り返し発生される。

Ｄアリツブ７０ツブ１路２１２およびラッチ回路２１１
は上記キーコード信号ＫＣＩ〜ＫＣ４に含まれるデータ
のうちノートコードＮ４−Ｎｌ、オクターブコードＢ３
〜Ｂｌおよびキーオン信号区０回路７から発生されるキ
ーコード信号ＫＣＩ〜ＫＣ４Ｆｉ直接ラッチ回路２１１
に加えられるとともにＤフリップフロラプ回路２１２で
１タイムスロット分遅延されてラッチ回路２１１に加え
られる。ラッチ回路２１１は、そのストローブ端子８に
第２図（ｅ）に示すタイミング信号７２Ｙ３　（各チャ
ンネルに対応する３つのタイムスロットのうち第３０タ
イムスロツトにおいて＠１″となる信号）およびクロッ
クパルスφ２（第２図伽））が入力され良アンド回路Ａ
１の出力信号が加えられている。したがってラッチ回路
２１１には各チャンネルＰ　Ｋ　−ＬＬＴに割当てられ
たノートコードＮ４〜Ｎ１．オクターブコードＢ３〜Ｂ
１およびキーオン信号ＫＯがチャンネル毎に順次ラッチ
される。以下の回路では乙のラッチ回路２１１にラッチ
されたノートコードＮ４〜Ｎｌ、オクターブコード８３
〜Ｂｌおよびキーオン信号ＫＯに基づきメロディ付加音
を形成するのであるが、このラッチ回路２１１にラッチ
された信号Ｎ４〜Ｎ１％Ｂ３〜Ｂ１、ＫＯは発音割当て
回路７から発生されるキーコード信号ＫＣＩ〜ＫＣ４の
示すチャンネルに対して１チャンネル分だけ遅れている
。第２回倒）はこの関係を示したものて、ξこで第２図
（ｈ）に示す時間ＰＴ％ｔｌｌＴ〜Ｕ７Ｔ、ＬＩＴ−Ｌ
７Ｔ、ムＲＴをそれぞれペダル鍵盤処理タイ電／グＰＴ
、上鍵盤処理タイミングＵＩＴ　Ｎ’Ｕ７Ｔ、下鍵盤処
理タイミングＬＩＴ〜ＬＥＴ、予備処理タイミングムＲ
Ｔと定義する。

ラッチ回路２１４は中−コード信号ＫＣＩ−ＫＣ４に含
まれるダンプ信号ＤＭＰｔラッチするものである。キー
コード信号ＫＣＩ〜ＫＣ４のうち第２ビツト目の信号Ｋ
Ｃ２がラッチ回路２１４に加えられる。ラッチ回路２１
４はそのストローブ端子Ｓに、第２回倒）に示すタイミ
ング信号Ｔ３（上鍵盤専用チャンネルＵＫＩに対応する
３つのタイムスロットのうち第１のタイムスロットにお
いて＠１″となる信号）およびクロックパルスφ２が入
力されたアンド回路ム２の出力信号が加えられており、
このアンド回路ム２の出力信号が＠ｌｆ＋＊となるタイ
ミングでダンプ信号ＤＭＰをラッチする。

ラッチ回路２１１にラッチされたノートコート″Ｎ４〜
ＮＩＦｉ、Ｃ音ノートコード変更回路２１３　Ｋ加えら
れる。Ｃ音に対応するツートコ・−ドＮ４〜Ｎ１のみを
′″１１０Ｇ”から＠１１１１″に変更して出力する。

なおこの変更の理由は前述した通シである。Ｃ音変更回
路２１３から出力されるノートコードＮ４〜ＮＩＦｉ優
先回路怒へ送出されるとともにラッチ回路２３１および
比較回路２３２０Ａ入力に下位４ビツトとして加えられ
る。またラッチ回路２１１にラッチされ喪オクターブコ
ードＢ３〜Ｂｌはラッチ回路２３１へ加えられるととも
に比較回路２３２のム入カヘ上位３ビットとして加えら
れる。またラッチ回路２１１にラッチされたキーオン信
号ＫＯはラッチ回路２３１に加えられるとともにアンド
回路ム３に加えられる。

ラッチ回路２３１および比較回路２３２からなる回路は
上鍵盤専用チャンネルＵＫＩ−ＵＫ１に割当てられてい
るノートコードＮ４〜Ｎ１およびオクターブコードＢ３
〜Ｂ１のうち最低音に対応するものでかつ信号ＸＯが＠
１”のもの（上鍵盤で押下中にある鍵の最低音に対応す
るもの）を検出ラッチするもので゛ある。ラッチ回路２
３１のストローブ端子８にはアンド回路Ａ３、Ａ４、ム
５、オア回路ＯＲＩ、ＯＲ２およびインバータＩＮＩか
らなる論理回路において形成されたストローブ信号ＳＳ
が加えられている。このストローブ信号ＳＳを論理式で
示すと次のようになる。

ｓ　ｓ＝　（（ＣＯ、ＫＯ，ＫＯ＊＋ＫＯ”）・Ｕ、、
＋ＵＳ　）・φにここで信号ＣＯは比較回路２３２の出
力で、この比較回路２３２はＢ入力にラッチ回路２３１
　ＫラッチされているノートコードＮ４〜Ｎ１を下位４
ピツトンオクターブコードＢ３〜Ｂｌを上位３ビツトと
する信号が加えられており、このＢ入力に加えられる信
号と前述したラッチ回路２１１からＡ入力に加えられる
信号とを比較し、Ａ＜Ｂが成立したとき１１′″となる
信号ＣＯを出力する。また信号ＫＯはラッチ回路２１１
に”ラッチされたキーオン信号、信号ＫＯ＊はラッチ回
路２３１にラッチされたキーオン信号ＫＯをＤフリップ
フロップ２３３で１処理タイミング分遅延し良信号（な
お、Ｄフリップフロップ２３３は第２図（０に示す各処
理タイミングに対応する周期のクロックパルスφ、　ｌ
ｌｉによりて駆動されている。）信号ＫＯは上記信号Ｋ
Ｏ＊をインバータＩＮＩで反転した信号、信号Ｕ！、は
第２図（ト））に水子ように上鍵盤処理タイミングＵ２
ＴからＵ７Ｔまでの関＠ｌ”となる信号、信号Ｕ。

は第２図（ｉ）に示すように上鍵盤処理タイミングＵＩ
Ｔの関″１”となる信号である。

したがって、ラッチ回路２３１は、信号Ｕ１によってま
ず無条件で上鍵盤専用チャンネルＵＫＩの内容（ノート
コードＮ４〜Ｎ１、オクターブコードＢ３〜Ｂ１＆よび
キーオン信号ＫＯ）をラッチし、そしてう″ツチした内
容に関してキーオン信号ＫＱが１１”でない場合には次
に加えられるチャンネルＵＫ２の内容を無条件にラッチ
し、１１”の場合は比較回路ｉ３２′でＡ＜Ｂが成立し
九ときのみ加えられΣ次のチ□゛ヤン−ネルＵＫ２の内
容をラッチする。この動作は信号’Ｕｔｙが”１″の間
、すなわち上鍵盤処理タイミングＵ２ＴからＵ７Ｔまで
の関続けられる。これによりラッチ回路２３１のラッチ
内５容は上韓盤で押下されている鍵があることを条件に
上鍵盤処理タイミングＵ７１）ｌｌ！了時にシいて上鍵
盤で押下されている鍵の最低音に対応するものとなる。

ラッチ回路２３１にラッチされたノートコードＮ４〜Ｎ
１およびオクターブコードＢ３〜Ｉｌｌはラッチ回路２
３３に加えられるとともに比較回路２３４のＡ入力に加
えられる。ラッチ回路２３３は、そのストローブ端子Ｓ
に、ラッチ回路２３１にラッチされ九キーオン信号ＫＯ
およびタイミング信号Ｌ１が入力されたアンド回路ムロ
の出力信号が加えられている。ここで信号Ｌｌは第２図
（ｅ）に示すように上鍵盤処理タイミングＵ７Ｔの次に
生じる下鍵盤処理タイミングＬＩＴの関＠１”となる信
号である。し九がってラッチ回路２３３　Ｋは上鍵盤専
用チャンネルＵＫＩ〜ＵＫ７に割当てられたノートコー
ドＮ４〜Ｎｌ、オクターブコードＢ３〜Ｂｌのうち最低
音に対応するもので、かつＫＯ；′″１″のもの（上鍵
盤て押下中にある鍵の最低音に対応するもの）がラッチ
される。ラッチ回路２３３にラッチされ九ノートコード
Ｎ４〜Ｎ１は上鍵盤最低音ノートコードＵＮ４〜ＵＮｌ
として優先回路δへ送出される。

またチッチ回路２３３にラッチされたノートコードＵＮ
・４〜ＵＮＩおよびオクターブコードＵＢ３〜ＵＢ１ａ
オープンモードの場合とクロー、ズモードの場合とで異
った態様で音源部２４およびＵＫオクターブデータメモ
リ四に送出される。ラッチ回路２３３にラッチされたノ
ートコードＵＮ４〜ＵＮＩのうち下位３ビツトＵＮ３〜
ＵＮＩはオープンモード、クローズモードにかかわりな
くそのまま音源部２４に送出される。ラッチ回１ｌｌＩ
２３３にラッチされ九ノートコードυＮ４〜ＵＮＩのう
ち最上位ビットの信号ＵＮ４とオクターブコードＵＢ３
〜ＵＢＩは信号ＵＮ４を最下位ビットとする４ビツトの
信号ＵＢ３〜ＵＮ４として減算回路２３５のム入力に加
えられる。この減算回路２３５はＢ入力に、オープンモ
ードが選択されている場合だけ＠１”となる１ビツトの
オープンモード選択信号０ＰＩＮが加えられており、オ
ープンモードが選択されている場合は上記４ビツトの信
号＠ＵＢ３、ＵＢ２、ＵＢ　１゜ＵＮ４　”から１１”
を引く減算を行う。なおりローズモードの場合は信号０
ＰＥＮｉｊ＠Ｑ”であり、上記減算は行われない。減算
回路２３５の出力のうち最下位ビットの信号はＵＮ４’
として音源部２４へ送出され、上位３ビツトの信号はＵ
Ｂ３’〜ＵＢＩ’としてＵＫオクターブデータメモリ器
へ送出される。

すなわち、クローズモードが選択されている場合にはラ
ッチ回路２３３にラッチされたノートコードＵＮ４〜Ｕ
ＮＩをそのままＵＮ４’、ＵＮ３〜ＵＮＩとして音源部
２４に送出し、オクターブコードＵＢ３〜ＵＢＩをその
ままＵＢ３’−〇ＢＩ’としてＵＫオクターブデータメ
モリあへ送出するが、−オープンモードが選択された場
合にはノートコードＵＮ４〜ＵＮＩの最上位ビットの信
号ＵＮ４とオクターブコードＵＢ３〜ＵＢＩからなる計
４ビットの信号ＵＢ３〜ＵＮ４から′１″を減算すると
いう演算を行い、ノートコードＵＮ４〜ＵＮＩ、オクタ
ーブブードＵＢ３〜ＵＢＩを加工して音源する。この加
工はノートコードＵＮ４〜ＵＮＩおよびオクターブコー
ドＵＢ３〜ＵＢＩを半オクターブ低い音に対応するノー
トコードＵＮ４’、ＵＮ３〜ＵＮＩ、オクターブコード
ＵＢ３’〜Ｕｌｌｌ’に変換するものである。すなわち
前掲の第１表、第２表から明らかなようにＵＮ４が１１
”の場合は、これを＠０”にすることにより同一オクタ
ーブ音域で半オクターブ低い音名の音を衆ゎすものに変
換し、ＵＮ４が′″０′″の場合祉これを＠１′″にす
るとともにオクターブコードＵＢ３〜ＵＢ１がら＠１″
″を減算し、１オクターブ低いオクターブ音域で、牛オ
クターブ高い音名の音を表わすものに変換する。

比較回路２３４はラッチ回路２３３にラッチされる上鍵
盤で押下中にある音の最低音の変化を検出するものであ
る。比較回、路２３４はＢ人カにラッチ回路２３３にラ
ッチされたノートコードＵＮ４〜ＵＮＩおよびオクター
ブコードＵＢ３〜ＵＢＩが加えられており、この信号と
前述したＡ入力に加えられるラッチ回路２３１の出力信
号（８３〜８１．Ｎ４〜Ｎｌ）とを比較し、その不一致
出力をアンド回路Ａ７、Ａ８を介してツリッグフロクプ
２３６０セット人力Ｓ−に加える。アンド回路ム７は他
の入力にラッチ回路２３１にラッチされ良キーオン信号
ＫＯが加えられ、アンド回路Ａ８は他の入力に信号Ｕ。

（第２図（ｊ）参照）およびクロックパルスφｊが加え
られている。し友がってラッチ回路２３３のラッチ内容
が変化する場合は上鍵盤処理タイミングＵ７Ｔにおいて
クロックパルスφｊのタイミングで７リツプ７目ツブ２
３６がセットされる。このフリップフロップ２３６０セ
ツト出力は上鍵盤最低音変化信号ＵＫＣＧとして割当て
制御回路３ｏに送出される。なお、７リツグ７０ツブ２
３６はそのリセット入力８に信号Ｕ１が加えられており
、上鍵盤処理タイミング０１丁毎にリセットされる。

またラッチ回路２３１にラッチされたキーオン信号ＫＯ
はラッチ回路２３７に信号Ｌ１のタイミングでラッチさ
れ、上鍵盤キーオン信号ＵＫＯとして優先回路５へ送出
される。

第６図は、優先回路５およびＬＫノート一時メモ９２６
の詳細を示したものである。優先回路５はＵＫ最低音検
出回路囚から出力されるυ区最低音ノートコードＵＮ４
〜ＵＮＩとキーコードデマルチ回路２１から出力される
ノートコードＮ４〜Ｎ１との差データを算出する減算回
路２５１、減算回路２５１の出力をデコードするデコー
ダ２５２、デコーダ２５２の出力のうち下鍵盤前に関す
るものを一時記憶する差データ一時メモリ２５３および
差データ一時メモリ２５３の記憶内容をシリアルデータ
に変換してＬＫノート一時メモリ篤に送出するパラレル
／シリアルスンバヤータ２５４をそなえている。

減算回路２５１は、Ａ入力にＵＫ最低音検出回路田から
発生される上鍵盤で押下されている鍵のなかの最低音の
音名を示すノートコードＵＮ４〜ＵＮＩが加えられ、Ｂ
入力にキーコードデマルチ回路２１から発生される各チ
ャンネルに割当てられた音の音名を示すノートコードＮ
４〜Ｎ１が加えられておシ、Ａ入力に加えられるデータ
からＢ入力に加ｔｃ、ｔするデータを減算する。この減
算はノートコ−ドＵＮ４〜ＵＮＩの最上位ビット（Ｍ２
Ｒ）Ｋ＠ｌ′″を加えるとともにノートコードＮ４〜Ｎ
ｌの最上位ピッ）（Ｍ２Ｒ）に＠Ｏ１″を加え、５ビツ
トのデータとして減算を行い、算出結果の下位４ビツト
を出力するという方法による。例えばノートコードＵＮ
４〜ＵＮＩがＧ音を示す＠１００１”であり、ノートコ
ードＮ４〜ＮｌがＥ音を示す＠０１０１”であると、″
１１００１’″から＠００１０１　’″を減算し、その
算出値＠１０１００”のうち下位４ビツトのデータ＠０
１００”を出力する。ｔたノートコードＵＮ４〜ＵＮＩ
がＧ音を示す″１００１″であり、ノートコードＮ４〜
Ｎ１がＧ音を示す”１１１１’″であるとすると＠１１
００１”から”０１１１１’″を減算し、その算出値″
″０１０１０″のうち下位４ビツトのデータ＠１０１０
”を出力する。すなわちノートコードＮ４〜Ｎｌがノー
トコード廿Ｎ４〜υＮ１に対して低音側の音名を示すと
きに社その１１減算を行うが、高音側の音名を示すとき
にはこれを１オクターブ下けたものとして減算を行う。

ここでノートコードＵＮ４〜ＵＮＩに対応する鍵を基準
としこの鍵よりも低音側でこの偶力λらノートコードＮ
４〜Ｎ１に対応する鍵までの鍵数Ｐを減算回路２５１の
算出値Ｑとの関係のもとに表に示すと第３表のようにな
る。

第３衣 減算回路２５１の出力はデコーダ２５２に加えられる。

デコーダ２５２は１６ビツトのデコーダで減算回路２５
１の算出値（Ｑ）を１６の出力端子（４）〜（１５）（
０）〜（３）°のいずれかにデコードして出力する。こ
こでデコーダ２５２の出力端子（４）〜（１５）（０）
〜（３）は減算回路２５１の算出値（Ｑ）をｌθ進数で
表わしたものにそれぞれ対応している。例えば、減算回
路２５１の算出値（Ｑ）が”ｏｉｏｏ″（１０進数で４
）であると出力端子（４）に信号′″１″が生じる。こ
のデコーダ２５２の出力端子の配列は後述する説明から
明らかになるようにメロディ付加音形成の優先順位を示
している。デコーダ２５２の出力祉差データ一時メモリ
２５３に加えられる。

差データ一時メモリ２５３は゛デコーダ２５２の電力端
子（４）〜（１５）（０）〜（３）にそれぞれ対応する
１６の記憶位置Ｍ４〜Ｍ１５、ＭＯ〜Ｍ３を有しており
、記憶位置Ｍ４〜Ｍ１５の構成は記憶位置Ｍ１５に代置
して示されており、記憶位置（０）〜（３）の構成は記
憶位置（３）Ｋ代表して示されている。すなわち差デー
タ一時メモリ２５３の記憶位置Ｍ４〜Ｍ１５はそれぞれ
２人力アンド回路ＡＩＧとフリップフロップＦＦＩから
構成され、２人力アンド回路ＡＩＯはその入力に信号り
とクロックツ曵ルスφにとのアンド条件をとるアンド回
路Ａ９の出力およびデコーダ２５２の対応する出力端子
（４）〜（１５）の信号が加わり、７リツプフロツプＦ
ＦＩはそのセット人力Ｓにアンド回路ＡＩＯの出力、リ
セット人力ＲＫ信号Ｕ、がそれぞれ加わる。また記憶位
置ＭＯ〜Ｍ３はそれぞれ３人力アンド回路Ａｌｌと７リ
ツプフロツプＦＦ２から構成され、３人力アンド回路Ａ
ｌｌはその入力に前記アンド回路Ａ９の出力端子（０）
〜（３）の信号およびデコーダ２５２の対応する出力お
よびインバータＩＮ２の出力が加わり、フリップフロッ
プＦＦ２はそのセット入力Ｓにアンド回路Ａｌｌの出力
、リセット人力Ｒに信号Ｕ、がそれぞれ加わる。ここで
信号Ｌ［第２図（０）に示すように下鍵盤処理タイミン
グＬＩＴ−Ｌ７Ｔの間′″ｌ”となる信号であり、イン
バータＩＮ２はクローズモードが選択されたとき＠１″
となる信号ＣＬＯ８Ｅを第２図（Ｃ）に示すタイミンク
信号７．（キーコード信号ＫＣＩ〜ＫＣ４に含まれる同
期信号ｓｙに同期した信号）によってラッチするラッチ
回路２５５の出力が加えられており、クローズモードが
選択されていれば＠０”オープンモードが選択されてい
れば′″１”となる信号を出力する。したがってオープ
ンモードが選択されていると差データ一時メモリ２５３
の各記憶位置Ｍ４〜Ｍ１５、ＭＯ〜Ｍ３のアンド回路Ａ
ＩＯおよびム１１は下鍵盤処理タイミンクＬＩＴ〜Ｌ７
Ｔの開動作可能となり、この下鍵盤処理タイミングＬＩ
Ｔ−Ｌ７Ｔの間にデコーダ２５２から出力される信号に
よって対応する記憶位置の７リツプ７０ツブＦＦＩまた
はＦＦ２がセットされる。

１＋クローズモードが選択されていると記憶位置Ｍ４〜
Ｍ１５のアンド回路ム１０が下鍵盤処理タイミングの開
動作可能となるが町！位置ＭＯ〜麗３のアンド回路Ａｌ
ｌはインバータＩＮ２の出力によって動作可能とならず
、下鍵盤処理タイミングＬＩＴ〜Ｌ１７の間にデコーダ
２５２から出力され良信号によって記憶位置Ｍ４〜Ｍ１
５の７リツプ７０ツブＦＦＩのみがセットされ・る。記
憶位置ＭＯ−Ｍ３の７リツプ７ｏツブＦＦ２はデコーダ
２５２から対応する出力があったとしてもセットされな
い。なお各記憶位置Ｍ４〜Ｍ１５、ＭＯ〜Ｍ３の７リツ
プ７０ツ７’ＦＦ１およびＦＦ２は信号Ｕ、が発生され
る毎にリセットされる。このように差データ一時メモリ
２５３は、オープンモードであれば下鍵盤処理タイミン
グＬＩＴ−Ｌ１７におけるデコーダ２５２の出力端子（
４）〜（１５）、（０）〜（３）の信号を全て対応する
各記憶位置Ｍ４〜Ｍ１５、ＭＯ〜Ｍ３に記憶し、クロー
ズモードであれば下鍵盤処理タイミングＬＩＴ−Ｌ１７
におけるデコーダ２５２の出力端子のうち出力端子（０
）〜（３）を除く出力端子（４）〜（１５）の信号を対
応する記憶位置Ｍ４〜Ｍ１５に記憶する。

例えば、上鍵盤ノートコードＵＮ４〜ＵＮＩが表わす音
名がＦで、下鍵盤で音名Ｃ，Ｅ％Ｇ、ＡＩの４つの鍵が
押下されていると減算回路２５１は下鍵盤処理タイミン
グＬＩＴ−ＬＥＴの間に＠０１１１　’″′″０００１
”、＠１１０１”、′″１００１″の４つの値を出力し
、オープンモードであれば差データ一時メモリ２５３の
記憶位置Ｍ７、Ｍ９、Ｍｌ３、Ｍｌに＠１′″信号が記
憶され、クローズモードであれば記憶位置Ｍ１への記憶
が禁止されるので、記憶位置Ｍ７、Ｍ９、Ｍｌ３に＠１
”信号が記憶される。

差データ一時メモリ２５３の各記憶位置Ｍ４〜Ｍ１５、
ＭＯ〜Ｍ３の記憶内容（各アリツブフロップＦＦＩ。

ＦＦ２の出力）は１１２図（ｄ）に示す信号Ｔ、の発生
タイミンク（信号Ｔｏを３タイムスロツト遅延した信号
）でパラレル／シリアルコンパレータ（Ｐ／８コンパレ
ータ）２５４にパラレルに読み込まれ、その後この読み
込まれた信号は記憶位置Ｍ４０内答を先頭とするシリア
ル信号として出力される。仁のシリアル信号の各タイム
スロットはクロックパルスφｌ、φ２によって決定され
るタイムスロットに同期しており、Ｐ／８プンパレータ
２５４から記憶位置Ｍ４の内容が最初に出力されるタイ
電ング岐信号Ｔ、よシもｌタイムスロット遅れたタイミ
ンク、すなわち信号Ｔ、から４タイムスロツト遅れたタ
イミングとなる。このＰ／８コンバータ２５４の出力は
アンド回路ム１２を介してＬＫノート一時メモリ２６に
加えられる。ところでアンド回路ム１２は他の入力にア
ンド回路Ａ１３の出力が加えられており、アンド回路Ａ
１３にはラッチ回路２５５の出力を信号Ｕ、のタイ建ン
グでラッチするラッチ回路２５６の出力とラッチ回路２
５５の出力との排他論理条件をとる排他論理和回路ＥＸ
Ｉの出力をインバータＩＮ３で反転し良信号、すなわち
メロディ付加音形成モードが変化したとき′″０”とな
る信号と、ＵＫ最低音検出回路幻から加えられる上鍵盤
中−オン信号ＵＫＯが加えられている。したがって、ア
ンド回路ム１２祉メロディ付加音形成モードが変化し友
場合および上鍵盤で押下、されていた最低音が離鍵され
た場合不動作となｐ、Ｐ／Ｂコンバータ２５４の出力を
Ｉ４ノートメモリあに加えることを禁止する。

ＬＫメノーメモリ２６Ｆ１３つの記憶位置ＭＰＩ、ＭＰ
２、ＭＰ３およびＰ／８コンバータ２５４から出力され
るシリアル信号に同期して対応するノートコードを□発
生するダウンカウンタ２６１を有しており、上記シリア
ル信号に含まれる先着の３つの＠１”信号に関してダウ
ンカウンタ２６１から発生される対応するノートコード
を各記憶位置ＭＰＩ。

ＭＰ２、ＭＰ３に順次記憶する。

ダウンカウンタはノートコードに対応−ｊ’ｂ４ビット
のカウンタから構成され、ＵＫ最低音検出回路おから出
力されるＵＫ最低音を示すノートコード”ＬＴ　Ｎ”４
〜ＵＮＩを信号Ｔ。のタイミングでセ・トし、このノー
トコードＵＮ４〜ＵＮＩを始点とし；クロックパルスφ
１、φ２からなる二相クロックパルスに同期して順次ダ
ウンカウントする。

したがってＰ／Ｓコンバータ２５４から最初の信号（差
データメモリ２５３の記憶位置Ｍ４の内容）が出力され
た時点で、ダウンカラシタ２６１　ａノートデータＵＮ
４〜ＵＮＩがち十進数′で４減算していることになり、
ダウン力゛ウンタ２６１の計数値はＰ／Ｓコ′ンバータ
２５３の出力と完全に゛同期している。

ＬＫノート一時メモリ％の各記憶位置ＭＰＩ、ＭＰ２、
ＭＰ３、はそれぞれ４ビツトから構７成され、各ビット
の詳細は第１ビツトに関して代表して示されている。す
なわち第２ビツトから第４ビツトまでの構成は図示しな
いが、第１ビツトと同様に構成されている。なお第２ビ
ツトから第４ビツトの説明に関しては便宜上第１ビツト
に示した各素子の符号と同一の符号を用いて行う。

Ｐ／８コンバータ２５４から出力されたシリアル信号は
、アンド回Ｍ＊１４、Ａ１８、Ａ２２に加えられる。と
ころ゛で、後述する説明から明らかになるようＫＬＫノ
ート一時メモリあの全てのＤフリップフロップＤＦＩ〜
ＤＦ６は、ＬＫノート一時メモリ銘のシフト動作（デー
タ送出動作）の終了によシリセットされるので、このＰ
／８コンバータ２５４からシリアル信号がＬＫノート一
時メモリ部に加えられる時点では全てのＤフリップフロ
ップＤＰＩ〜ＤＦ６の出力は＠０”であり、これによっ
てア／）”ＩｍｊｌＡ１４、Ａ１８、Ａ２Ｉ）５ち７ン
）”回路Ａ１４のみ動作可能となりている。したが？て
Ｐ／Ｓコンバータ２５４から最初に出力された＠１”信
号（差データメモリ２５３の記憶位置Ｍ４〜Ｍ１５、Ｍ
Ｏ〜Ｍ３に記憶された′″１”信号のうち最も優先順位
が高いものに対応）はアンド回路ム１４を介して記憶位
置ＭＰＩの各ピッ）Ｏアンド回路ム１５に加えられ、ア
ンド回路ム１５を動作可能にする。この時点でダウンカ
ウンタ２６１から出力されているノートー−ドは上記＠
１”信号に関連した音名に対応しており、このノートコ
ードは記憶位置ＭＰＩの各ビットのアンドＨ路ム１５、
オア回路ＯＲ３、アンド回路ム１６、オア回路ＯＲＡを
介してＤ７リツプフロツプＤＰＩに加えられ、Ｄフリッ
プ７０ツブＤＰＩの出力はオア回路ＯＲ３に加えられて
保持される。すなわちＰ／Ｓコンバータ２５４から最初
に出力される一′ｍｌ”信号によってこの＠１＃信号に
対応するノートコードがまず記憶位置ＭＰＩに記憶され
る。

ま九アンド回路Ａ１４の出力はオア回路ＯＲ５、アンド
回路ム１７、オア回路ＯＲＧを介してＤフリップ７０ツ
ブＤ］［’２に加えられ、Ｄフリクプフ１ツブＤＦ２の
出力はオア回路ＯＲ５に加えられて保持される。またＤ
フリップフロップＤＦ２の出力はインバータＩＮ４を介
してアンド回路Ａ１４に加えられるとともにアンド回路
Ａ１ｇに加えられ、アンド回路ム１４を不動作にすると
ともにアンド回路ム１８を動作可能にする。

この状態でＰ／８コンバータ２５４から２番目Ｑ″１”
信号が出力されると、この＠１”信号は動作可能となっ
ているアンド回路Ａ１８を介して記憶位置ＭＰ２の各ビ
ットのアンド回路１１９に加えられ、アンド回路ム１９
を動作可能にする。これによりこの時点でダウンカラン
゛り２６１から出力されているノートコードの各ビット
の信号は記憶位置ＭＰ２の各ビットのアンド回路Ａ１９
、オア回路ＯＲ？、アン・ド回路ム加、オア回路０８８
を介してＤアリツブ７０ツブＤＦ３に加えられ、Ｄフリ
ップフロップＤＦ３の出力はオア回路ＯＲ７に加えられ
て保持される。す碌わちＰ／Ｓコンバータ２５４から２
番目に出力される＠１″信号によって、５この＠ｌ”信
号に対応するノートコードが記憶位置ＭＰ２に記憶され
る。

ま九アンド回路ム１８の出力はオア回路ＯＲ９、アンド
回路Ａ２１、オア回路０ＲＩＱを介してＤフリップフロ
ップＤＦ４に加えられ、ＤフリップフロップＤＦ４の出
力はオア回路ＯＲ９に加えられて保持される。ｔたＤフ
リップフロップＤＦ４Ｃ）出力はインバータＩＮＳを介
してアンド回路ム１８に加えられるとともにアンド回路
ム２２に加えられ、アンド回路Ａ１８を不動作にすると
ともにアンド回路ムｎを動作可能にする。

続いて、Ｐ／８コンバータ２５４から３番目の＠１″信
号が出力されると、この＠１”信号はアンド回路ムｎを
介して記憶位置ＭＰ３の各ビットのアンド回路ム２３に
加えられ、アンド回路Ａ餡を動作可能にする。これによ
り、この時点でダウンカウンタ２６１から出力されてい
る各ビットの信号は記憶位置ＭＰ３の各ビットのアンド
回路ムｎ、オア回路０Ｒ１１、アンド回路ムＵを介して
ＤスリップフロップＤＦ５に加えられＤアリツブフロッ
プＤＦ５の出力はオア回路０ＲＩＩに加えられて保持さ
れる。

すなわちＰ／８コンバータ２５４から３番目に出力され
る＠１′″信号によってこの＠１″信号に対応するノー
トコードが記憶位置ＭＰ３に記憶される。

またアンド回路Ａ２２の出力はオア回路０Ｒ１２、アン
ド回路Ａ２５を介してＤフリップフロップＤＦ６に加え
られ、ｂスリップ７０ツブＤＦ６め出力はオア回路０Ｒ
１２に加えられて保持される。またＤフリップフロップ
ＤＦ６の出力はインバータＩＮ６を介してアンド回路Ａ
２２に加えられ、アンド回路ム２２を不動作にする。　
　　　　　　　　　　　−このようにＰ／Ｓコンバータ
２５４から出力されるシリアル信号に含まれる′″１″
１″信号先着の３つの＠１″信号に関して、この１１−
”信号に対応するノートコードが、ダウンカウンタ２６
１′から各記憶位置ＭＰＩ、ＭＰ２、ＭＰ３に願“良記
憶される。

上記動作を上鍵盤１で押下されている鍵の最低鍵がＦ４
音、下鍵盤２′で押下されている鍵がＣ！音、Ｅ、音、
Ｇ、音、Ａ＃１音、モードとしてオープンモードが指定
されている場谷について第７図を参照して説明すると次
のようになる。

ダウンカウンタ２６１は、信号↑。のタイミングでＦ音
に対応するツートコ−）”　”　０１１０　＝　（１０
進数で６）をセットし、この値を初期値とし、クロック
パルスφｌ、φ２に同期してダウンカウントする。すな
わちダウンカウンタ２６１の計数値（内容）は第７図に
示すように信号Ｔ０のタイミングで１０進数で６となり
、続いて５．４．３・・・・・・と小さくなり、０にな
ると次に１５となり、以後１４．１３．１２・・・・・
・と小さくなる。

また差データメモ！７２５３には記憶位置Ｍ７、Ｍ９、
Ｍｌ３、Ｍｌに１１′″信号が記憶され、この”１”信
号は信号ＴｓのタイミングでＰ／Ｓコンバータ２５４に
読み込まれ、Ｐ／Ｓコンバータ２５４からは第４タイム
スロツト、第６タイムスロツト、第１０タイムスロツト
、第１４タイムスロツトにおいて＠ｌ”となるシリアル
信号が出力される。したがってＬＫノート一時メモリの
記憶位置ＭＰＩには最先の＠１′″信号が到来したとき
のダウンカウンタ２６１の内容は１０進数で１５になっ
ており、この１０進数１５に対応するＣ音を示すノート
コードがまず記憶位置ＭＰＩに読み込まれる。同様にＰ
／Ｓコンバータ２５４の出力によって２番目の＠１″信
号が到来したときのダウンカウンタ２６１の内容は１０
進数で口になっており、この１０進数１３に対応するＡ
ｌ音を示すノートコードが次に記憶位置ＭＰ２に読み込
まれ、３番目の＠１”信号が到来したときのダウンカウ
ンタ２６１の内容は１０進数で９になっておシ、この１
０進数９に対応するＧ音を示すノートコードが最後に記
憶位置ＭＰ３に読み込まれる。なおＰ／Ｓコノパータ２
５４の出力により４番目に到来する＠ｌ”信号によって
は何の記憶動作も行われない。

このようにして記憶位置ＭＰＩ、ＭＰ２、ＭＰ３に記憶
されたノートコードは下鍵盤処理タイミングＬ２Ｔ、Ｌ
４Ｔ、Ｌ６Ｔのうちの信号Ｔ、Ｙ、のタイミングで順次
シフトされ、下鍵盤ノートコードＬＮ４〜ＬＮＩとして
出力される。この下−盤ノートコードＬＮ４〜ＬＮＩの
出力動作を第８図に示したタイミングチャートを用いて
説明すると次のようになる。

ＬＫノート一時メモリ２６＃ｉ、記憶位置ＭＰＩにノー
トコードを記憶した時点でこの記憶位置ＭＰＩに記憶し
たノートコードを下鍵盤ノートコードＬＮ４〜ＬＮＩと
して出力する。同時にＤフリップフロップＤＦ２から記
憶位置ＭＰＩにノートコードが記憶されてい友ことを示
す信号ＬＸを出力する。下鍵盤処理タイミングＬ２Ｔに
なり、下鍵盤処理タイきングＬ２Ｔ、Ｌ４Ｔ１Ｌ６丁の
間のみ″ｌ”となる信号ムＦ（第２図（ｆｆｌ）参照）
と信号Ｔ、Ｙ、（第２図（ｅ）参照）とのアンド条件を
とるアンド回路ム銘から＠１′″信号が出力されると、
この＠１′信号は記憶位置ＭＰＩ％ＭＰ２の各ビットの
アンド回路Ａ２６、Ａ２７およびアンド回路Ａ２９、Ａ
３０に加えられ、アンド回路Ａ墓、ムｎ、ム四、Ａ３０
を動作可能にする。またアンド回路ム列の出力はインバ
ータＩＮ？で反転されて記憶位置ＭＰＩ。

ＭＰ２、ＭＰ３の各ビット、のアンド回路Ａ１６、Ａ２
０、Ａ２４およびアンド回路ム１７、Ａ２１、ム２５に
、加えられ、７７１−ＪＡ路Ａ１６、Ａ２０．Ａ２４、
ム１７、ム２１、Ａ２５を不動作にする。これにより、
記憶位置ＭＰ２の内容は記憶位置ＭＰＩに移され、また
記憶位置ＭＰ３の内容社記憶位置ＭＰ２に移され、ＬＫ
ノート一時メモ１Ｊ２６からは記憶位置ＭＰ２に記憶さ
れていたノートコードが下鍵盤ノートコードＬＮ４〜Ｌ
ＮＩとして出力され、また記憶位置ＭＰ２にノートコー
ドが記憶されていたことを示す信号ＬＫが出力される。

同様に下鍵盤処理タイミングＬ４Ｔの信号Ｔ、Ｙ、のタ
イミングになるとアンド回路Ａ２Ｂのアンド条件が再び
成立し、記憶位置ＭＰ２に移されている記憶位置ＭＰ３
の内容は更に記憶位置ＭＰＩＫ移され、ＬＫノート一時
メモリ加からは記憶位置ＭＰ３に記憶されていたノート
コードが下鍵盤ノートコードＬＮ４〜ＬＮＩとして出力
され、また記憶位置ＭＰ３にノートコードが割当てられ
ていることを示す信号ＬＫが出力される。続いて下鍵盤
処理タイミングＬ６Ｔの信号’１’、ｙ、のタイミング
になり、アンド回路Ａ２８のアンド条件が成立すると、
このアンド回路Ａ２Ｂの出力により、記憶位置ＭＰＩに
移されている記憶位置ＭＰ３の内容はクリアされ、これ
によシＬＫノート一時メモリ拠から出力されている下鍵
盤ノートコードＬＮ４〜ＬＮＩおよび信号ＬＫは消滅す
る。

第９図はＬＫノートデータメモリｎ％ＵＫオクターブデ
ータメモリ銘キーオンメモリ器の詳細を示すものである
。ＬＫノートデータメモリ２７は、セレクタ２７１．３
ステージ４ビツトのシフトレジスタ２７２からなる４ビ
ツト３チヤンネル（ｃｂｌ〜ｃｈ３）の時分割メモリお
よびこの時分割メモリの入出力データを比較する比較回
路２７３およびこの時分割メモリの出力を低速時分割信
号に変換するためのラッチ回路２７４をそなえている。

このＬＫノートデータメモリｎの動作を説明すると、ま
ず後述する割当て制御回路（資）からのロード信号ＬＯ
が＠Ｏ”であると、セレクタ２７１はム入力の信号を選
択し、シフトレジスタ２７２の記憶内容はこのセレクタ
２７１を介して保持されている。いまシフトレジスタ２
７２のあるチャンネル時間に関連してロード信号ＬＯが
′１″になったとすると、セレクタ２７１はＢ入力の信
号を選択し、このＢ入力の信号をシフトレジスタ２７２
に加えることにより、シフトレジスタ２７２の対応する
チャンネル（ｃｈｌ　−ｃ　ｈ　３　）の内容を書き換
える。また比較回路２７３はセレクタ２７１０Ｂ入力に
加わる信号とシフトレジスタ２７２の出力とを比較し、
入力ノートコードＬＮ４〜ＬＮＩと同一のノートコード
がシフトレジスタ２７２のいずれかのチャンネルに記憶
されているとこのチャンネル時間に一致信号ＮＣＥＱを
出力する。ｔたシフトレジスタ２７２の出力（クロック
パルスφ１、φ２に同期し良高速時分割信号）はラッチ
回路２７４に加えられる。ラッチ回路２７４はそのスト
ローブ端子Ｓに第２図（２）に示すクロックパルスφβ
とクロックパルスφ２のアンド条件をとるアンド回路Ａ
３１の出力が加えられており、このアンド回路ム３１の
出力に同期してシフトレジスタ２７２の出力をラッチす
ることによりシフトレジスタ２７２の出力を４倍のタイ
ムスロットからなる低速時分割信号に変換する。

ＵＫオクターブデータメモリ列は、セレクタ２８１．３
ステージ３ビツトのシフトレジスタ２８２、比較回路２
８３、ラッチ回路２８４、インバータＩＮＳ、アンド回
路ム３２から構成される。このＵＫオクターブデータメ
モリ器は各回路がオクターブコードＵＢ　３’〜ＵＢＩ
’に対応する３ビツト構成となっていることを除けばＬ
Ｋノートメモリｎと同一構成からなる。ただし、ＵＫオ
クターブデータメモリ列では比較回路２８３から出力さ
れる一致信号を信号０ＣＥＱとしている。

キーオンメモリ四は３チヤンネル（ｃｈｉ〜ｃｈ３）の
時分割メモリを構成する２本の３ステージ１ビツトシフ
トレジスタ２９１　、２９２およびラッチ回路２９３を
具えており、シフトレジスタ２９１　Ｆｉロード信号Ｌ
Ｏをオア回路０Ｒ１３を介して受入し、この信号ＬＯを
アンド回路ムおを介することによりチャンネル別に時分
割で記憶する。このシフトレジスタ２９１の各チャンネ
ルｃｈｌ〜Ｃｈ３Ｑ記憶は割当て制御回路（９）から急
足チャンネルに対応してキーオン検出信号ＫＯＰＦが加
えられ喪とき、このキーオフ検出信号ＫＯＦＦがインバ
ータ！Ｎ１０で反転されてアンド回路ム羽に加わり、ア
ンド回路ムおが不動作になることによりクリアされる。

シフトレジスタ２９１の出力はキーオン信号ＫＯＮ’と
して送出されるとともにラッチ回路２９３に加えられる
。

またシフトレジスタ２９２は、ダンプモードが選択され
ているとロード信号ＬＯをアンド回路Ａ３５、オア回路
ＯＲ１４を介して受入し、ダンプモードが選択されてい
ないと割当て制御回路（９）から発生されるニュー中−
オン信号ＮＫＯ’をオア回路ＯＲ１４會介して受入する
。このシフトレジスタ２９２に加えられた信号はアンド
回路ムあを介することによりチャンネル別に時分割で記
憶され、この記憶はインバータＩＮＩＩを介してアンド
回路ム具に加わるクロックパルスφβにより周期的にク
リアされる。シフトレジスタ２９２の出力はニューキー
オン−信号ＮＫＯ’としてラッチ回路２９３に加えられ
る。

ｔＸキーコードデマルチ回路２１から加えられるダンプ
モードの選択な示す信号ＤＭＰはイン／ζ−タｌＮｌ２
で反転されてアンド回路Ａ３６に加えられる。したがっ
てダンプ毫−ドが選択されていないときアンド回路Ａ３
６Ｆｉ、動作可能となり、割当て制御回路（９）から出
力される後述のシｌ−）ディケイ信号ＳＤ’はこのアン
ド１路Ａ３５を介してラッチ回路２９３に加えられる。

ラッチ回路２９３は、そのストローブ端子Ｓにクロック
パルスφβとφ２のアンド条件をとるアンド回路ムｎの
出力が加えられており、前述のラッチ回路２７４．２８
４と同一の機能を果すものである。

すなわちラッチ回路２９３はシフトレジスタ２９１．２
９２およびアンド回路Ａ３６からそれぞれ出力される高
速時分割信号であるキーオン信号ＫＯＮ’、ニューキー
オン信号ＮＫＯ’およびショートディケイ信号８Ｄ’を
低速の時分割信号に変換し、これをキーオン信号ＫＯＮ
、ニエーキーオン信号ＮＫＯ、シ曹−トディケイ信号８
Ｄとして出力する。

第１０図は割当て制御回路園の詳細を示したものである
。割当て制御回路萄はＬＫノートデータメモリ２７．Ｕ
Ｋオクターブデータメモリ列の各チャンネルｃｈｉ〜ｃ
ｈ３へのノートコードＬＮ４〜ＬＮＩおよびオクターブ
コードＵＢ３’〜Ｕ！１１’の割当て制御を行う。この
割当て制御回路（資）の動作はサーチモードとロードモ
ードに分けることができる。

サーチモードにおいて１ｊＬＫノートデータメモリ２７
、ＵＫオクターブデータメモリ四の各チャンネルｃｈｉ
〜ｃｈ３のうち割当てるべきチャンネルを検索し、ロー
ドモードにおいてはサーチモードにおいて検索した割当
てるべきチャンネルのチャンネル時間に同期してロード
信号ＬＯ！を発生し加えられているノートコードＬＮ４
〜ＬＮＩおよびオクターブコードＵＢ３’〜ＵＢ１’を
割当てる。ＬＫノート一時メモリ２６から最初に出力さ
れるＬＫノート一時メモリ加の記憶位置ＭＰＩに記憶さ
れ九ノートコードに関するサーチモードは下鍵盤処理タ
イミングＬＩＴにおいて実行され、ロード毫−ドは続く
下鍵盤処理タイミングＬ２Ｔにおいて実行される。また
２番目に出力されるＬＫノート一時メモ１Ｊ２６の記憶
位置ＭＰ２に記憶されたノートコードに：Ｉｌｌするサ
ーチモードは下鍵盤処理タイミングＬ３Ｔにおいて実行
され、ロードモードは続く下鍵盤処理タイミングＬ４Ｔ
において実行される。そして３香目に出力されるＬＫノ
ート一時メモリあの記憶位置ＭＰ３に記憶され九ノート
コードに関するサーチモードは下鍵盤処理タイミングＬ
５Ｔにおいて実行され、ロードモードは続く下鍵盤処理
タイミングＬ６Ｔにおいて行われる。すなわち第８図に
示すように、サーチモードは下鍵盤処理タイミングＬ　
Ｉ　Ｔ、　ｘ、３　Ｔ％Ｌ　５　ＴＫ′ｓ？いて行われ
、ロードモードは下鍵盤処理タイミングＬ２Ｔ、Ｌ４Ｔ
ＳＬ６Ｔにおいて行われる。

まずサーチモードについて説明する。サーチモードにお
いて、ＬＫノ、−トデータメモリ２７に加えられるノー
トコードＬＨ４〜ＬＮＩおよびＵＫオクターブデータメ
モリ２８に加えられるオクターブコードＵｌｌ　３’〜
ＵＢＩ’がＩ４ノートデータメモリｎおよびυにオクタ
ーブデータメモリ２８０いずれカｆ）ｆヤンネルｃｈｌ
〜ｃｈ３に既に割当てられていると、当該チャンネルの
チャンネル時間においてＬＫノートデータメモリｒ、の
比較回路２７３から＠１”の一致信号ＮＣＩＱが生じ、
ＵＫオクターブデータメモリ器の比較回路２８３から＠
１″の一致信号０ＣＥＱが生じる。またこのノートコー
ドＬＮ４〜ＬＮＩおよびオクターブコードＵＢ３’〜Ｕ
ＢＩ’に対応する鍵が押鍵中とみなされていればキーオ
ンメモリ四のシフトレジスタ２９１から１１２のキーオ
ン信号ＫＯＮ’が生じている。したがってこのとき上記
信号ＮＣＥＱ％０ＣＥＱ、ＫＯＮ’およびサーチモード
のとき“１″となる第２図（ｎ）に示す信号ＢＰが加え
られているアイド回路Ａ４０のアント１件が成立し、こ
のアンド回路Ａ４０の出力はオア回路０Ｒ１６を介して
Ｄフリップ７０ツブＤＦ７に加えられ、Ｄフリップフロ
ップＤＦ７の出力はアンド回路Ａ４１に加えられて保持
される。

このＤフリップフロップＤＦ７．の出力は加えられてい
るノートコードＬＮ４〜ＬＮＩおよびオクターブコード
ＵＢ　３’〜ＵＢＩ’が既に割当て済であることを示腎
ている。なおこのＤ７リツプ７０ツブＤＦ７に保持され
た信号社アンド回路Ａ、４１に加わる第２図（ｒ）ＶＣ
示す信号？Ｌ６のり７ミングで、すなわち後述するロー
ドモードが終了する毎にクリアされる。

ロードモードはアンド回路Ａ４２からロード信号ＬＯＩ
発生することによって行われる。このアンド回路ム４２
のアンド条件を論理式で示すと次のようになる。

ＬＯ＝ＡＦ　−ＬＫ−薇ぽ−Ａｓ−Ｎ、話・皿面・ＴＲ
−ＤＭＰ−８Ｄ’ここで信号ＡＦは処理タイミングＬ２
Ｔ、Ｌ４Ｔ、５６１０間、すなわちロードモードの間の
み＠１″となる第２図（ｍ）に示す信号、信号ＬＸはＬ
Ｋノート一時メモリ加から出力される割当てるべきメロ
ディ付加音がある仁とを示す信号、信号ＫＯＮ’はキー
オンメモリ四から出力されるキーオン信号ＫＯ）！’を
インバータｌＮ１４で反転した信号、信号τ８ＦｉＤフ
リップフロップＤＦ７の出力信号ＡｓをインバータｌＮ
１６で反転した信号で、加えられているノートコードＬ
Ｎ４〜Ｌ’ＮＩおよびオクターブコードＵＢ３’〜ＵＢ
Ｉ’が未だ割当てられていないことを示す信号である。

ｔた信号ＮＡＳｅｉＤフリップフロップＤＦ８の出力信
号Ｎ−ＡｓをインバータｌＮ１Ｂで反転した信号で、Ｄ
７リツプフロツプＤＦ８ＩＩｉアンド回路ムＣの出力で
あるロード信号ＬＯ會オア回路０Ｒ１７，他の入力にイ
ンバータｌＮ１７を介して信号ＣＬ６が加わるアンド回
路Ａ４３を介して受入し、その出力をオア回路０Ｒ１７
に加えることによりそ保持している。すなわちＤ７リツ
プフロツプＤＦｇの出力は加えられているノートコード
ＬＮ４〜ＬＮＩおよびオクターブコードＵＢ３’〜ＵＢ
Ｉ’を今回の割当てで割当てたことを示し、とのＤフリ
ップフロップＤＦ８の出力信号ＮＡＳを反転した信号Ｎ
ＡＳは加えられているノートコードＬＮ４〜ＬＮＩおよ
びオクターブコードＵＢ３’〜ＵＢＩ’を今回の割当に
おいて未だ割当てていないことを示している。また信号
ＵＫＣＧｒｉＵＫ最低音検出回路ｎから発生されるυに
最低音変化信号υＫＣＧをインバータｌＮ２１で反転し
た信号でＵＫ最低音の変化はなかつたことを示している
。

ｔた信号ＴＲはトランケートすべきチャンネルに対応し
てトランケート回路３０２から発生されるものである。

ここでトランケート回路３０２の詳細について簡単に説
明しておくが、その前にトランケート回路３０２の動作
に係わるキーオフ検出について説明する。なお、ここで
いうキーオフとは前述したように現実の離鍵とは必ずし
も対応していない。この実施例におけるキーオフ検出は
、割当てるべきノートコードＬＮ４〜ＬＮＩおよびオク
ターブコードＵＢ３’〜ＵＢＩ’が既に割当てられてい
ることを示すアンド回路Ａ旬の出力と新たな割当てを指
令するロード信号ＬＯ（アンド回路Ａ４２の出力）のい
ずれもが所定時間以上とだえたことをもってキーオフと
して検出している。アイド回路Ａ４０およびＡ４２の出
力祉オア回路０Ｒ１５、アンド回路Ａ羽を介して３ステ
ージ１ビツトのシフトレジスタ３０１に加えられ、この
シフトレジスタ３０１の出力はオア回路０Ｒ１５に加え
られる。したがって割当てるべきノートコードＬＮ４〜
．ＬＮＩ、およびオクターブコードＵＢ３’〜ＵＢＩ’
が既に割当てられているか、または新たにロード信号Ｌ
Ｏが発生すると、このチャンネル（ｃｈｉ〜ｃｈ３）に
関連してシフトレジスタ３０１に＠ｌ”信号が記憶され
る。この１１′″信号はインバータｌＮ２２を介してア
ンド回路ムあに加えられる信号ＡＲ（第２図φ）参照）
によって処理タイミングＡＲＴ＠にクリアされる。シフ
トレジスタ３０１の出力はインバータｌＮ１３を介して
アンド回路Ａ３９に加えられる。

アンド回路Ａ３９は他Ｑ入力に信号ＡＲ、キーオン信号
に、ＯＮ’、信号ＵＫＣＧが加えられており、キーオフ
検出を示すキーオフ信号ＫＯＦＦを出力する。このアン
ド回路Ａ３９の論理条件−全論理式で示すと次のように
なる。

ＫＯＦＦ＝ＡＲ−ＡＡ−ＫＯＮ’・ＵＫＣＧここで信号
τ１はインバータｌＮ１３の出力である。

すなわち処理タイミングＡＲＴにおいて、信号ＫＯＮ’
が生じていてかつ信号ＡＡおよびＵＫＣＧがともに生じ
ていないとき、アンド回路Ａ３９のアンド条件が成立し
てキーオフ信号ＫＯＦＦを出力する。

このキーオフ信号ＫＯＦＦＦｉ前述したキーオンメモリ
２９（第９図）のインバータＩＮＩＱに加えられ、当該
チャンネルにおけるシフトレジスタ２９１の記憶をクリ
アし、当該チャンネルのキーオン信号ＫＯＮ’を＠０′
″にする。

トランケート回路３０２は上記キーオン信号ＫＯＮ’が
′０”になった後において発生される上記キーオフ信号
ＫＯＦＦをチャンネル別に計数し、この計数値が最大の
チャンネルを離鍵後最も時間が経過したチャンネルとし
て検出し、このチャンネルのチャンネル時間にトランケ
ート信号ＴＲを出力する。

アンド回路Ａ３９から出力され九キーオフ信号ＫＯＦＦ
はトランケート回路３０２の３ステージ１ビツトシフト
レビスタＳＲＩに加えられ、このシフトレジスタ８Ｒ１
の各ビットの出力はオア回路０Ｒ１８でオア条件がとら
れて３チャンネル時間分にパルス幅が伸長され加算器ム
ＤのＢ入力に加えられる。加算器ＡＤＺはそ？Ａ大入力
３ステージ２ビツトシフトレジスタ８Ｒ２の出力が加え
らりるとともにその加算出力をキーオン信号に９Ｎ’に
よって不動作となるゲート回路９ムｌを介して上記シフ
トレジスタ８Ｒ２０入力に加えておシ、加算ＪａＡＤ１
．ゲート回路ＧＡＩ、シフトレジスタ８Ｒ２は、キーオ
ン信号ＫＯＮ’が＠０”のチャンネルに関してのみ動作
してキーオフ信号ＫＯＦＦをチャンネル別に計数する２
ビツトの時分割カウンタを構成している。

シフトレジスタＳＲ２の出力は比較回路ＣＯＭＩＰム入
力に大入力れるとともにセレクタ８Ｅ１のＡ入力に加え
られる。セレクタＳＥＩはそのＢ入力にセレクタＳＥＩ
の出力を１チャンネル時間遅処するＤフリップフロップ
回路ＤＣＩの中力が加えられており、シフトレジスタ８
Ｒ２の出力がＤ７リツプ７０ツブ回路ＤＣＩＯ出力より
も大きいとＡ入力に加わるシフトレジスタＳＢ、２Ｃ）
出力を選択してＤフリツプフロツプ回路ＤＣｊＫ加え、
シフトレジスタ８１２の出力がＤ７リツプフロツプＤ、
ＣＩの出力よりも小さいとＢ入力に加わるＤ７リツプフ
ロツプ回路ＤＣＩの出力を選択してＤ７リツプ？ロップ
回路ＤＣＩに加える。すな、わちシフトレジそ夕８Ｒ２
の出力がＤ７？ツブフロップ副路ＤＣＩの出力よりも大
きいとこのシフトレジスタ８Ｒ２の出力でＤアリツブフ
ロップ回路ＤＣＩの記憶内容を書きかえ、シフトレジス
タ８Ｒ２の出力がＤフリツブフロ１プ回路ＤＣＩの出力
よシも小さいと、Ｄアリツブフロップ回路ＤＣＩの出力
をセレクタ８Ｅ１のＢ入力を介して再びＤフリップ７０
ツブ回路ＤＣＩＫ加え、これを保持する。

なお、セレクタｓｇｌの選択動作は比較回路ＣＯＭＩの
比較出力Ａ）Ｈに基づき行われる。すなわち、比較回路
ＣＯＭＩはその８入力にｐ７リツプフロツ′プ回路ＤＣ
Ｉの出力が加えられており、ム入力に加えられるシフト
レジスタ８Ｒ２の出力がＢ入力に加えられるＤフリツプ
フロツプ回路ＤＣＩの出力よりも大きいと（Ａ＞Ｂ　）
、“ｌ′″の比較出力Ａ）Ｂを送出し、これをセレクタ
ｇｌＦ８１ｏム入力セレクト端子８ムに加え、セレクタ
８ＥｔＡ入力選択モードにする。反対にＤ７リツプ７０
ツブ回路ＤＣＩの出力がシフトレジスタ８Ｒ２の出力よ
シも大きいと、比較回路ＣＯＭＩは１０″ｍの比較出力
を送出し、これをノア回路ＮＲＩを介してセレクタｇＥ
ＩＤＢ人カセレクト端子８Ｂに加え、セレクタ８１１會
Ｂ入力選択モードにする。

間（下鍵盤処理タイミングＬＩ　Ｔ、Ｌ３Ｔ、Ｌ５Ｔの
間）に行われ、Ｄ７リツプフロツプ回路ＤＣ１の記憶内
容はサーチモードの終了時においてシフトレジスタ８Ｒ
２から時分割で出力される各チャンネルｃｈｌ〜ｃｈ３
の計数値のうちの最大値となる。

続くロードモード（下鍵盤処理タイミングＬ２Ｔ。

Ｌ３Ｔ、Ｌ５Ｔ）においてはＤ７リツプフロツプ回路Ｄ
ＣＩに記憶された最大値とシフトレジスタ８Ｒ２の出力
を比較回路ＣＯＭＩで比較し、両方の値か一致したと１
！（Ａ”Ｂ）、すなわち最大値となっているチャ／ネル
時間においてトランケート信号テＲを出力する。なおロ
ードモードが終了する毎に信号ＣＬ６によりノア回路Ｎ
１１ｌの出力は１０″と壜り、Ｄフリツプフロツプ回路
ＤＣＩに記憶されている値はクリアされる。

このようにトランケート回路３０２は、キーオン信号Ｉ
ＯＮ’が＠０＃のチャンネルに関してキーオフ信号ＫＯ
ＦＦを計数するとともにサーチモード毎にこの計数値の
最大値を検出し、ロードモード毎にこの最大値となって
いるチャンネルのチャンネル時間においてトランフート
信号ｉＩｌを出力する。

また信号ＤＭＰ−８Ｄ’は、ダンプモードの選択を示す
ダンプ信号ＤＭＰとタイマ回路３０３から出力されるシ
璽−トディケイ信号ＳＤ’とのナレド条件をとるナンド
回路ＮＡＩの出力である。このナンド回路ＮＡＩの出力
の意味を説明する丸めに次にタイマ回路３０３の動作に
ついて説明する。

タイｉ＠路３０３の動作は、ダンプ篭−ドが選択されて
いる場合（ＤＭＰ−“１′″）と選択されていない場合
（ＤＭＰ＝”０”）とで異なる。すなわちダンプモード
が選択されてい一一合はキーオフ信号ＫＯＦＦに応答し
、このキーオフ信号ＫＯＦＦの立上りから所定時間（と
の実施例では２５ｍ５）の間＠１′″となる信号Ｓｂ′
を発生する。またダンプモードが選択されていない場合
はロード信号ＬＯに応答し、こめロード信号ＬＯの立上
）から所定時間（この実施例では１２．５ｍｌ　）の関
”１”となる信号８Ｄ’を発生するとともにロード信号
ＬＯか６１２．５ｍｓ　：ａ！延してエニー中−オン信
号ＮＫＯ’を発生する。このタイマ回路３０３は各チャ
ンネルｃｈｉ−ｃｂ３別に設けられており、各チャンネ
ル別に動作する二九だし、第１０図に社第１チャンネル
ｃｈｉに関してのみ代表して図示されている。なお第２
チヤンネルｃｈ２、第３チヤンネルｃｈ３に関する回路
はタイミング信号として信号丁、Ｙ、の代９に信号丁ｔ
Ｙ１、丁ＩＹＩを用いている点を除けば図示した回路と
同様である。以下第１チヤンネルｃｈｉに関する回路の
み代費してその動作を′＠明する。

まずダンプモードが選択されでいる場合について説明す
る。ダンプモードが選択されていると信号ＤＭＰは＠１
”であり、この１１”の信号ＤＭＰはセレクタ３０４０
３人カセレクト端子１１ＢＫ加わり、セレクタ３０４は
４Ｂ入力選択モードとなりている。この状態において、
第１チヤンネルｃｈｉのｔヤンネル時間にアンド回路ム
器からキーオフ信号ＫＯＦＦが生じると、この信号ＫＯ
ＦＦはセレフタ３０４０Ｂ入力、信号Ｔ、Ｙ、によりて
第１チヤンネルｃｈ’ｌのチャンネル時間において動作
可能となっているアンド回路ム祠を介してＲ８７リツプ
フロツプＦＦ３０セツト入力８に加わり、７１７ツプフ
ロツプＦＦ３をセットする。ま九ア／ド回路Ａ４４の出
力は微分回路ＤＦＦＩで立上シ徽分がとられ、カウンタ
Ｃ０１のリセット入力Ｒに加えられる。カウンタＣＯＩ
はそのカウント人力ＣＫにタイミング信号発生回路ｎか
ら発生される所定周期のパルス信号ＰＯが加えられてお
り、このパルス信号ＰＯを計数することにより、リセッ
ト端子ＲＫ微分回路ＤＦＦＩの出力が加りてから１２．
５ｍｓ後および２５ｍ５後にパルス信号を出力し、１３
．５ｍｓ後に生じるパルス信号Ｐｌｔｊアンド回路ム４
５に加えられ、２５ｍ　ｓ後に生じるパルス信号Ｐ２は
アンド回路Ａ４６に加えられる。ところで、この場合、
ダンプ信号ＤＭＰｔｉ＠ｊ”’であるのでダンプ信−？
ＤＭＰが加わるアンド回路ムロは動作可能、ダンプ信号
ＤＭＰをインバータ！Ｎ２０で反転した信号が加わるア
ンド回路ムロは不動作となりている。したがうてカウン
タＣ０１から出力されるパルス信号Ｐ２が、アンド回路
Ａ４６、オア回路０Ｒ１９を介してフリップフロップＦ
Ｆ３のリセット入力Ｒに加わ°す７リツプフロツプＦＦ
Ｓをリセットする。すなわちフリップフロップＦＦ３は
、キーオフ信号ＫＯＦＦの立上りから２５ｍ５の間セッ
トされ、その後リセットされる。この７リツプ７０ツブ
ＦＦ３の出力は信号Ｔ、Ｙ、によって動作可能となるア
ンド回路Ａ４７、オア回路０Ｒ２０を介して信号ＳＤ’
として出”力される。この信号ＳＤ’は、キーオフ信号
ＫＯＦＦの立上りから２５ｍ５の間、第１チヤンネルｃ
ｈｌのチャンネル時間の間のみ＠１”となる信号である
。同様に他のチャンネル（第２チヤンネルｃｈ２、第３
チヤンネルｃｈ３）でキーオフ信号ＫＯＦＦが発生され
た場合はこのキーオフ信号ＫＯＦＦの立上シから２５ｍ
５の間第２チヤンネルＣｈ２、第３チヤンネルｃｈ３の
チャンネル時間においてそれぞれ′″１″となる信号が
他の回路から発生され、オア回路０Ｒ２０から出力され
る。

次にダンプモードが選択されていない場合について説明
する。ダンプ毫−ドが選択されていないと、信号ＤＭＰ
は′″０″であり、この′″０”の信号ＤＭＰはインバ
ータｌＮ１９で反転されてセレクタ３０４のム入カセレ
クト端子ＳＡに加わ）、セレクタ３０４をＡ入力選択モ
ードにする。この状態で、アンド回路ム４２から第１チ
ヤンネルｃｈｉのチャンネル時間に同期して四−ド信号
ＬＯが発生されると、このロード信号ＬＯｔｉセレクタ
３０４０ム入力、アンド回路ム４４を介して７リツブフ
ロツプＦＦ３に加えられ、７リツプフロツプＦＦ３をセ
ットする。ま九アンド回路ム躬の出力は微分（ロ）路Ｄ
ＦＦＩを介してカウンタＣ０ＩＫ加わり、カウンタＣＯ
Ｉはロード信号ＬＯの立上シに同期してリセットされる
。ところでこの場合、ダンプ信号ＤＭＰは１０”である
ので、アンド回路Ａ４６は不動作、アンド回路ム４５は
動作可能となっている。

したがって７リツプ７０ツブＦＦ３の出力がＤフリップ
７０ツブＤＦ９を介して加わるアンド回路ム４５はロー
ド信号ＬＯが立上りてから１２．５　Ｉｎ　Ｓ後にその
アンド条件が成立し、このアンド回路ム４５の出力はオ
ア囲路０Ｒ１９を介してアリツブ７０ツブＦＦ３Ｃ）リ
セット人力８に加えられ７リツプ７ｑツブＦＦ３をリセ
ットする。またアンド回路ム４５０出力は信号ＴＩＹ、
によりて動作可能となっているアンド回路Ａ４８、オア
回路０Ｒ２１を介してニエーキーオン領号ＮＫＯ’とし
て出力される。またロード信号ＬＯの立上シから１２．
５ｍｓの間セットされるフリップ７０ツブＦＦ３の出力
社信号テｔｙｍによって動作可能となっているアンド回
路ム４７、オア回路０Ｒ２０を介して信号ＳＤ’として
出力される。仁のようにタイマ回路３０３　ａダンプモ
ードが選択されていない場合はロード信号ＬＯの立上り
から１２．５ｍｓの間、当骸チャンネルのチャンネル時
間の関＠１′″となるシｗ　−）ディケイ信号８Ｄ’を
発生するとと４Ｋ、ロード信号ＬＯの立上シから１２．
５ｍｓ経過して当該チャンネルのチャンネル時間におい
て＠１″となるニエーキーオン信号ＮＫＯ’を発生する
。

ナンド回路Ｎム１には、上記タイマ回路３０３から発生
され九ショートディケイ信号８Ｄ’およびダンプ信号Ｄ
ＭＰが加えられている。これによりナンド回ＭＮＡＩは
ダンプモードが選択されているとキーオフ信号ＫＯＦＦ
が発生し九チャンネル時間において該キーオフ信号ＫＯ
ＦＦの発生から２５　ｍ　ｓの関＠０”となる信号を発
生する。なおダンプモードが選択されていないとナンド
回路ＮＡＩの出力は常に１１′″である。

したがってアンド回路ム４２Ｆｉ、ダンプモードが選択
されていない場合は以上説明した各種の信号に基づき、
条件 ＡＦ−ＬＫ−ＫＯＮ−Ａｓ＠ＮＡＳ−ＵＫＣＧ−ＴＲが
成立するとロード信号ＬＯを発生ず志が、ダンプモード
が選択されている場合は、上記条件が成立しても、キー
オフ信号ＫＯＦＦが発生し九チャら２５ｍ３の間はロー
ド信号ＬＯが発生されない、。

すなわちダンプ毫−ドが選択されている場合ｔｉ＋−オ
フ信号ＫＯＦＦが発生し九チャンネルに関し、該キーオ
フ信号ＫＯＦＦが発生してから２５ｍｇの間ロード信号
ＬＯの発生が禁止される。

このようにしてアンド回路Ａ４２から発生されたロード
信号ＬＯはＬＫノートデータメモリ２７１ＵＫオクター
ブデータメモリ器、中−オンメモリ四に加えられ、ＬＫ
ノート一時メモリ２６から発生されるノートコードＬＮ
４〜ＬＮＩ、ＵＫ最低音検出囲路おから発生されるオク
ターブコードＵ１３’〜ＵＢＩ’のチャンネル割当て制
御およびキーオン信号ＫＯＮ、シｌ−トディケイ信号８
Ｄ、ニューキーオン信号ＮＫＯの形成制御が行われ基。

第１１図は、ラッチ制卿回路諺の詳細を示した−もので
ある。ラッチ制御回路３２は、処理タイミングムＲ丁に
同期した信号ムＲおよびキーオンメモリ四から出力され
るニューキーオン信号ＮＫＯを受入し、２　＊＠（Ｄ　
５　ッｆ信号ＬＡ（ＬＡ−１、ＬＡ−２、ＬＡ−３）お
よびＬＢ（ＬＢ−１、ＬＢ−２、ＬＢ−３）をＬＫノー
トデー漬メモリ２７．ＵＫオクターブデータメモリ鴎、
キニオンメモリ四から出力される低速時分割データのチ
ャンネル時間に関連して発生する。なお上記低速時分割
データのチャンネル時間は前述し九ように第９図に示し
たラッチ回路２７４．２８４．２９３のラッチタイさン
グによって決定されるのであるが、このチャンネル時間
を処理タイミングムＲＴ、ＰＴ％Ｕ１〒−・・・・との
関係のもとに示すと第１２図（荀−）のようになる。

第１１図において、信号ムＲはオア（ロ）路０Ｒ２２を
介してＤフリップ７０ツブＤＰＩＱに加えられ、Ｄフリ
ップ７０ツブＤＦＩＱの出力はＤフリップフロップＤＦ
ＩＩ、ＤＦ１２管介してオア回路０Ｒ２２に加えられる
。またＤ７リツプフロツグＤＦＩＯ１ＤＩ’ｌｌ。

ｎｒ１２はそれぞれクロックパルスφ。、φβによって
駆動されている。し九がうて、オア回路０Ｒ２２の出力
信号ムＲ１、Ｄアリツブ７０ツブＤＦＩＯの出力”信号
ムＲ２、ＤフリップフロップＤＰＩＩの出力信号ＡＲ３
は第１２図（Ｃ）、（ｄ）、（ｅ）のようになる。

この信号ＡＲＩ、ムＲ２、Ａｇ３はアンド回路ム４９、
Ａ５０、Ａ５１で信号φαとそれぞれアンド条件がとら
れ、ラッチ信号ＬＡ−１，ＬＡ−２、ＬＡ−３として出
力される。ラッチ信号ＬＡ−１、ＬＡ−２、ＬＡ−３は
第１２図（ｇ）、（荀、（ｉ）に示される。第１２図か
ら明らかなようにラッチ信号ＬＡ−１、ＬＡ−２、ＬＡ
−３は低速チャンネルｃｈｌ、Ｃ６０、ｃｈ３のチャン
ネル時間にそれぞれ同期している。ま九ラッチ信号ＬＡ
−１、ＬＡ−２、ＬＡ−３祉アンド回路・Ａ５２、Ａ５
３、Ａ５４でニューキーオン信号ＮＫＯとそれぞれアン
ド条件がとられ、ラッチ信号ＬＢ−１、ＬＢ−２、ＬＢ
−３として出力される。すなわちラッチ信号ＬＢ−１、
ＬＢ−２、ＬＢ−３はラッチ信号ＬＡ−１、ＬＡ−２、
ＬＡ−３と完全に同期し、ニューキーオン信号ＮＫＯが
″１”であるチャンネル時間に関してのみ生じる信号で
ある。

第１３図は音源部冴の詳細を示したものである。

音源部冴は１２の音名Ｃ参〜Ｃに対応してオクターブ関
係にあるＩｌｌ類の音源信号Ｈ，Ｌをそれぞれ発生する
Ｈ／Ｌ音源クロック発生回路２４１および上記音源信号
（Ｈ）、（Ｌ）のいずれかをＵＫ最低音検出回路おから
出力されるノートコードＵＮ４’、ＵＮ３〜ＵＮＩＫ対
応してチャンネルｃ　ｈ　１−ｃｈ３別に選択して出力
する１２音源信号発生回路２４２、２３４．２４４から
構成される。

Ｈ／Ｌ音源クロック発生回路２４１は各音名Ｃφ〜Ｃに
対応する１２の回路からなシ、第１３図においては音名
Ｃに対応する回路に関してのみ代嵌してその詳細が示さ
れている。この回路はクロックパルス−２によって駆動
されるカウンタＣ０２と、このカウンタＣＯ２の計数値
が予設定所定値に達する毎に１発のパルスＰを発生する
所定値検出回路ＶＤと、パルスＰのパルス幅を所定＠０
パルスに伸長して出力するパルス幅伸長回路ＰＷと、シ
フトレジスタＳＲ３、加算器ムＤ２、Ｄ７リツプ７０ツ
ブＤＦ１３、アンド回路Ａ５３、Ａ５４、オア回路０Ｒ
２３からなり、パルスＰが生じる毎に全体で「１」を加
算するカウンタ回路と、ゲート回路ＧＡ２とをそなえて
いる。カウンタｃｏ２の計数値が所定値になシ、所定値
検出回路ＶＤからパルスＰが出力されると、このパルス
Ｐはパルス幅伸長回路ＰＷＫ加えられ、パルス幅伸長回
路ＰＷはこのパルスＰをシフトレジスタｓＲ３のステー
ジ数に対応するパルス幅のパルスに伸長して出力する。

このパルス幅伸長回路Ｐｗの出力はシフトレジスタ８Ｒ
３のシフト人力Ｓおよびアンド回路Ａ５３、Ａ５４お・
よびゲート回路ＧＡ２のイネイブル端子ＥＮに加えられ
、シフトレジスタＳＲ３をシフトモード、アンド回路Ａ
５３．Ａ５４およびゲート回路ＧＡ２を動作可能にする
。ま九パルスＰはオア回路０Ｒ２３を介して加算器ＡＤ
２のキャリイ人力Ｃｉに加えられるとともにオア回路０
Ｒ２４，０Ｒ２５を介してゲート回路ＧＡ２に加えられ
る。ゲート回路ＧＡ２はオア回路０Ｒ２４，０Ｒ２５に
対応して２つの信号ＣＨ，ＣＬを開閉するようになりて
おシ、信号ＣＨ，ＣＬにはまずパルスＰが生じる。シフ
トレジスタ８Ｒ３がシフトモードになることにより、シ
フトレジスタＳＲ３のｊｌ［ステージから最初に出力さ
れる信号はアンド回路Ａ５３を介して加算器ムＤ２の加
算器カムに加えられる。加算器ムＤ２は加算人力Ｂに信
号＠０″が加えられ、キャリイ人力Ｃｉには１述したよ
うにパルスＰが加えられている。したがつぞ、加算器ム
Ｄ２はまず、シフトレジスタ８Ｒ３から最初に出力され
た信号に対して信号＠１″を加算する。

加算器ＡＤ２の加算出力はシフトレジスタ８Ｒ３の第１
ステージに加えられる。またこの加算によシ加算器ＡＤ
Ｚのキャリイ出力ＣＯに信号＠１”が生じると、この信
号′″１”はＤ７リツプフロツプＤＦ１３、アンド回路
Ａ５４、オア回路０Ｒ２３を介して加算器ＡＤ２のキャ
リイ入力Ｃ′ｉに加えられる。これにより加算器ＡＤ２
はシフトレジスタＳＲ３から２番目に出力される信号に
対しても＠１″を加算する。なお、加算によシキャリイ
出力ＣＯに信号＠１′″が生じない場合は、加算器ＡＤ
２はシフトレジスタＳＲ３から出力された信号をそのま
まシフトレジスタ８Ｒ３の第１ステージに加える二上記
と同様の動作がパルス幅伸長回路ｐｗの出力が＠１−′
″の間続けられ、パルス幅伸長回路ｐｗの出力が°１”
となり九時点において、シフトレジスタ８Ｒ３の各ステ
ージの内容が示す値は全体で「１」加算されたことにな
る。パルス幅伸長回路ＰＷの出力が＠０”となると、こ
の信号はイーンパータｌＮ２２を介シてシフトレジスタ
８Ｒ３０ホールド入力Ｈに加えられ、シフトレジスタ８
Ｒ３はホールドモードとなり各ステージの内容は再びパ
ルスＰが生じるまで保持される。す表わら、シフトレジ
スタＳＲ３の各ステージの内容はパルスＰが生じる毎に
シフトされるとと４に各ステージの内容全体が宍わす値
に対して「１」が加算され、この動作が繰り返えされる
。シフトモードにおいて、シフトレジスタ８Ｒ３の最終
ステージから出力される信号はオア回路０Ｒ２４を介し
てゲート回路Ｇム２に加わり、ゲート回路ＧＡ２から信
号ＣＩとして出力すれる。マ九シフトレジスタＳＲ３は
最終ステージの前ステージからも信号を出力し、この信
号はオア回路０Ｒ２５を介してゲート回路ＧＡ２に加わ
り、信号ＣＬとして出力される。信号ＣＨとＣＬを比較
してみると、信号ＣＨはパルスＰｔ先頭にしてパルスＰ
の周期で変化する信号Ｑｌ、）（ルスＰの２倍の周期で
変化する信号Ｑ、、／（ルスＰの４倍の周期で変化する
信号Ｑ１％パルスＰの８倍の周期で変化する信号Ｑ４・
・・・・・が時分割で生じる信号と欧る。すなわち信号
Ｐ％Ｑ１、Ｑｔ、Ｑｍ、Ｑ４・・・・・・　がパルスＰ
が生じる毎に繰り返し生じる信号となる。これに対し信
号ＣＬはパルスＰを先頭にしてパルスＰの４倍の周期で
変化する信号ＱＣ。

パルスＰの８倍の周期で変化する信号Ｑ３、パルスＰの
１６倍の周期で変化する信号Ｑ、・−・・・が時分割で
生じる信号となる。すなわち信号Ｐ、Ｑ、、Ｑｓ、Ｑａ
・・・・・・がパルスＰが生じる毎に繰り返し生じる信
号となる。なお上記説明は音名Ｃに対応する回路につい
て行っ九が、他の音名に対応する回路も所定値検出回路
ＶＤの設定値が異なるだけで他の構成は全く同一である
。

このようにＨ／Ｌ音源クロック発生回路２４１は、各音
名Ｃ参〜ＣＫ対応してそれぞれ２種類の信号Ｈ（ｃ＃Ｈ
％Ｄ赤、・・・・・・ＣＭ　）Ｌ（Ｃ＃Ｌ、ＤＬ、・・
・・・・ＣＬ）の計２４の信号を発生し、これを１２音
源信号発生回路２４２．２４３．２４４に加える。

１２音源信号発生回路２４２．２４３．２４４は各チャ
ンネルＣｈｉ、ＣＬ２、Ｃ・ｈ３にそれぞれ対応してお
り、ＵＫ最低音検出回路おから出力されるメロディ付加
音形成の基準となるノートコードＵＮ４’、ＵＮ３〜Ｕ
ＮＩをラッチ制御回路３２から発生されるラッチ信号Ｌ
Ｂ−］、ＬＢ−２、ＬＢ−３に対応してそれぞれラッチ
し、このラッチされたノートコードに対応して音名別ｒ
ｃｌ１号ＨまたはＬのいずれかを選択して１２の信号と
して出力する。第１３図においてはチャンネルｃｈｉｆ
Ｃ対応する回路のみ代表してその詳細が示されている。

なお、他の回路２４３．２４４も回路２４２と同様に構
成される。

ＵＫ最低音検出回路おから出力されるノートコードＵＮ
４’、ＵＮ３〜υＮＩＦｉラッチ制御回路３２から発生
されるラッチ信号ＬＢ−１のタイミングでラッチ回路Ｌ
ム１にラッチされ、Ｈ／Ｌ音源制御メモリＴＣＭに加え
られる。Ｈ／Ｌ音源制御メモリＴＣＭはリードオンリイ
メモリから構成され、Ｈ／Ｌ音源セレクタＴＣＫにおけ
る信号ＨとＬの選択パターンがノートコードＵＮ４’、
ＵＮ３〜ＵＮＩをアドレスとして記憶されている。Ｈ／
Ｌ音源セレクタＴｅｌの記憶内容をノートコードＵＮ４
’、ＵＮ３〜ＵＮ１ｃ）表わす貴名との関係のもとに表
に示すと第４表のようになる。

＃！　４　表 第４表において、＠ｌ”はＨ／Ｌ音源セレクタＴＣＥで
信号Ｈが選択されることを意味し、＠０”はＨ７Ｌ　６
１７１セレクタＴＣＩＣで信号りが選択されること管示
している。例えば、ＵＫ最低音検出回路おから出力され
るノートコードＵＮ４’、ＵＮ３〜ＵＮＩが音名Ｆを表
わしているとＨ／Ｌ音源制御メモリＴＣＭはこのノート
コードに対応してＨ／Ｌ音源クロック発生回路２４１か
ら出力される信号のうち音名０番からＦＫＩＩＩＬ、て
は信号Ｈを選択し、音名Ｆ参からＣに関してはＬを選択
する信号を読み出し、これをＨ／Ｌ音源セレクタＴＣＥ
に加える。Ｈ／Ｌ音源セレクタＴＣＥはＨ／Ｌｉｉ源制
御メモリＴＣＭの出力に対応して各音名別に信号ＨかＬ
のいずれかを選択して出力する。すなわちＨ／Ｌ音源セ
レクタＴＣＥは音名Ｃ参から？に関しては信号Ｈである
信号Ｃ参Ｈ，ＤＨ，ＤＩＲ，ＥＨｌＦＨを選択し、音名
ＦΦからＣに関しては信号りである信号Ｆ参り、　ＧＬ
、　ＧＥＬ％ＡＬ、Ａ参Ｌ％ＢＬ。

ＣＬを選択して出力する。

第１４図は、音源選択開閉部３１の詳細を示したもので
ある。音源選択開閉部３１は、ノート選択回路、オクタ
ーブ選択回路、開閉回路管チャンネルｃｈｉ〜ｃｈ３別
にそなえておシ、各チャンネルｃｈｌ〜ｃｈ３に対応す
るノート選択回路３１１．３］２．３１３は音源部九か
ら出力される戎の信号のうちの所望の１つを選択し、オ
クターブ選択回路３１４．３１５．３１６はこの選択し
た１つの信号に含まれる所望オクターブの２フイート、
４フイート、８フイート、１６フイートの信号を抽出選
択し、開閉回路３１７．３１８．３１９は各フィートの
音源信号にキーオン信号ＫＯＮ、シ１−トディケイ信号
ＳＤ、ダンプ信号ＤＭＰに基づく所定のエンベロープを
付加して、これらを開閉出力する。なお、第１４図にお
いて、チャンネルｃｈｉに対応する回路３１１　、３１
４．３１７に関してのみその詳細を代懺して示している
。以下の説明においては便宜上他の回路についても上記
回路３１１，３１４．３１７で用い九符号と同一のもの
を用いる。

デコーダＤＥＩは、ＬＫノートデータメモリ２７から時
分割で１されるノー）データＮＮ４〜ＮＮＩを受入し、
これを各音名に対応する１２本の信号にデコードし、ノ
ート選択回路３１１，３１２．３１３の各ラッチ回路Ｌ
Ａ２に加える。各ラッチ回路ＬＡ２はそのストローブ端
子Ｓにラッチ制御回路３２からラッチ信号ＬＢ−１、Ｌ
Ｂ−２、ＬＢ−３がそれぞれ加えられておシ、デコーダ
ＤＥＣ１の出力をチャンネルＣｈｉ〜ｃｈ３別にラッチ
する。またデコーダＤＥＣ２はＵＫオクターブデータメ
モリ四から時分割で出力されるオクターブデータＮＢ３
〜ＮＢｌｔ−受入し、これを各オクターブに対応する５
本の信号にデコードし、オクターブ選択回路３１４．３
１５．３１６の各ラッチ回路ＬＡ３に加える。ラッチ回
路Ｌム３＃ｉそのストローブ端子Ｓに上記ラッチ信号Ｌ
Ｂ−１，ＬＢ−２、ＬＢ−３が加えられており、デコー
ダＤＥＣ２の出力をチャンネルｃｂｌ〜ｃｈ３別にラッ
チする。

ノート選択回路３１１．３１２．３１３はそれぞれ、ノ
ートセレクタＮＣＫをそなえており、ラッチ回路Ｌム２
にラッチされた信号に基づき、音源部Ｕ、・　）・１１ から出力される各音名に対応する１２本の信号のうち所
望の１つの信号を選択する。ノートセレクタＮＣＥによ
って選択される信号は前述したようにパルスルｔ先頭に
し、順次Ｉ分周関係にある方形波信号が時分割で続く信
号である。この信号はオクターブ選択回路３１４．３１
５．３１６のシフトレジスタＳＲ４に加えられる。

オクターブ選択回路３１４．３１５．３１６は上記シフ
トレジスタ８Ｒ４およびラッチ回路ＬＡ３のはかにオク
ターブタイミング制御回路ＯＴＣ，ラッチ回路ＬＡ４を
そなえており、オクターブタイミング制御回路ＯＴＣは
、ラッチ回路ＬＡ３にラッチされた信号訃よびシフトレ
ジスタＳＲ４がら出力されるパルスＰに基づきラッチ回
路ＬＡ３にラッチされ良信号に対応するタイきングのラ
ッチ信号を形成し、これをラッチ回路Ｌム４のストロー
ブ端子Ｓに加え、ラッチ回路ＬＡ４Ｆｉこのオクタ−７
’タイ電ミン制御回路ＯＴＣからのラッチ信号に対応し
てシフトレジスタ８Ｒ４のパラレル出力の１部をラッチ
することによシ所望オクターブの２フイート、４フイー
ト、８フイート、１６フイートに対応する音源信号（方
形波信号）を抽出選択する。このラッチ回路Ｌム４にラ
ッチされた２フイート、４フイート、８フイート、１６
フイートに対応する音源信号は開閉回路３１７．３１８
．３１９のアナログ開閉回路ＡＳＷにそれぞれ加えられ
る。

アナログ開閉回路ムＳＷは、コンデンサＣ１の充放電特
性を利用して各フィートに対応する音源信号をエンベロ
ープ制御して開閉するものである。

すなわちアナログ開閉回路ＡＳＷに加えられる各フィー
トに対応する音源信号はコンデンサＣ，に生じる電圧に
対応してエンベロープ制御される。

このエンベロープ制御はキーオン信号ＫＯＮに基づいて
行われるが、その態様はシ冒−トディケイ信号ＳＤおよ
びダンプ信号ＤＭＰの内容によって異なる。

まずシ１−トディケイ信号８Ｄおよびダンプ信号ＤＭＰ
がいずれも１０”の場合について説−明する。いま、キ
ーオンメモリ四から出力されるキーオン信号ＫＯＮが第
１チヤンネルｃｈｌに関して１０″から＠１″に立上っ
たとすると、この信号ＫＯＮは、メロディ付加音選択ス
イッチ４（第１図）がオンになっていること管示す信号
ＯＮによって動作可能となるアンド回路Ａ５５を介して
ラッチ回路ＬＡ５に加わり、ラッチ制御回路おから発生
されるラッチ信号ＬＡ−１によってラッチ回路ＬＡ５に
ラッチされてトランジスタ丁Ｒ１のゲートに加えられる
。これによってトランジスタＴＲＩはオンになシ、コン
デンサＣ３はこのトランジスタＴＲＩ、抵抗Ｒ３を介し
て抵抗Ｒ３の抵抗値に対応する所定の時定数で充電され
る。その後、第１チヤンネルＣｈ１がキーオフとなって
キーオンイ６号ＫＯＮが′０”になり、ラッチ回路ＬＡ
５から出力されるキーオン信号ＫＯＮが１０”となると
、トランジスタＴＲＩはオフとな９、これによリコンデ
ンサＣＩの充電電荷はディケイ制御用の可変抵抗Ｒ４を
介して、可変抵抗Ｒ６の抵抗値に対応する時定数で放電
される。なおこのときトランジスタＴＲ２、ＴＲ３ｉ１
オフである。この場合においてコンデンサＣｔＫ生じる
電圧波形をキーオン信号ＫＯＮとの関係のもとに示すと
第１５図（１）伽）のようになる。すなわち信号ＳＤお
よびＤＭＰがともに０”の場合アナログ開閉回路ＡＳＷ
に加えられた音源信号は第１５図伽）に示す波形にした
がってエンベロープ制御される。

またキーオン信号ＫＯＮが”０”になった後めある時点
でチャンネルＣｈｌに関するシ曹−トディケイ信号ＳＤ
が第１５図（Ｃ）に示すように″０′ｍから１１”に立
上ったとすると、この信号ＳＤはラッチ信号ＬＡ−１に
よってラッチ回路ＬＡ５にラッチされてトランジスタＴ
Ｒ２のゲートに加えられる。これによってトランジスタ
ＴＲ２はオンとなり、コンデンサＣ１の充電電荷は可変
抵抗Ｒ４を介する経路に加えて、トランジスタＴＲ２，
抵抗Ｒ１を介しても放電され、コンデンサＣＩの示す電
圧は急激に減少する。すなわちアナログ開閉回路ＡＳＷ
で開閉される音源信号は急激に減衰する。この関係は第
１５図［有］）で破線で示される。なお抵抗Ｒ１の抵抗
値は抵抗Ｒ４の抵抗値よりも充分小さく設定されている
。

≠□□１□□□□ 次にダンプ信号ＤＭＰが″１”であると、この信号ＤＭ
Ｐはアンド回路Ａ５６に加えられる。アンド回路Ａ５６
は他の入力にラッチ回路ＬＡ５から出力されるキーオン
信号ＫＯＮをインバータｌＮ２３で反転した信号が加え
られている。したがってアクた後動作可能になり、その
出力はトランジスタＴＲ３のゲートに加えられ、トラン
ジスタＴＲ３をオンにする。これによりコンデンサＣＩ
の放電経路にトランジ哀りＴＲ３、抵抗Ｒ３を介する経
路が加わり、コンデンサＣＩの充電電荷はキーオン信号
ＫＯＮが１０”になると急激に放電される。

比較して充分小さく設門されているが抵抗Ｒ１の抵抗値
よシ屯わずかに大きいものが用いられる。

ダンプ信号ＤＭＰが＠１”の場合におけるコンデンサＣ
１に生じる電圧波形は第１５図（ｄ）のようになり、こ
の波形にしたがってアナログ開閉回路ＡＳＷに加えられ
る音源信号はエンベロープ制御される。

なお、ダンプ信号ＤＭＰが＠１″の場合は第９図に示し
たアンド回路Ａ３６によってシ冒−トディケイ信号ＳＤ
がインヒビットされているので、信号Ｓ−Ｄが＠ｌｌ″
に立上ることはない。

開閉回路３１７．３１８．３１９の各アナログー閉回路
ムＳＷでチャンネルｃｈｌ〜Ｃｈ３別にエンベロープ開
閉制御された２フィート−４フイート、８フイート、１
６フイートに対応する音源信号はそれぞれ抵抗ミキシン
グされ、２フイート音２′、４フイート音４′、８フィ
ート音８’、１６フイート音１６’を示す楽音信号とし
て出力され為。

なお、上記実施例ではメロディ付加音として２フイート
、４フイート、８フイート、１６フイートの楽音を発生
するように構成したが、２÷　フィート、５−フィート
等の音を発生するように構成することもできる。この場
合前述のノート選択回路３１１，３１２．３１３におけ
る選択においてオクターブ選択回路における選択におい
て音源部２４に加えたノートコードＵＮ４’、ＵＮ３〜
ＵＮＩとノートデータＮＮ４〜ＮＮＩを用いてオクター
ブデータＮＢ３〜ＮＢＩに適宜の補正を加え、この補正
したオクターブデータに基づき抽出選択動作を行うよう
に構成すればよい。

ま九、上記実施例では所定の発音チャンネルに割当９て
られた鍵情報に基づきメロディ付加音を形成するメロデ
ィ付加音形成回路にこの発明を適用した場合を示し友が
これに限定されない。発音すべき音を豪数の発音チャン
ネルのいずれかに割当てて発音する形式の電子楽器には
すべて適用できる。そして伺らかの理由により発音チャ
ンネルの数が制限されている場合に％に有効である。

以上説明し九ようにこの発明によれば割当て変更に際し
て不要なりリック音が生じることがなくな夛、少ない発
音チャンネルを有効に利用することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す全体ブロック図・第
２図は・同実施例の、、；作を説明す６ためのタイミン
グチャート、第３図はメロディ付加音形成の１例を示す
説明図、第４図はメロディ付加音形成回路の概略構成を
示すブロック図、第５図はキーコードデマルチ囲路およ
びＵＫ最低音検出回路の詳細を示す回路図、第６図は優
先回路、ＬＫノート一時メモリの詳細を示す回路図、第
７図および第８図は、ＬＫノート一時メー干、りの動作
を説明するタイミングチャート、第９図はＬＫノートデ
ータメモリ、ＵＫオクターブデータメモリおよびキーオ
ンメモリの詳細を示す回路図、第１０図は割当て制御回
路の詳細を示す回路図、第１１図はラッチ制御回路のＰ
ａを示す回路図、第１２図はラッチ制御回路の動作を説
明するタイミングチャート、第１３図は音源部の詳細を
示す回路図、第１４図は音源選択開閉部の詳細を示す回
路図、第１５図は音源選択開閉部の動作を説明する一波
形図である。 １・・・上鍵盤、２・・・下鍵盤、３・・・ペダル鍵盤
、４・−メロディ付加音選択スイッチ、５・・・メロデ
ィ付加音モード選択スイッチ、６・・・押鍵検出回路、
７・・・発□音割当て回路、８・・・ダンプスイッチ、
９・・・上鍵盤メロディ音形成回路、１０・・・下鍵盤
伴奏音形成回路、１１・・ペダル鍵盤伴奏音形成回路、
１２・・・メロディ付加音形成回路、１３・・・メロデ
ィ音音色回路、１４・・・下鍵盤伴奏音音色回路、１５
・・・ペダル鍵盤伴奏音音色回路、１６・・・サウンド
システム、ｎ・・・ＬＫノートデータメモリ、銘・・・
ＵＫオクターブデータメモリ、四・−キーオンメモリ、
菊・・・割当て制御回路、３１・・・音源選択開閉部、
３２・・・ラッチ制御回路。 −６１’；

Claims (1)

【特許請求の範囲】
1. （１）　　鍵盤での押鍵に関連して発音すべき楽音に対
   応する鍵情報を発生する鍵情報発生手段と、前記鍵情報
   発生手段から発生され九鍵情報を複数の発音チャンネル
   のいずれかに割当てる発音割当て手段と、前記発音割当
   て手段によって前記発音チャンネルに割当てられた鍵情
   報を受入し、腋鍵情報に基づき楽音をチャンネル別に形
   成する楽音形成手段とを有する電子楽器において、前記
   発音チャンネルのうち離鍵され九鍵情報が割当てられて
   いる発音チャンネルを検出する検出手段と、前記検出手
   段の検出に対応して動作を開始するタイマ手段と、前記
   タ′イｉ手段の出力に基づき前記発音割当て手段での当
   該チャンネルにおける新良な鍵情報の割当てを所定時間
   禁止する禁止手段とを具える電子楽器。 Ｃ）　鍵盤での押鍵に関連して発音すべき楽音に対応す
   る鍵情報を発生する鍵情報発生手段と、前記鍵情報発生
   手段から発生された鍵情報を複数の発音チャンネルのい
   ずれかに割当てる発音割当て手段と、前記発音割当て手
   段によって前記発音チャンネルに割当てられ九鍵情報を
   受入し、皺鍵情報に基づき楽音をチャンネル別に形成す
   る楽音形成手段とを有する電子楽器において、前記発音
   チャンネルのうち新たな鍵情呼の割当てがあ−）九チャ
   ンネルを検出する検出手段と、前記検出手段の検出に対
   応して動作を開始するタイマ手段と、前記タイマ手段の
   出力に基づき当該チャンネルにおける前記発音割当て手
   段から前記楽音形成手段への鍵情報の送出を所定時間遅
   延させる遅砥手段とを具える電子楽器。 ０）　鍵盤での押鍵に関連して発音すべき楽音に対応す
   る鍵情報を発生する鍵情報発生手段と、前記鍵情報発生
   手段から発生され九鍵情報を複数の発音チャンネルのい
   ずれかに割当てる発音割当て手段と、前記発音割当て手
   段によって前記発音チャンネルに割当てられた鍵情報を
   受入し、該鍵情報に基づき楽音をチャンネル別に形成す
   る楽音形成手段とを有する電子楽器において、前記発音
   チャンネルのうち新たな鍵情報の割当てがあっ友チャン
   ネルを検出する検出手段と、前記検出手段の検出に対応
   して動作を開始するタイマ手段と、１記タイマ手段の出
   力に基づき当該チャンネルにおける前記発音割当て手段
   から前記楽音形成手段への鍵情報の送出を所定時間遅延
   させる遅延手段と、前記楽音形成手段での当該チャンネ
   ルにおけル新たな割当てがある前の音を強制的に減衰さ
   せる手段とを具える電子楽器。