JPS587819A - 気相成長の方法 - Google Patents
気相成長の方法Info
- Publication number
- JPS587819A JPS587819A JP56105883A JP10588381A JPS587819A JP S587819 A JPS587819 A JP S587819A JP 56105883 A JP56105883 A JP 56105883A JP 10588381 A JP10588381 A JP 10588381A JP S587819 A JPS587819 A JP S587819A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- growth
- film
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
- H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁膜領域をもつ単結晶基板上に平滑な８１工
ピタキシヤル層を選択的に成長する方法に関するもので
ある０ 通常、Ｍ０８デバイスにおいては８Ｍエピタキシャル層
は用いられて怠らず、ＳＫ基板そのものにイオンインプ
ランテーシ■ン法や不純物拡散経用いて所望の伝導ＩＩ
（Ｐ、 ｌｊｌ又はＮ１１）の層が形成され、それぞれ
能動領域、分離領域などが形成されている。分離領域形
成の一方法として部分酸化法（ＬＯＣＪＩＩ ０ｘｉｄ
ａｔｉｏｎ ｏｆ ８目ｉ’ｃ ｏ ａ ＝・・−ＬＯ
Ｇ０８法）が良く用いられている。
ピタキシヤル層を選択的に成長する方法に関するもので
ある０ 通常、Ｍ０８デバイスにおいては８Ｍエピタキシャル層
は用いられて怠らず、ＳＫ基板そのものにイオンインプ
ランテーシ■ン法や不純物拡散経用いて所望の伝導ＩＩ
（Ｐ、 ｌｊｌ又はＮ１１）の層が形成され、それぞれ
能動領域、分離領域などが形成されている。分離領域形
成の一方法として部分酸化法（ＬＯＣＪＩＩ ０ｘｉｄ
ａｔｉｏｎ ｏｆ ８目ｉ’ｃ ｏ ａ ＝・・−ＬＯ
Ｇ０８法）が良く用いられている。
最近では、超ＬＳＩデバイス指向の微細加工技術の研究
開発が進み、サブミクロンの加工が電子ビーム描画技術
とドライエツチング技術の進歩により達成されつつある
。しかしながら部分酸化法を用いたＭＯ８デバイスては
、種々の不都合が生じてきている。すなわち、微細加工
技術が先行し、部分酸化法の制御技術が問題となりつつ
ある。それは基板を酸化する場合には、５ｉｓＮａ膜を
マスクとして単結晶領域が熱酸化されるｏしかしその酸
化された断面は半楕円形状となり所要の能動領域にはみ
出し、又隣接する能動領域との間隔も太き（なることと
なり、デバイスの高９１度化及び設計上問題となる。
開発が進み、サブミクロンの加工が電子ビーム描画技術
とドライエツチング技術の進歩により達成されつつある
。しかしながら部分酸化法を用いたＭＯ８デバイスては
、種々の不都合が生じてきている。すなわち、微細加工
技術が先行し、部分酸化法の制御技術が問題となりつつ
ある。それは基板を酸化する場合には、５ｉｓＮａ膜を
マスクとして単結晶領域が熱酸化されるｏしかしその酸
化された断面は半楕円形状となり所要の能動領域にはみ
出し、又隣接する能動領域との間隔も太き（なることと
なり、デバイスの高９１度化及び設計上問題となる。
他の問題は、例えばＣ−ＭＯ８デバイスにおいて、通常
の基板を部分酸化し分離領域を形成し１それぞれＰチャ
ンネルとＮチャンネルトランジスタを形成した場合に、
デバイスが動作中に大きな外来雑音電圧が、人力又は出
力端子から内部回路に入ると、電源端子から接地端子へ
Ｂｖｎ人から数十ｍムもの異常電流が流れる現象（ラッ
チアップ）が起る０等の問題もある。
の基板を部分酸化し分離領域を形成し１それぞれＰチャ
ンネルとＮチャンネルトランジスタを形成した場合に、
デバイスが動作中に大きな外来雑音電圧が、人力又は出
力端子から内部回路に入ると、電源端子から接地端子へ
Ｂｖｎ人から数十ｍムもの異常電流が流れる現象（ラッ
チアップ）が起る０等の問題もある。
以上のように従来技術てのＭＯ８デバイス構造では高管
度化への障害があり、このことは寄生容量を増大させ、
デバイスの高速化の障害ともなる。
度化への障害があり、このことは寄生容量を増大させ、
デバイスの高速化の障害ともなる。
さらに先に述べた構造上異常電流が流れる等の欠点を有
していた〇 本発明の目的は半導体基板そのものに能動領域を形成す
ることなく、絶縁膜（８１（ｈ又はＳ Ｉ ｌＮ４）を
マスクとして、８１工ピタキシヤル成長層を選択的に半
導体基板上に形成し、従来技術の欠点をおぎないデバイ
ス特性の向上を計ることがて含る気相成員の方渋を提供
することにある。
していた〇 本発明の目的は半導体基板そのものに能動領域を形成す
ることなく、絶縁膜（８１（ｈ又はＳ Ｉ ｌＮ４）を
マスクとして、８１工ピタキシヤル成長層を選択的に半
導体基板上に形成し、従来技術の欠点をおぎないデバイ
ス特性の向上を計ることがて含る気相成員の方渋を提供
することにある。
その構成要件としては半導体基板に絶縁膜を形威し、電
子ビーム描画技術及びドライエツチング技術を用いサブ
ミクロンの微細加工を施す・この基板を減圧エピタキシ
ャル成長炉にセットし、減圧下で８轟Ｈ＊Ｃ１！−ＨＣ
Ｉ−Ｈｚ系域長−半導体基板上又は絶縁基板上にもわた
り選択的に単結晶膜を形成しようとするものである。
子ビーム描画技術及びドライエツチング技術を用いサブ
ミクロンの微細加工を施す・この基板を減圧エピタキシ
ャル成長炉にセットし、減圧下で８轟Ｈ＊Ｃ１！−ＨＣ
Ｉ−Ｈｚ系域長−半導体基板上又は絶縁基板上にもわた
り選択的に単結晶膜を形成しようとするものである。
８１結晶の選択成長技術の公知例としてはｌ）ジャーナ
ル、オブ、エレクトロケミカル ソサイティ（Ｊ 、
ｌＨｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、、 ＶｏＬ、１２０
． ｔｍ ｓ、 Ｐ −６６４，１９７３）及び Ｉ）
ジャーナル、オブ、エレクトロケミカル ソサイティ（
Ｊ 、Ｅｌｅｃｔｒｏｃｈｅｍ 。
ル、オブ、エレクトロケミカル ソサイティ（Ｊ 、
ｌＨｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、、 ＶｏＬ、１２０
． ｔｍ ｓ、 Ｐ −６６４，１９７３）及び Ｉ）
ジャーナル、オブ、エレクトロケミカル ソサイティ（
Ｊ 、Ｅｌｅｃｔｒｏｃｈｅｍ 。
８ｏｃ、、ＶｏＬ、１２２．Ｎ１１２ 、Ｉ’−１６６
６，１９７５）があり前者では８ｉＣ１４−ＨＣＩ
Ｎ２系により１１５０℃ でｓｉｏ２ｇを？スフとしｒ
、８ｉ基板を（１１１）、（１１０）、（１１５）、（
１００）Ｉｉｉを選び、成長したところ、エピタキシャ
ル表面の平滑性は（１１０）面が最も良く、（１１１）
、（１１５）藺のものは良くない。さらに（１１５）面
のエピタキシャル層では下地パターンとエピタキシャル
層のパターンがずれるパターン変位が大きく問題である
ことが記載されている。後者では基板に巾１０〜加μｍ
で深さが〜１００ ｓｍの溝を形成し、基板上に何ら絶
縁膜を形成することなしに、溝部だけに選択的に８１単
結晶を埋込み成長しようとするもので、Ｓｉエピタキシ
ャル成長のための８ｉ ンースとして８ｉＨ４、８ｉ
ＨＣ１３，５ｉＨ２Ｃ１２，８ｉＣ１４に加えてＨＣＩ
カスを導入して行うものである〇選択成長のキーポイン
トはＣＩ／Ｓｉ （ＨＣ１／８鳳Ｃ凰４）の比が重要で
あることが記ｔｉｔ’ｇｎでいる。そして８４ＨＩＣ１
ｔ−ＨＣＩ−Ｎ２系では基板方位を（１１Ｇ）面に選び
、１０８０℃で試みたが、平滑な表面か得られないこと
が述べである〇 以上のように８４結晶の選択成長の公知例ては（５１１
）＠を用いると表部の平滑度が悪く、パターン変形が大
きく、又８ｉＨ寞ＣＩ富−ＨＣｌ−Ｈ，系でも平滑度か
良くない等の問題がある◎本発明では従来の選択成長技
術の不備な点を改嵐で會るもので、そのキーポイントは
減圧下で選択成長を行うことである〇 次に本発明を説明するための実施例について述べる。
６，１９７５）があり前者では８ｉＣ１４−ＨＣＩ
Ｎ２系により１１５０℃ でｓｉｏ２ｇを？スフとしｒ
、８ｉ基板を（１１１）、（１１０）、（１１５）、（
１００）Ｉｉｉを選び、成長したところ、エピタキシャ
ル表面の平滑性は（１１０）面が最も良く、（１１１）
、（１１５）藺のものは良くない。さらに（１１５）面
のエピタキシャル層では下地パターンとエピタキシャル
層のパターンがずれるパターン変位が大きく問題である
ことが記載されている。後者では基板に巾１０〜加μｍ
で深さが〜１００ ｓｍの溝を形成し、基板上に何ら絶
縁膜を形成することなしに、溝部だけに選択的に８１単
結晶を埋込み成長しようとするもので、Ｓｉエピタキシ
ャル成長のための８ｉ ンースとして８ｉＨ４、８ｉ
ＨＣ１３，５ｉＨ２Ｃ１２，８ｉＣ１４に加えてＨＣＩ
カスを導入して行うものである〇選択成長のキーポイン
トはＣＩ／Ｓｉ （ＨＣ１／８鳳Ｃ凰４）の比が重要で
あることが記ｔｉｔ’ｇｎでいる。そして８４ＨＩＣ１
ｔ−ＨＣＩ−Ｎ２系では基板方位を（１１Ｇ）面に選び
、１０８０℃で試みたが、平滑な表面か得られないこと
が述べである〇 以上のように８４結晶の選択成長の公知例ては（５１１
）＠を用いると表部の平滑度が悪く、パターン変形が大
きく、又８ｉＨ寞ＣＩ富−ＨＣｌ−Ｈ，系でも平滑度か
良くない等の問題がある◎本発明では従来の選択成長技
術の不備な点を改嵐で會るもので、そのキーポイントは
減圧下で選択成長を行うことである〇 次に本発明を説明するための実施例について述べる。
実施例−１
３１φの８五基板（５１１）面を選び、絶縁膜（８ｉ０
ｚ又は８ｉｓＮｉ）を〜４０００Ｘ成長し、電子ビーム
描画技術とドライエツチング技術を用いて、その線巾を
０．５〜３μｍとし微細〃ロエを施す。
ｚ又は８ｉｓＮｉ）を〜４０００Ｘ成長し、電子ビーム
描画技術とドライエツチング技術を用いて、その線巾を
０．５〜３μｍとし微細〃ロエを施す。
この基板をシリンダ屋エピタキシャル成長炉にセットす
る。
る。
基板ｉ！度は〜１２００℃としプレベーキングを１５分
行う。さらに基板ｆｉ１１を１０８０℃として、Ｎ２：
１００７／分、８ｉＨ２Ｃ１２：５００ｃｃ／分、成長
圧カニ７６０Ｔｏｒｒとして〜１．５分成長すると〜７
０００ムの８Ａ結晶躾か成長する０表面状態は金属顕微
ｍ（ノマルスキー）で、その断面は走査型電子顕微鏡（
８ＢＭ）で観察できる。この場合の８ｉ エピタキシ
ャル成長した断面の模式図を第１図に示す。
行う。さらに基板ｆｉ１１を１０８０℃として、Ｎ２：
１００７／分、８ｉＨ２Ｃ１２：５００ｃｃ／分、成長
圧カニ７６０Ｔｏｒｒとして〜１．５分成長すると〜７
０００ムの８Ａ結晶躾か成長する０表面状態は金属顕微
ｍ（ノマルスキー）で、その断面は走査型電子顕微鏡（
８ＢＭ）で観察できる。この場合の８ｉ エピタキシ
ャル成長した断面の模式図を第１図に示す。
Ｓｉ単結晶基板ｌ、に絶縁１１２を形成し、この上に３
の８４膜が形成される０ＨＣＩガスを導入しないため３
の８１−は絶縁膜に沿った連続膜となり単結晶上の膜は
単結晶となり％４％”の８ｉ膜はポリシリコン膜となる
。本実施例の場合、絶縁膜上にも全面に成長してしまう
ため選択成長とはならなかった。
の８４膜が形成される０ＨＣＩガスを導入しないため３
の８１−は絶縁膜に沿った連続膜となり単結晶上の膜は
単結晶となり％４％”の８ｉ膜はポリシリコン膜となる
。本実施例の場合、絶縁膜上にも全面に成長してしまう
ため選択成長とはならなかった。
実施例−２
ｌ
３ φの８１基板（５１１）画を選び、絶１１ｊｌＩ（
ｓｉｏ。
ｓｉｏ。
又は８ ｉ ％ Ｎ ４ ）を〜４０００Ａを成長し、
電子ビーム描画技術及びドライエツチング技術を用いて
、その線巾を０．５〜３．０声鵬とし微細加工を施す。
電子ビーム描画技術及びドライエツチング技術を用いて
、その線巾を０．５〜３．０声鵬とし微細加工を施す。
この基板をシリンダ証エピタキシャル成長炉にセットす
る◎基板温度を〜１２００℃ としプレベーキングを１
５分行う。さらに基板温坂を１０８０℃として、Ｈ，：
１００ｊ／分、８ｉＨ２Ｃ１１：５００ｃｃ／分、ＨＣ
ｔ：ａＪ／分、成長圧カニ ７６０Ｔｏｒｒとし、〜１
．ｓ分威長すると〜５０００人の８ｉ 単結晶膜が成長
する。表間状゛態とその断面は実１１ｉｒ例−ｓと岡じ
く金属願黴鏡と８１Ｍで観察できる。この場合の成長し
た断面の模式図を第２図に示す０５ｉ単結晶基板１、［
絶縁膜２を形成し、８ｉ結晶膜３が形成される。しかし
表面状態は粗れており平滑でない膜ができ、選択成長の
公知例の場合と同じ結果となり問題であった。
る◎基板温度を〜１２００℃ としプレベーキングを１
５分行う。さらに基板温坂を１０８０℃として、Ｈ，：
１００ｊ／分、８ｉＨ２Ｃ１１：５００ｃｃ／分、ＨＣ
ｔ：ａＪ／分、成長圧カニ ７６０Ｔｏｒｒとし、〜１
．ｓ分威長すると〜５０００人の８ｉ 単結晶膜が成長
する。表間状゛態とその断面は実１１ｉｒ例−ｓと岡じ
く金属願黴鏡と８１Ｍで観察できる。この場合の成長し
た断面の模式図を第２図に示す０５ｉ単結晶基板１、［
絶縁膜２を形成し、８ｉ結晶膜３が形成される。しかし
表面状態は粗れており平滑でない膜ができ、選択成長の
公知例の場合と同じ結果となり問題であった。
実施例−３
３′−の８１基板（５１１）伽を選び、 絶縁膜（８ｉ
０．又は８ｉ１Ｎ４）を形成し、電子ビーム描画技術と
ドライエツチング技術で、その線巾を０、５−８μｍと
し１細加工を施す。
０．又は８ｉ１Ｎ４）を形成し、電子ビーム描画技術と
ドライエツチング技術で、その線巾を０、５−８μｍと
し１細加工を施す。
この基板をシリンダ壓エピタキシャル成長炉にセットす
る０基板温度を〜１２００℃とし、プレベーキングを１
５分行う。さらに基板温度を１０８０℃４し、Ｈ、′：
１００１／分、５ｉＨ２Ｃ１，：５００ｃｃ／分、Ｈ
ＣＩ：３ｊ／分、成長圧カニ ８０Ｔｏｒｒとして〜２
．０分成長すると〜４５００Ａの８４単結晶膜が選択的
に成長する。表面状態及びその断面はノマルスキー金属
顕微鏡と８１Ｍで観察した。
る０基板温度を〜１２００℃とし、プレベーキングを１
５分行う。さらに基板温度を１０８０℃４し、Ｈ、′：
１００１／分、５ｉＨ２Ｃ１，：５００ｃｃ／分、Ｈ
ＣＩ：３ｊ／分、成長圧カニ ８０Ｔｏｒｒとして〜２
．０分成長すると〜４５００Ａの８４単結晶膜が選択的
に成長する。表面状態及びその断面はノマルスキー金属
顕微鏡と８１Ｍで観察した。
その結果の断面の模式図を第３図に示す０８ｉ基板１、
に絶縁ｊ［２及び単結晶基板上に８ｉ単結晶３〜４、が
形成される。絶縁基板上の４．４’１ｆｉＱもＸ線評価
により単結晶であることを確かめた。
に絶縁ｊ［２及び単結晶基板上に８ｉ単結晶３〜４、が
形成される。絶縁基板上の４．４’１ｆｉＱもＸ線評価
により単結晶であることを確かめた。
さらにＳ１工ピタキシヤル表面状態は平滑で良好てあっ
た０ 以上のように８ｉ基板に（５１１）面を用いても減圧下
で８ｉＨｚＣ１２−ＨＣｌ−Ｈ２系で成長すれば、平滑
で良好な結晶性ａ有する選択Ｓｉ工゛ピタキシャル層が
形成できるものである。
た０ 以上のように８ｉ基板に（５１１）面を用いても減圧下
で８ｉＨｚＣ１２−ＨＣｌ−Ｈ２系で成長すれば、平滑
で良好な結晶性ａ有する選択Ｓｉ工゛ピタキシャル層が
形成できるものである。
又減圧エピタキシャル法の特徴であるパターン変展の画
方位依存が小さいことから（５１１）面にかぎらず（１
１１）、（Ｚｏｏ）、面でも同じ効果を期待できるのは
いうまでもない。そして本発明の実施例−３による第３
図の４．４のように絶縁基板上にも成長することは、こ
の領域にソース、ドレインを形成することがで念、異常
電流の発生（ラッチアｔプ）をも防止できる０又部分酸
化法化よる高ＩＩ直化の不利な点をカバーし、シャープ
なジャンクシ３ン形成で會るため、高＊ｔで、高速なＭ
Ｏ８又はＣ−ＭＯ８デバイスを形成することがて會るも
のである。さらにこの選択成長技術の利点としては、多
層配曽のためのコンタクトホールの鳳込み成長技術とし
ても応用でき、配線の平滑化を可能とならしめ、デバイ
スの信頼性を向上させることもできる。本発明ではＭＯ
８デバイスについて述べたが、バイポーラデバイスに応
用で會ることはいうまでもないＯ
方位依存が小さいことから（５１１）面にかぎらず（１
１１）、（Ｚｏｏ）、面でも同じ効果を期待できるのは
いうまでもない。そして本発明の実施例−３による第３
図の４．４のように絶縁基板上にも成長することは、こ
の領域にソース、ドレインを形成することがで念、異常
電流の発生（ラッチアｔプ）をも防止できる０又部分酸
化法化よる高ＩＩ直化の不利な点をカバーし、シャープ
なジャンクシ３ン形成で會るため、高＊ｔで、高速なＭ
Ｏ８又はＣ−ＭＯ８デバイスを形成することがて會るも
のである。さらにこの選択成長技術の利点としては、多
層配曽のためのコンタクトホールの鳳込み成長技術とし
ても応用でき、配線の平滑化を可能とならしめ、デバイ
スの信頼性を向上させることもできる。本発明ではＭＯ
８デバイスについて述べたが、バイポーラデバイスに応
用で會ることはいうまでもないＯ
第１図は常圧エピタキシャル法で成長した場合の成長層
断面の複式図。 第２図は常圧エピタキシャル法でＭＣＩ ガスを導入
した場合の成長層断面の模式図。 第３図は本発明による減圧エピタキシャル法でＭＣＩガ
スを導入した場合の成長層断面の模式図である０ １・・・・・・８に単結晶基板 ２・・・・・・絶縁膜（８１０−又は８ｉｓＮａ ）３
・・・・・・Ｓｔ単結晶膜 ４、イ・・・・・・ ８１単結晶膜又はポリシリコン膜
オ １ 図 ！′ ２ 図 ！′３ 図 ５７、９．２０ 昭和 年 月 日 特許庁長官 殿 １゛事件０表示 昭和５６年特 許 願第１０！ｊ
８８３号３、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 （連絡先 日本電気株式会社特許部） ５、補正の対象 明細書の特許請求の範囲の欄 明細書の発明の詳細な説明の欄 ニ する。 （２）明細書第二頁の第９〜第１０行目「微細加工技術
が先行し１部分酸化法の制＃技術が問題となりつつある
。」とあるｔ−削除する。 （３）第二頁の第１０〜第１４行目［それは基板を酸化
する場合には、Ｓｉ３Ｎ４膜をマスクとして琳結晶領域
が熱酸化される。しかしその酸化され九断面は半楕円形
状とな９所要の能動領域にはみ出し、］とあるを「それ
は基板を酸化する滅 し状（バーズビークともいう）となり所要の自動領域に
はみ出し」と補正する。 （４）第三頁の第１７行目［電子ビーム描画技術及び」
とあるｔ−「光学露光技術及び」と補正する。 （５）第五頁第２０行目〜第六頁第１行目「電子ビーム
描画技術と」とあるな「光学露光技術と」と補正する。 （６１ｉＥ七頁の！Ｉ２〜３行目「電子ビーム摘−技術
及び」とあるｔ「光学露光技術及び」と補正する。 （７） 第七貢の纂９行目「Ｈｃｌ：３Ｊ分、」とあ
るを［）１ｃｌ：１４分、」と補正する。 （瞬 纂七頁の慕２０行目〜！７ｓ６頁第１行目「電子
ビーム描画技術と」とあるを「光学露光技術と」と補正
する。 （９）纂へ頁のＩＩ７行目「ＨＣｌ：３Ｊ分、」とある
ｔ ｒＨｃｌ ：１４分、」と補正ｆ、６◎叩 嬉へ真
の１１９〜第１０行目「その断面はマルスキー金属顕微
鏡」とある會「その断面はツマする。 ［又、成長時間を短くすれば絶縁膜の高さと同じ成長膜
厚にすることもできる。さらに成長温度’１１０８０℃
から１０００℃、９５０℃、９００℃と低くすれば選択
成長膜の結晶欠陥が低減されること、成長圧力ｔ’８０
ｔｏｒｒから５０ ｔｏｒｒ３０ ｔｏｒｒに下げれば
結晶の平滑性が一層改書されること等が実験により確認
された。」代理人弁理士 内 原 晋 別 紙 特許請求の範囲 単結晶基板上に微細構造を有する絶縁ｍ’を形成し１．
この絶縁ＩＩをマスクとして単結晶基板上に８ｉＨ２Ｃ
１１ソースを用い、且つ１−ｉｃｉガス０．２〜２Ｘ（
ＨＣ１／Ｈ２）導入し、減圧下で成長することｔ％黴と
する８１単結ａｌＷＩｉの選択成長の方法。 代理人 弁理士 内 原 電
断面の複式図。 第２図は常圧エピタキシャル法でＭＣＩ ガスを導入
した場合の成長層断面の模式図。 第３図は本発明による減圧エピタキシャル法でＭＣＩガ
スを導入した場合の成長層断面の模式図である０ １・・・・・・８に単結晶基板 ２・・・・・・絶縁膜（８１０−又は８ｉｓＮａ ）３
・・・・・・Ｓｔ単結晶膜 ４、イ・・・・・・ ８１単結晶膜又はポリシリコン膜
オ １ 図 ！′ ２ 図 ！′３ 図 ５７、９．２０ 昭和 年 月 日 特許庁長官 殿 １゛事件０表示 昭和５６年特 許 願第１０！ｊ
８８３号３、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 （連絡先 日本電気株式会社特許部） ５、補正の対象 明細書の特許請求の範囲の欄 明細書の発明の詳細な説明の欄 ニ する。 （２）明細書第二頁の第９〜第１０行目「微細加工技術
が先行し１部分酸化法の制＃技術が問題となりつつある
。」とあるｔ−削除する。 （３）第二頁の第１０〜第１４行目［それは基板を酸化
する場合には、Ｓｉ３Ｎ４膜をマスクとして琳結晶領域
が熱酸化される。しかしその酸化され九断面は半楕円形
状とな９所要の能動領域にはみ出し、］とあるを「それ
は基板を酸化する滅 し状（バーズビークともいう）となり所要の自動領域に
はみ出し」と補正する。 （４）第三頁の第１７行目［電子ビーム描画技術及び」
とあるｔ−「光学露光技術及び」と補正する。 （５）第五頁第２０行目〜第六頁第１行目「電子ビーム
描画技術と」とあるな「光学露光技術と」と補正する。 （６１ｉＥ七頁の！Ｉ２〜３行目「電子ビーム摘−技術
及び」とあるｔ「光学露光技術及び」と補正する。 （７） 第七貢の纂９行目「Ｈｃｌ：３Ｊ分、」とあ
るを［）１ｃｌ：１４分、」と補正する。 （瞬 纂七頁の慕２０行目〜！７ｓ６頁第１行目「電子
ビーム描画技術と」とあるを「光学露光技術と」と補正
する。 （９）纂へ頁のＩＩ７行目「ＨＣｌ：３Ｊ分、」とある
ｔ ｒＨｃｌ ：１４分、」と補正ｆ、６◎叩 嬉へ真
の１１９〜第１０行目「その断面はマルスキー金属顕微
鏡」とある會「その断面はツマする。 ［又、成長時間を短くすれば絶縁膜の高さと同じ成長膜
厚にすることもできる。さらに成長温度’１１０８０℃
から１０００℃、９５０℃、９００℃と低くすれば選択
成長膜の結晶欠陥が低減されること、成長圧力ｔ’８０
ｔｏｒｒから５０ ｔｏｒｒ３０ ｔｏｒｒに下げれば
結晶の平滑性が一層改書されること等が実験により確認
された。」代理人弁理士 内 原 晋 別 紙 特許請求の範囲 単結晶基板上に微細構造を有する絶縁ｍ’を形成し１．
この絶縁ＩＩをマスクとして単結晶基板上に８ｉＨ２Ｃ
１１ソースを用い、且つ１−ｉｃｉガス０．２〜２Ｘ（
ＨＣ１／Ｈ２）導入し、減圧下で成長することｔ％黴と
する８１単結ａｌＷＩｉの選択成長の方法。 代理人 弁理士 内 原 電
Claims (1)
- 単結晶基板上に微細構造を有する絶縁膜を形成し、この
絶縁属をマスクとして単結晶基板上に８１Ｈ，Ｃ凰８
ソースを用い、且つＭＣＩガスを１〜５５ｋ （ＨＣＩ
／Ｈ，）導入し、減圧下で成長することを特徴とする８
Ｎ単結晶膜の選択成長の方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105883A JPS587819A (ja) | 1981-07-07 | 1981-07-07 | 気相成長の方法 |
| US06/395,110 US4637127A (en) | 1981-07-07 | 1982-07-06 | Method for manufacturing a semiconductor device |
| DE19823225398 DE3225398A1 (de) | 1981-07-07 | 1982-07-07 | Halbleitervorrichtung und verfahren zu ihrer herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105883A JPS587819A (ja) | 1981-07-07 | 1981-07-07 | 気相成長の方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587819A true JPS587819A (ja) | 1983-01-17 |
Family
ID=14419326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105883A Pending JPS587819A (ja) | 1981-07-07 | 1981-07-07 | 気相成長の方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587819A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318668A (ja) * | 1986-07-11 | 1988-01-26 | Canon Inc | 光電変換装置の製造方法 |
| JPS6376367A (ja) * | 1986-09-18 | 1988-04-06 | Canon Inc | 光電変換装置の製造方法 |
| JPH01132116A (ja) * | 1987-08-08 | 1989-05-24 | Canon Inc | 結晶物品及びその形成方法並びにそれを用いた半導体装置 |
| JP2010171101A (ja) * | 2009-01-21 | 2010-08-05 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
-
1981
- 1981-07-07 JP JP56105883A patent/JPS587819A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318668A (ja) * | 1986-07-11 | 1988-01-26 | Canon Inc | 光電変換装置の製造方法 |
| JPS6376367A (ja) * | 1986-09-18 | 1988-04-06 | Canon Inc | 光電変換装置の製造方法 |
| JPH01132116A (ja) * | 1987-08-08 | 1989-05-24 | Canon Inc | 結晶物品及びその形成方法並びにそれを用いた半導体装置 |
| JP2010171101A (ja) * | 2009-01-21 | 2010-08-05 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770534B2 (en) | Ultra small size vertical MOSFET device and method for the manufacture thereof | |
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| JP3173135B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| GB2140619A (en) | Fabrication of fet's | |
| JPH0563154A (ja) | ピン構造の積層型コンデンサを有するｄｒａｍセルの製造方法 | |
| JPH0870119A (ja) | 半導体装置の製造方法 | |
| JPS587819A (ja) | 気相成長の方法 | |
| US6730976B2 (en) | Multilayer gate electrode structure with tilted on implantation | |
| US6218252B1 (en) | Method of forming gate in semiconductor device | |
| KR960012530A (ko) | 플래쉬 이이피롬 셀 형성방법 | |
| KR19990072416A (ko) | 고체촬상장치및그제조방법 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPH065852A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JPS5856320A (ja) | 気相成長方法 | |
| JPH0845876A (ja) | 半導体装置の製造方法 | |
| JPS5816341B2 (ja) | 半導体装置の製造方法 | |
| JPS59188936A (ja) | 半導体装置の製造方法 | |
| JPH06295923A (ja) | Ｍｏｓトランジスターの製造方法 | |
| JP2632839B2 (ja) | 集積回路の製造方法 | |
| JPS628028B2 (ja) | ||
| JP2733972B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| JP2906499B2 (ja) | 半導体装置の製造方法 | |
| JPS5856321A (ja) | 半導体基板の製造方法 |