JPS587879A - 電界効果トランジスタ及びその製法 - Google Patents
電界効果トランジスタ及びその製法Info
- Publication number
- JPS587879A JPS587879A JP56105828A JP10582881A JPS587879A JP S587879 A JPS587879 A JP S587879A JP 56105828 A JP56105828 A JP 56105828A JP 10582881 A JP10582881 A JP 10582881A JP S587879 A JPS587879 A JP S587879A
- Authority
- JP
- Japan
- Prior art keywords
- crystal semiconductor
- single crystal
- layer
- window
- layered body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電界効果トランジスタ及びその製法に関する。
電界効果トランジスタとして、従来、絶縁性乃至#pl
!A縁性基板土性基板上導電型を有する単結晶半導体層
が形成され、その単結晶半導体層の表面上にソース電極
及びドレイン電極が所要の内側間間隔を保ってオー電ツ
クに附され、又単結晶半導体層の表面上に、ソース電極
及びドレイン電極間の領域に於て、ゲート電極がショッ
トキ接合を形成すべく附され又はゲート電極がゲート用
絶縁層を介して配され、而して単結晶半導体層のソース
電極及びドレイン電極間の領域を介してソース電極及び
ドレイン電極を通って流れる電流を、ソース電極及びゲ
ート電極間に与える制御電圧に基き、単結晶半導体層の
ゲート電極下の領域(チャンネル領域)に於けるゲート
電極側より拡がる空乏層の拡がりを制御することにより
、制御するという電界効果トランジスタとしての機能を
呈する構成のものが提案されている。
!A縁性基板土性基板上導電型を有する単結晶半導体層
が形成され、その単結晶半導体層の表面上にソース電極
及びドレイン電極が所要の内側間間隔を保ってオー電ツ
クに附され、又単結晶半導体層の表面上に、ソース電極
及びドレイン電極間の領域に於て、ゲート電極がショッ
トキ接合を形成すべく附され又はゲート電極がゲート用
絶縁層を介して配され、而して単結晶半導体層のソース
電極及びドレイン電極間の領域を介してソース電極及び
ドレイン電極を通って流れる電流を、ソース電極及びゲ
ート電極間に与える制御電圧に基き、単結晶半導体層の
ゲート電極下の領域(チャンネル領域)に於けるゲート
電極側より拡がる空乏層の拡がりを制御することにより
、制御するという電界効果トランジスタとしての機能を
呈する構成のものが提案されている。
然し乍ら、斯る従来の電界効果トランジスタの場合、ゲ
ート電極のソース電極及びドレイン電極間を結ぶ方向の
長さくゲート電極長)が出来得る限り小であるのが、電
界効果トランジスタが基板上で占める面積を小ならしめ
る上からも望ましいにも拘らず、そのゲート電極長かゲ
ート電極の面方向の長さkよって決められ、画してその
ダート電極の面方向の一!にさを小とする屹ダート電極
を形成する上で一定の限度を有し、依ってそのゲート電
極長を小とするに一定の限度を有していたと共に、ゲー
ト電極長を所期の高精度な値を有するものとするのら画
一であっ □たO この為、上述せる従来の電界効果トランジスタの場合、
上述せる電界効果トランジスタとしての機能が優れた特
性を以って得られないという欠点を有していた。
ート電極のソース電極及びドレイン電極間を結ぶ方向の
長さくゲート電極長)が出来得る限り小であるのが、電
界効果トランジスタが基板上で占める面積を小ならしめ
る上からも望ましいにも拘らず、そのゲート電極長かゲ
ート電極の面方向の長さkよって決められ、画してその
ダート電極の面方向の一!にさを小とする屹ダート電極
を形成する上で一定の限度を有し、依ってそのゲート電
極長を小とするに一定の限度を有していたと共に、ゲー
ト電極長を所期の高精度な値を有するものとするのら画
一であっ □たO この為、上述せる従来の電界効果トランジスタの場合、
上述せる電界効果トランジスタとしての機能が優れた特
性を以って得られないという欠点を有していた。
又上述せる従来の電界効果トランジスタの場合、それが
単結晶半導体層の面方向の長さを利用せる構成を有し、
従って所謂横型構成であるので、基板上に占める面積が
大であるという欠点を有していた。
単結晶半導体層の面方向の長さを利用せる構成を有し、
従って所謂横型構成であるので、基板上に占める面積が
大であるという欠点を有していた。
依って本発明は上述せる欠点のない新規な電界効果トラ
ンジスタ及びその製法を提案せんとするもので、以下詳
述する所より明らかとなるであろう。
ンジスタ及びその製法を提案せんとするもので、以下詳
述する所より明らかとなるであろう。
先ず本願llm1番目の発IHcよる電界効果トランジ
スタの一例及びその製法の一例を、その製法の一例を以
って、l!IwAム〜Gを伴なって述べるに1例えばN
[の単結晶シリコンでなるN朦の単結晶半導体基板1を
予め用意しく第1図ム)、面してその単結晶半導体基板
1の主面2上に窓Sを有する層状体4を形成する(第1
図B)。この場合層状体4は、単結晶牛導体基板ゲステ
ンW等の導電性材でなる例えば数1!iχ〜数千1の厚
さを有する導電性層5でなり、従っ↓ て導電性層5が層状体4の窓を形成せる窓6を有し、而
して斯る窓6を有する導電性層5が単結晶半導体基板1
にこれとの間でショットキ接合71を形成すべく附され
てなる構成を有する。
スタの一例及びその製法の一例を、その製法の一例を以
って、l!IwAム〜Gを伴なって述べるに1例えばN
[の単結晶シリコンでなるN朦の単結晶半導体基板1を
予め用意しく第1図ム)、面してその単結晶半導体基板
1の主面2上に窓Sを有する層状体4を形成する(第1
図B)。この場合層状体4は、単結晶牛導体基板ゲステ
ンW等の導電性材でなる例えば数1!iχ〜数千1の厚
さを有する導電性層5でなり、従っ↓ て導電性層5が層状体4の窓を形成せる窓6を有し、而
して斯る窓6を有する導電性層5が単結晶半導体基板1
にこれとの間でショットキ接合71を形成すべく附され
てなる構成を有する。
尚斯る導電性層5は、仁れをそれ自体公知の種々の方法
によって形成し得るも、例えば単結晶半導体基板1の主
面2上にその全域に亘り電子ビーム蒸着法によりショッ
トキ接合を形成すべく導電性層を形成し、次にその導電
性層に対する窓6に対応するパターンを有するiスフを
用いたエツチング地理をなすことにより形成することが
出来る。
によって形成し得るも、例えば単結晶半導体基板1の主
面2上にその全域に亘り電子ビーム蒸着法によりショッ
トキ接合を形成すべく導電性層を形成し、次にその導電
性層に対する窓6に対応するパターンを有するiスフを
用いたエツチング地理をなすことにより形成することが
出来る。
次に単結晶半導体基板1の主面2上に例えばNgのシリ
°コン層でなるNllの半導体層8を層状体4を埋設せ
る態様を以ってそれ自体は公知のエピタキシャル成長法
によって形成する(g1 [10)。この場合半導体層
8は、単結晶半導体基I11の層状体4の窓5に臨む領
域上に於ける、窓3の内面と接触して、層状体4の上表
面より央出[最せる単結晶半導体層9と、層状体4の上
表面上に於ける、単結晶半導体層9を取囲んてこれと連
接せる多結晶半導体層10とよりなるものとして影威さ
れ、又単結晶半導体層9と、層状体4としての導電性層
5との接触領域に於てショットキ接合7aと連接せるシ
ョットキ接合7′kを形成している。
°コン層でなるNllの半導体層8を層状体4を埋設せ
る態様を以ってそれ自体は公知のエピタキシャル成長法
によって形成する(g1 [10)。この場合半導体層
8は、単結晶半導体基I11の層状体4の窓5に臨む領
域上に於ける、窓3の内面と接触して、層状体4の上表
面より央出[最せる単結晶半導体層9と、層状体4の上
表面上に於ける、単結晶半導体層9を取囲んてこれと連
接せる多結晶半導体層10とよりなるものとして影威さ
れ、又単結晶半導体層9と、層状体4としての導電性層
5との接触領域に於てショットキ接合7aと連接せるシ
ョットキ接合7′kを形成している。
次に半導体層8の上表向上に単結晶半導体層9の全てを
覆う、単結晶半導体層9と略々同じ又は単結晶半導体層
9に比し−周り大なるパターンを有する例えば81.N
4 でなるマスク層11を、それ自体は公知の例えば
OVD法を含んで形成する($11図D)。
覆う、単結晶半導体層9と略々同じ又は単結晶半導体層
9に比し−周り大なるパターンを有する例えば81.N
4 でなるマスク層11を、それ自体は公知の例えば
OVD法を含んで形成する($11図D)。
次にマスク層11をマスクとせる半導体層8に対する献
化処履により、多結晶半導体層10を酸化して絶縁化し
、依って層状体4の上表面上に、単結晶半導体層9を*
Sんでこれと連接せる、多結晶半導体層10の酸化絶縁
化されてなる絶縁層12を形成する(第1図E)。
化処履により、多結晶半導体層10を酸化して絶縁化し
、依って層状体4の上表面上に、単結晶半導体層9を*
Sんでこれと連接せる、多結晶半導体層10の酸化絶縁
化されてなる絶縁層12を形成する(第1図E)。
次にマスク層11を単結晶半導体層9上より除去しく第
1図F)、然る后単結晶半導体基板1に単結晶半導体層
?11とは反対側に於て電極1らをオーミックに附し、
又単結晶半導体層9に単結晶半導体基fj111とは反
対側に於て電極13をオーミックに附し、更に層状体4
としての導電性層5に、絶縁層12上側より、その絶縁
層12に予め穿設せる窓14を通じて外部連結用導電性
層15をオー(ツクに連結しく第1図G)、斯くて目的
とせる電界効果トランジスタUを得る。
1図F)、然る后単結晶半導体基板1に単結晶半導体層
?11とは反対側に於て電極1らをオーミックに附し、
又単結晶半導体層9に単結晶半導体基fj111とは反
対側に於て電極13をオーミックに附し、更に層状体4
としての導電性層5に、絶縁層12上側より、その絶縁
層12に予め穿設せる窓14を通じて外部連結用導電性
層15をオー(ツクに連結しく第1図G)、斯くて目的
とせる電界効果トランジスタUを得る。
以上にて本願第1番目の発明による電界効果トランジス
タの一例の製法の一例が明らかとなンジスタUの構成に
よれば、その単結晶半導体基板1及び単結晶半導体層9
が冒頭にて前述せる従来の電界効果トランジスタの単結
晶半導体層に対応し、又電極1G及び13が従来の電界
効果トランジスタのソース電極及びドレイン電極に夫々
対応し、更に層状体4としての導電性層5が従来の電界
効果トランジスタの単結晶半導体層にショットキ接合を
形成すべく附されたゲート電極〈対応せる関係で、冒頭
にて前述せる、ゲート電極が単結晶半導体層にショット
キ接合を形成すべく附されてなる構成を有する従来の電
界効果トランジスタに対応せる構成を有していること明
らかであるので、詳細説明はこれを省略するも、冒頭に
て前述せる従来の電界効果トランジスタの場合と同様に
、単結晶半導体基[1及び単結晶半導体層9を介して電
極1G及び1Sを過って流れる電流を、電極16及び層
状体4としての導電性層5間に外部連結用導電性層15
を介して与える制御電圧に基き、王として単結晶半導体
層9の層状体4の窓3内に於ける領域(チャンネル領域
)に於ける層状体4儒より拡がる(正確にはショットキ
接合7bより拡がる)空乏層の拡がりを制御することに
より、制御するという電界効果トランジスタとしての機
能を呈すること明らかである。尚その電界効果トランジ
スタとしての機能は、電極1S及び導電性層5間に与え
る制御電圧が零である場合に於て単結晶半導体層9のチ
ャンネル領域に於けるショットキ接合7bより鉱がる空
乏層がそのチャンネル領域に拡がる様に、従って電極1
S及び13を通る電流が流れない様に、導電性層5の窓
6の大いさ、単結晶千尋体層9の不純物111度等が予
め選定されていれば、所謂エンハンスメント5i4I性
を以って呈し、又電極16及び導電性層5閲に与えるI
IIJ11電圧が零である場合に於て単結晶半導体層9
のチャンネル領域に於けるショットキ接合?bより拡が
る空乏層がそのチャンネル領域の全域に拡がらない様に
、従って電極16及び15を通る電流が流れる様に、導
電性層5の窓6の太いさ、単結晶半導体層9の不純物湊
ftL勢が予め選定されていれば、所謂デプレッシ薗ン
型特性を以って呈するものである。
タの一例の製法の一例が明らかとなンジスタUの構成に
よれば、その単結晶半導体基板1及び単結晶半導体層9
が冒頭にて前述せる従来の電界効果トランジスタの単結
晶半導体層に対応し、又電極1G及び13が従来の電界
効果トランジスタのソース電極及びドレイン電極に夫々
対応し、更に層状体4としての導電性層5が従来の電界
効果トランジスタの単結晶半導体層にショットキ接合を
形成すべく附されたゲート電極〈対応せる関係で、冒頭
にて前述せる、ゲート電極が単結晶半導体層にショット
キ接合を形成すべく附されてなる構成を有する従来の電
界効果トランジスタに対応せる構成を有していること明
らかであるので、詳細説明はこれを省略するも、冒頭に
て前述せる従来の電界効果トランジスタの場合と同様に
、単結晶半導体基[1及び単結晶半導体層9を介して電
極1G及び1Sを過って流れる電流を、電極16及び層
状体4としての導電性層5間に外部連結用導電性層15
を介して与える制御電圧に基き、王として単結晶半導体
層9の層状体4の窓3内に於ける領域(チャンネル領域
)に於ける層状体4儒より拡がる(正確にはショットキ
接合7bより拡がる)空乏層の拡がりを制御することに
より、制御するという電界効果トランジスタとしての機
能を呈すること明らかである。尚その電界効果トランジ
スタとしての機能は、電極1S及び導電性層5間に与え
る制御電圧が零である場合に於て単結晶半導体層9のチ
ャンネル領域に於けるショットキ接合7bより鉱がる空
乏層がそのチャンネル領域に拡がる様に、従って電極1
S及び13を通る電流が流れない様に、導電性層5の窓
6の大いさ、単結晶千尋体層9の不純物111度等が予
め選定されていれば、所謂エンハンスメント5i4I性
を以って呈し、又電極16及び導電性層5閲に与えるI
IIJ11電圧が零である場合に於て単結晶半導体層9
のチャンネル領域に於けるショットキ接合?bより拡が
る空乏層がそのチャンネル領域の全域に拡がらない様に
、従って電極16及び15を通る電流が流れる様に、導
電性層5の窓6の太いさ、単結晶半導体層9の不純物湊
ftL勢が予め選定されていれば、所謂デプレッシ薗ン
型特性を以って呈するものである。
然し乍ら第111(DCで上述せる本発明による電界効
果トランジスタの場合、ゲート電極に対応せる層状体4
としての導電性層5の厚さによって、ソース電極及びド
レイン電極としての電極16及び13を結ぶ方向の長さ
くゲート電極長)が決められ、画してその導電性層5の
厚さは1これを冒瞑にて前述せる従来の電界効果トラン
ジスタに於てそのゲート電極の面方向の長さを出来得る
限り小とした場合に於けるそのゲート電極の面方向の長
さに比し格段的に小なる1声飄以下の如き小なる値とす
ることが容品に出来、従ってダート電極長を従来の電界
効果トランジスタに比し格段的に小なるものとすること
が容Jli(出来、又導電性層5の厚さは、これを冒g
RKて前述せる従来の電界効果トランジスタに於てその
ゲート電極の面方向の長さを高精度な値を有するものと
した場合に於けるその高IW度な値に比し格段的に高精
度な値を有するものとすることが容易に出来、従ってゲ
ート電極長を従来の電界効果トランジスタに比し格段的
出来るものである。
果トランジスタの場合、ゲート電極に対応せる層状体4
としての導電性層5の厚さによって、ソース電極及びド
レイン電極としての電極16及び13を結ぶ方向の長さ
くゲート電極長)が決められ、画してその導電性層5の
厚さは1これを冒瞑にて前述せる従来の電界効果トラン
ジスタに於てそのゲート電極の面方向の長さを出来得る
限り小とした場合に於けるそのゲート電極の面方向の長
さに比し格段的に小なる1声飄以下の如き小なる値とす
ることが容品に出来、従ってダート電極長を従来の電界
効果トランジスタに比し格段的に小なるものとすること
が容Jli(出来、又導電性層5の厚さは、これを冒g
RKて前述せる従来の電界効果トランジスタに於てその
ゲート電極の面方向の長さを高精度な値を有するものと
した場合に於けるその高IW度な値に比し格段的に高精
度な値を有するものとすることが容易に出来、従ってゲ
ート電極長を従来の電界効果トランジスタに比し格段的
出来るものである。
依って第1図Gにて上述せる本発明による電界効果トラ
ンジスタの場合、上述せる電界効果トランジスタとして
の機能を、冒頭にて前述せる従来の電界効果トランジス
タに比し優れた特性を以って得られるという大なる特徴
を有するものである。
ンジスタの場合、上述せる電界効果トランジスタとして
の機能を、冒頭にて前述せる従来の電界効果トランジス
タに比し優れた特性を以って得られるという大なる特徴
を有するものである。
又第1図にで上述せる本IJIIWIiJによる電界効
果トランジスタの場合、それが、単結晶半導体基板11
!び単結晶半導体層9の厚さを利用せる構成を有し従っ
て所謂縦型構成であるので、単結晶半導体層1[1上屹
占める面積が小であるという特徴も併せ有するものであ
る。
果トランジスタの場合、それが、単結晶半導体基板11
!び単結晶半導体層9の厚さを利用せる構成を有し従っ
て所謂縦型構成であるので、単結晶半導体層1[1上屹
占める面積が小であるという特徴も併せ有するものであ
る。
又1!1図A−Gにて上述せる本発明による電界効果ト
ランジスタの製法によれば、単結晶半導体層板1上に、
窓5を有する、導電性層5てなる層状体4を形成する工
1i(j1!1図人及びB)と、単結晶半導体層1j1
の層状体4の窓5に臨む領域上にその窓5の内面き接触
して層状体4の上表面上に央出延長せる単結晶半導体層
9を形成する工程(第1図o−p)と、単結晶半導体基
板1に電極16を、単結晶半導体層9に電極13をオー
2ツクに附す工程(第1図G)とを含んで、上述せる優
れた特徴を有する本発明による電界効果トランジスタを
容易に得ることが出来るという大なる特徴を有するもの
である。
ランジスタの製法によれば、単結晶半導体層板1上に、
窓5を有する、導電性層5てなる層状体4を形成する工
1i(j1!1図人及びB)と、単結晶半導体層1j1
の層状体4の窓5に臨む領域上にその窓5の内面き接触
して層状体4の上表面上に央出延長せる単結晶半導体層
9を形成する工程(第1図o−p)と、単結晶半導体基
板1に電極16を、単結晶半導体層9に電極13をオー
2ツクに附す工程(第1図G)とを含んで、上述せる優
れた特徴を有する本発明による電界効果トランジスタを
容易に得ることが出来るという大なる特徴を有するもの
である。
次に本JII[2番目の発明による電界効果トランジス
タの一例及びその襲法の一例を以って、II2図A〜J
を伴なって述べるに、第1図A〜Gとの対応部分には同
一符号を附して詳細説明はこれを省略するも、例えばN
型の単結晶シリコンてなるNWの単結晶半導体基板1を
予め用意しく1112図人)、而してその単結晶半導体
基板1の主面2上にその全域に亘り例えばS 1 、N
4でなる絶縁層21をそれ自体は公知の例えばOVD法
によって形成する(第2図B)。
タの一例及びその襲法の一例を以って、II2図A〜J
を伴なって述べるに、第1図A〜Gとの対応部分には同
一符号を附して詳細説明はこれを省略するも、例えばN
型の単結晶シリコンてなるNWの単結晶半導体基板1を
予め用意しく1112図人)、而してその単結晶半導体
基板1の主面2上にその全域に亘り例えばS 1 、N
4でなる絶縁層21をそれ自体は公知の例えばOVD法
によって形成する(第2図B)。
次に絶縁層21上番こ、窓6を有する、例えば導電性の
附されてなる多結晶シリコン層、アルミエラ五層等の導
電性層5をそれ自体は公知の例えばOVD法、エツチン
グ法を含む工程をとって形成する(第2図0)。
附されてなる多結晶シリコン層、アルミエラ五層等の導
電性層5をそれ自体は公知の例えばOVD法、エツチン
グ法を含む工程をとって形成する(第2図0)。
次に導電性層5に対する酸化処理により導電性層5の窓
6の内面上及び上表面上#c町えば数拾〜数百1の厚さ
を有する導電性層5の材料の酸化物層てなる導電性層5
の窓6と同心的な窓22を有する絶縁層23を形成する
(第2図D)。
6の内面上及び上表面上#c町えば数拾〜数百1の厚さ
を有する導電性層5の材料の酸化物層てなる導電性層5
の窓6と同心的な窓22を有する絶縁層23を形成する
(第2図D)。
この場合導電性層5の膓6は、その内容が酸化されるC
とくより、その酸化前のra6に比し僅かに大となって
いるものである。又この場合の酸化処理は、導電性層5
が多結晶シリコンでなる場合絶縁層25が8102
を主成分とせるものとして得られる熱酸化処理とし得、
又導電性層がAjてなる場合絶縁層23がAt 205
を主成分とせるものとして得られる陽極化成処理とし得
る。
とくより、その酸化前のra6に比し僅かに大となって
いるものである。又この場合の酸化処理は、導電性層5
が多結晶シリコンでなる場合絶縁層25が8102
を主成分とせるものとして得られる熱酸化処理とし得、
又導電性層がAjてなる場合絶縁層23がAt 205
を主成分とせるものとして得られる陽極化成処理とし得
る。
次に窓22を有する絶縁層23をマスクとせる絶縁層2
1に対するエツチング処理により絶縁層21に絶縁層2
3の窓22と略々一致せる窓24を形成しく第2図B)
、斯くて単結晶牛導体基、[1上に、窓24を有する絶
縁層21及び窓22を有する絶縁層25でなる慾25を
有する絶縁層26にて埋設されてなる導電性層5てなる
窓25による窓3を有する層状体4を形成する。
1に対するエツチング処理により絶縁層21に絶縁層2
3の窓22と略々一致せる窓24を形成しく第2図B)
、斯くて単結晶牛導体基、[1上に、窓24を有する絶
縁層21及び窓22を有する絶縁層25でなる慾25を
有する絶縁層26にて埋設されてなる導電性層5てなる
窓25による窓3を有する層状体4を形成する。
次に、第1[10ICて上述せると同様に、単結晶半導
体基板1の主112上に、Nllの半導体層8を、層状
体4を埋設せる態様を以って形成し、斯くて半導体層8
を、単結晶半導体基板1の層状体4の窓3に臨む領域上
に於ける、窓3の内面と接触して層状体4の上面上より
突出延長せる単結晶半導体層9と、層状体4の上表面上
に於ける、単結晶半導体層9を取囲んでこれと連接せる
多結晶半導体層10とよりなるものとして形成する(第
2図F)。
体基板1の主112上に、Nllの半導体層8を、層状
体4を埋設せる態様を以って形成し、斯くて半導体層8
を、単結晶半導体基板1の層状体4の窓3に臨む領域上
に於ける、窓3の内面と接触して層状体4の上面上より
突出延長せる単結晶半導体層9と、層状体4の上表面上
に於ける、単結晶半導体層9を取囲んでこれと連接せる
多結晶半導体層10とよりなるものとして形成する(第
2図F)。
次に半導体層8の上置面上に、第1図りにて上述せると
同様に、マスク層11を形成しく第2図G)、続いてそ
のiスフ層11をiスフとせる半導体層8に対する酸化
処理により、第1図1にて上述せると同様に、層状体4
上に単結晶半導体層9を取囲んでこれと連接せる絶縁層
12を形成しく第2図H)、続いて第1図Fにて上述せ
ると同様にマスタ層11を除去しく第2図I)、然る后
、第1WAGにて上述せると同様に、単結晶半導体基板
1及び単結晶半導体層9に夫々電極1B及び15を附し
、又導電性層5に絶縁層12及び23に予め穿設せる窓
14を介して外部連結用層15を連結しく第2EJ)、
斯くて目的とせる電界効果トランジスタUを得る。
同様に、マスク層11を形成しく第2図G)、続いてそ
のiスフ層11をiスフとせる半導体層8に対する酸化
処理により、第1図1にて上述せると同様に、層状体4
上に単結晶半導体層9を取囲んでこれと連接せる絶縁層
12を形成しく第2図H)、続いて第1図Fにて上述せ
ると同様にマスタ層11を除去しく第2図I)、然る后
、第1WAGにて上述せると同様に、単結晶半導体基板
1及び単結晶半導体層9に夫々電極1B及び15を附し
、又導電性層5に絶縁層12及び23に予め穿設せる窓
14を介して外部連結用層15を連結しく第2EJ)、
斯くて目的とせる電界効果トランジスタUを得る。
以上にて本願第2番目の発明による電界効果トランジス
タの一例の製法の一例が明らかとなったが、その製法に
よって得られる。112図Jに示す本願第2番目の発明
による電界効果トランジスタUの構成によれば、その単
結晶半導体基板1及び単結晶半導体層9が冒頭にて前述
せる従来の電界効果トランジスタの単結晶半導体層に対
応し、又電極1G及び15が従来の電界効 □果
トランジスタのソース電極及びドレイン電極に夫々対応
し、更に層状体4を構成せる導電性層5が従来の電界効
果トランジスタの単結晶半導体層上にゲート用絶縁層を
介して配されたゲト電極に対応し、尚更に層状体4を構
成せる絶縁層23の導電性層5の窓6の白画上の領域が
従来の電界効果トランジスタのゲート用絶縁層に対応せ
る関係で、冒頭にて前述せる、ゲート電極が単結晶半導
体層上にゲート用絶縁層を介して配されてなる構成を有
する従来の電界効果トランジスタに対応せる構成を有し
ていること明らかであるので、詳細説明はこれを省略す
るも、冒INKて前述せる従来の電界効果トランジスタ
の場合と同様に、単結晶半導体基板1及び導電性層5関
に外部連結用導電性層15を介して与える制御電圧に基
き、主として単結晶半導体層9の層状体4の窓s内に於
ける領域(チャンネル領域)に於ける層状体418より
拡がる(正確には導電性層5より絶縁層23の導電性層
5の窓6の内m上の領域を介して拡がる)空乏層の拡が
りを制御することkより、制御するという電界効果トラ
ンジスタとしての機能を呈すること明らかである。尚そ
の電界効果トランジスタとしての機能は、第1図Gにて
前述せる本発! 明の電界効果トランジスタにつき前述せると同様に、導
電性層5の窓60大いさ、単結晶半導体層9の不純物濃
度等を予め選定することによリエンハンスメン)型%性
又はデプレッション型特性を以って呈するものである。
タの一例の製法の一例が明らかとなったが、その製法に
よって得られる。112図Jに示す本願第2番目の発明
による電界効果トランジスタUの構成によれば、その単
結晶半導体基板1及び単結晶半導体層9が冒頭にて前述
せる従来の電界効果トランジスタの単結晶半導体層に対
応し、又電極1G及び15が従来の電界効 □果
トランジスタのソース電極及びドレイン電極に夫々対応
し、更に層状体4を構成せる導電性層5が従来の電界効
果トランジスタの単結晶半導体層上にゲート用絶縁層を
介して配されたゲト電極に対応し、尚更に層状体4を構
成せる絶縁層23の導電性層5の窓6の白画上の領域が
従来の電界効果トランジスタのゲート用絶縁層に対応せ
る関係で、冒頭にて前述せる、ゲート電極が単結晶半導
体層上にゲート用絶縁層を介して配されてなる構成を有
する従来の電界効果トランジスタに対応せる構成を有し
ていること明らかであるので、詳細説明はこれを省略す
るも、冒INKて前述せる従来の電界効果トランジスタ
の場合と同様に、単結晶半導体基板1及び導電性層5関
に外部連結用導電性層15を介して与える制御電圧に基
き、主として単結晶半導体層9の層状体4の窓s内に於
ける領域(チャンネル領域)に於ける層状体418より
拡がる(正確には導電性層5より絶縁層23の導電性層
5の窓6の内m上の領域を介して拡がる)空乏層の拡が
りを制御することkより、制御するという電界効果トラ
ンジスタとしての機能を呈すること明らかである。尚そ
の電界効果トランジスタとしての機能は、第1図Gにて
前述せる本発! 明の電界効果トランジスタにつき前述せると同様に、導
電性層5の窓60大いさ、単結晶半導体層9の不純物濃
度等を予め選定することによリエンハンスメン)型%性
又はデプレッション型特性を以って呈するものである。
然し乍ら第2図Jにて上述せる本発明による電界効果ト
ランジスタの場合も、第1図Gにて上述せる本発明によ
る電界効果トランジスタの場合と同様に、ゲート電極に
対応せる層状体4を構成せる導電性層5の厚さによって
、ソース電極及びドレイン電極としての電極16及び1
5を結ぶ方向の長さくゲート電極長)が決められている
ので、詳細説明はこれを省略するも、#11図Gにて上
述せる本発明による電界効果トランジスタの場合と同様
に1ゲート電極長を従来の電界効果トランジスタに比し
格段的に小なるものとすることが容易に出来、且ゲート
電極長を従来の電界効果トランジスタに比し格段的に高
精度な値を有するものとすることが容易に出来、依って
上述せる電界効果トランジスタとしての機能を従来の電
界効果トランジスタに比し優れた特徴を以って呈し、又
tM1図Gにて上述せる本発明による電界効果トランジ
スタと同様に所論縦型構成であるので、単結晶半導体基
板1#c占める面積か小である等の大なる特徴を有する
ものである。
ランジスタの場合も、第1図Gにて上述せる本発明によ
る電界効果トランジスタの場合と同様に、ゲート電極に
対応せる層状体4を構成せる導電性層5の厚さによって
、ソース電極及びドレイン電極としての電極16及び1
5を結ぶ方向の長さくゲート電極長)が決められている
ので、詳細説明はこれを省略するも、#11図Gにて上
述せる本発明による電界効果トランジスタの場合と同様
に1ゲート電極長を従来の電界効果トランジスタに比し
格段的に小なるものとすることが容易に出来、且ゲート
電極長を従来の電界効果トランジスタに比し格段的に高
精度な値を有するものとすることが容易に出来、依って
上述せる電界効果トランジスタとしての機能を従来の電
界効果トランジスタに比し優れた特徴を以って呈し、又
tM1図Gにて上述せる本発明による電界効果トランジ
スタと同様に所論縦型構成であるので、単結晶半導体基
板1#c占める面積か小である等の大なる特徴を有する
ものである。
又第2図ム〜Jにて上述せる本発明による電界効果トラ
ンジスタの製法によれば、単結晶半導体基@1上に、窓
6を有する、絶縁層26にて層設されてなる導電性層5
でなる層状体4を形成する工1m(第1Eム〜G)と、
単結晶半導体基板1の層状体4の窓6に臨む領域上にそ
の窓5の内向と接触して層状体4の上表面上に突出延長
せる単結晶半導体層9を形成する工程(第2!1l−I
)と、単結晶半導体基板1に電極16を、単結晶半導体
層9に電ff113をオーイックに附す工程(第2図J
)六を含んで、上述せる優れた特徴を有する本発明によ
る電界効果トランジスタを容易に得ることが出来るとい
う大なる特徴を有するものである。
ンジスタの製法によれば、単結晶半導体基@1上に、窓
6を有する、絶縁層26にて層設されてなる導電性層5
でなる層状体4を形成する工1m(第1Eム〜G)と、
単結晶半導体基板1の層状体4の窓6に臨む領域上にそ
の窓5の内向と接触して層状体4の上表面上に突出延長
せる単結晶半導体層9を形成する工程(第2!1l−I
)と、単結晶半導体基板1に電極16を、単結晶半導体
層9に電ff113をオーイックに附す工程(第2図J
)六を含んで、上述せる優れた特徴を有する本発明によ
る電界効果トランジスタを容易に得ることが出来るとい
う大なる特徴を有するものである。
尚上述に於ては本願第1及び第2番目の発明による電界
効果トランジスタの夫々及びそれ等の製法の夫々につき
一例を述べたに留まり、例えば、製法でみて、単結晶半
導体層9を形成する工程に於て、半導体層8の多結晶半
導体層10より形成される絶縁層12を、半導体層8に
対する綬化処理をなして形成するに代え、半導体層8に
、対するOr等の半絶縁化し得る材料の導入処理をなし
て形成すること、又絶縁層12を有しない構成とすべく
多結晶半導体層10を除去すること、更に電極13が単
結晶半導体層9に低い抵抗を以ってオーミックに附され
てなれ構成を得べく、予めマスク11に不純物を導入し
置き、そのマスク11より単結晶牛 ”導体層9の
上表ii[I@に不純物餞を導入せしめ、依って単結晶
半導体層9内にその上表面側に訃て層状体4の窓3内の
領域に比し、高い不純物濃度を有する領域を形成するこ
とも出来、又電極16及び13間の単結晶半導体基板1
での抵抗を出来得る限り小とすべく、単結晶半導体基板
1を、高不純物濃度を有する単結晶半導体基板本体上に
低不純物機度を有する単結晶半導体層が形成されてなる
構成とすることも出来、勿論単結晶半導体層9をP@と
することも出来、その他事発明の精神を脱することなし
に種々の変型変更をなし得るであろう。
効果トランジスタの夫々及びそれ等の製法の夫々につき
一例を述べたに留まり、例えば、製法でみて、単結晶半
導体層9を形成する工程に於て、半導体層8の多結晶半
導体層10より形成される絶縁層12を、半導体層8に
対する綬化処理をなして形成するに代え、半導体層8に
、対するOr等の半絶縁化し得る材料の導入処理をなし
て形成すること、又絶縁層12を有しない構成とすべく
多結晶半導体層10を除去すること、更に電極13が単
結晶半導体層9に低い抵抗を以ってオーミックに附され
てなれ構成を得べく、予めマスク11に不純物を導入し
置き、そのマスク11より単結晶牛 ”導体層9の
上表ii[I@に不純物餞を導入せしめ、依って単結晶
半導体層9内にその上表面側に訃て層状体4の窓3内の
領域に比し、高い不純物濃度を有する領域を形成するこ
とも出来、又電極16及び13間の単結晶半導体基板1
での抵抗を出来得る限り小とすべく、単結晶半導体基板
1を、高不純物濃度を有する単結晶半導体基板本体上に
低不純物機度を有する単結晶半導体層が形成されてなる
構成とすることも出来、勿論単結晶半導体層9をP@と
することも出来、その他事発明の精神を脱することなし
に種々の変型変更をなし得るであろう。
第1Eム〜Gは本願第111目の発明による電界効果ト
ランジスタの一例及びその製法の一例を、その製法の一
例を以って示す、その製法の一例の順次の工程に於ける
路線的断面図、第2図A−Jは本願112番目の発明に
よる電界効果トランジスタの一例及びその製法の一例を
、その製法の一例を以って示す、その製法の一例の順次
の工程に於ける路線的断面図である。 図中、1は単結晶半導体基板、3は窓、4は層状体、5
は導電性層、6は窓、71L及び7bはショットキ接合
、8は半導体層、9は単結晶半導体層、10は多結晶半
導体層、11はマスク層、13及び16は電極、15は
外部連結用導電性層、21は絶縁層、22.24及び2
5は窓、25及び26は絶縁層を夫々示す。 出願人 日本電信電話公社
ランジスタの一例及びその製法の一例を、その製法の一
例を以って示す、その製法の一例の順次の工程に於ける
路線的断面図、第2図A−Jは本願112番目の発明に
よる電界効果トランジスタの一例及びその製法の一例を
、その製法の一例を以って示す、その製法の一例の順次
の工程に於ける路線的断面図である。 図中、1は単結晶半導体基板、3は窓、4は層状体、5
は導電性層、6は窓、71L及び7bはショットキ接合
、8は半導体層、9は単結晶半導体層、10は多結晶半
導体層、11はマスク層、13及び16は電極、15は
外部連結用導電性層、21は絶縁層、22.24及び2
5は窓、25及び26は絶縁層を夫々示す。 出願人 日本電信電話公社
Claims (1)
- 【特許請求の範囲】 t4曽晶半導体基板と、該単結晶半導体基板上に形成さ
れた窓を有する層状体と、上記単結晶半導体基板の上記
11[ic臨む領域上に形成された上記窓の内向と接触
して上記層状体の上表面より央出廷長せる単結晶半導体
層とを具備し、上記層状体が導電性層でなり、上記単結
晶半導体層1[K、第1の電極が、上記単結晶半導体層
にJI2の電極がオー(ツクに附されてなる事を特徴と
する電界効果トランジスタ。 1 単結晶半導体基板上に、窓を有する、導電性層でな
る層状体を形成する工程と、 上記単結晶半導体基板の上記窓に臨む領域上に上記窓の
内面と接触して上記層状体の上表面より央出延畏せる単
結晶半導体層を形成するニーと、 上記単結晶半導体基板に、#11の電極を、上記単結晶
半導体層に第2の電極をオーζツクに附す工程とを含む
事を特徴とする電界効果トランジスタの製法。 五 単結晶半導体基板と、諌単結晶半導体基板上に形成
された窓を有する層状体と、上記単結晶半導体基板の上
記窓に臨む領域上に形成された上記窓の内面と接触して
上記層状体の上表面より突出嶌長せる単結晶半導体層と
を具備し、上記層状体が絶縁層にて埋設されてなる導電
性層でなり、上記単結晶半導体基板に第1の電極が、上
記単結晶半導体層に第2の電極がオーζツクに連結され
てなる事を畳黴とする電界効果トランジスタ。 4 単結晶半導体基板上に、窓を有する、絶縁層にて置
設されてなる導電性層でなる層状体を形成する工程と、 上記単結晶半導体基板の上記窓に臨む領域上に上記窓の
内面と接触して上記層状体の上I!面より央出廷長せる
単結晶半導体層を形威する工程と、 上記単結晶半導体基板に第1の電極を、上記単結晶半導
体層に第2の電極をオー建ツクに附す工程とを含む事を
特徴とする電界効果トランジスタの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105828A JPS587879A (ja) | 1981-07-06 | 1981-07-06 | 電界効果トランジスタ及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105828A JPS587879A (ja) | 1981-07-06 | 1981-07-06 | 電界効果トランジスタ及びその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587879A true JPS587879A (ja) | 1983-01-17 |
Family
ID=14417908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105828A Pending JPS587879A (ja) | 1981-07-06 | 1981-07-06 | 電界効果トランジスタ及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587879A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63178675U (ja) * | 1987-05-11 | 1988-11-18 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5074384A (ja) * | 1973-11-01 | 1975-06-19 | ||
| JPS5131179A (ja) * | 1974-09-11 | 1976-03-17 | Fujitsu Ltd | Denkaikokagatahandotaisochi |
| JPS5132186A (en) * | 1974-09-11 | 1976-03-18 | Matsushita Electric Industrial Co Ltd | Denkaikokatoranjisuta |
-
1981
- 1981-07-06 JP JP56105828A patent/JPS587879A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5074384A (ja) * | 1973-11-01 | 1975-06-19 | ||
| JPS5131179A (ja) * | 1974-09-11 | 1976-03-17 | Fujitsu Ltd | Denkaikokagatahandotaisochi |
| JPS5132186A (en) * | 1974-09-11 | 1976-03-18 | Matsushita Electric Industrial Co Ltd | Denkaikokatoranjisuta |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63178675U (ja) * | 1987-05-11 | 1988-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3436623A (en) | Insulated gate field effect transistor with plural overlapped gates | |
| JPS60160170A (ja) | 薄膜トランジスタ | |
| US5905294A (en) | High rated voltage semiconductor device with floating diffusion regions | |
| EP0020929A1 (en) | Improvements relating to field effect transistors | |
| JPS5873156A (ja) | 半導体装置 | |
| JPH01123476A (ja) | 半導体装置およびその製法 | |
| JPH0494576A (ja) | 縦型パワーmos fet | |
| JPS587879A (ja) | 電界効果トランジスタ及びその製法 | |
| JP2000208757A (ja) | 絶縁ゲ―ト型半導体装置及びその製法 | |
| US3344322A (en) | Metal-oxide-semiconductor field effect transistor | |
| US3700976A (en) | Insulated gate field effect transistor adapted for microwave applications | |
| US5115287A (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
| JPS5889865A (ja) | 絶縁ゲ−ト型半導体装置及びその製造法 | |
| JP2000164855A (ja) | 絶縁ゲート型半導体装置及びその製法 | |
| US3946415A (en) | Normally off schottky barrier field effect transistor and method of fabrication | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPH04294585A (ja) | 縦型mos半導体装置の製造方法 | |
| JP2988020B2 (ja) | 半導体イオンセンサ | |
| JPS61284969A (ja) | 電界効果型トランジスタの製法 | |
| JPS58197882A (ja) | 半導体装置の製造方法 | |
| JPH05183166A (ja) | Soi型半導装置および製造方法 | |
| JPH05152332A (ja) | Mosトランジスタおよびその製造方法 | |
| JPS61123172A (ja) | 固体撮像装置 | |
| JPS63307775A (ja) | キャパシタおよびその製造方法 | |
| JPH0653310A (ja) | 半導体装置およびその製造方法 |