JPS587930A - 電流切換型論理集積回路 - Google Patents
電流切換型論理集積回路Info
- Publication number
- JPS587930A JPS587930A JP10538481A JP10538481A JPS587930A JP S587930 A JPS587930 A JP S587930A JP 10538481 A JP10538481 A JP 10538481A JP 10538481 A JP10538481 A JP 10538481A JP S587930 A JPS587930 A JP S587930A
- Authority
- JP
- Japan
- Prior art keywords
- group
- logical
- standard voltage
- gate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、集積回路に係り、特に電流切換型論理集積回
路に関する。
路に関する。
電流切換型論理回路は、高速の動作が可能で広く利用さ
れている。
れている。
第１図は、電流切換型論理回路により構成された最も簡
単なゲートの一例を示す。
単なゲートの一例を示す。
トランジスター１１１と１１２は対をなし、電流源１２
１の電流をスイッチする。
１の電流をスイッチする。
端子１３３には、基準電圧Ｖｒｅｆが印加されており、
トランジスタ１１１０ベース（端子１３２）に印加され
る信号電圧と上記基準電圧との電位の高低によって、ス
イッチ動作が行なわれ、端子１３１゜１３４ には、そ
れぞれ”ｔｉｔ圧源（■ｃｃ、ＶＫＫ）Ｉｃ接続される
。
トランジスタ１１１０ベース（端子１３２）に印加され
る信号電圧と上記基準電圧との電位の高低によって、ス
イッチ動作が行なわれ、端子１３１゜１３４ には、そ
れぞれ”ｔｉｔ圧源（■ｃｃ、ＶＫＫ）Ｉｃ接続される
。
素子１０１，１０２はたとえば抵抗からなる負荷であり
、論理振幅の大きさは、この負荷と負荷電流による電位
降下で決まり、負荷電流の大きさは、はとんど電流源１
２１の電流値で決まるので、出力端子１３５には、一定
の論！Ｉｉ ４ａ幅が現われる。
、論理振幅の大きさは、この負荷と負荷電流による電位
降下で決まり、負荷電流の大きさは、はとんど電流源１
２１の電流値で決まるので、出力端子１３５には、一定
の論！Ｉｉ ４ａ幅が現われる。
第２図は、従来広く用いられている電流切換型論理集積
回路の基準電圧の供給方法を示す。
回路の基準電圧の供給方法を示す。
集積回路１１は入力段の論理ゲート群Ｇｌ、 内部か
ら入力信号を受け、内部に出力を発生する論理ゲート群
Ｑｚ、 内部から信号を受け、出力を外部に伝達する
出力段の論理ゲート群Ｇ ３．入力端子群１２．出力端
子群１３を含む。
ら入力信号を受け、内部に出力を発生する論理ゲート群
Ｑｚ、 内部から信号を受け、出力を外部に伝達する
出力段の論理ゲート群Ｇ ３．入力端子群１２．出力端
子群１３を含む。
外部供給の基準電圧Ｖｒｅｆ は、入力段の論理ゲー
ト群Ｇ１だけに供給され、入力端子群１２で受信する入
力信号を受け、論理動作をさせる。
ト群Ｇ１だけに供給され、入力端子群１２で受信する入
力信号を受け、論理動作をさせる。
入力段以外の論理部すなわち論理ゲート群Ｇ２゜Ｇ３は
基準電圧を集積回路内部に設けられた基準電圧発生部１
４で発生させた基準電圧を供給し、論理動作を行なわせ
る。
基準電圧を集積回路内部に設けられた基準電圧発生部１
４で発生させた基準電圧を供給し、論理動作を行なわせ
る。
このような電流切換型論理集積回路の基準電圧の供給方
法によれば、外部信号電圧と内部信号電圧を独立して設
定できるので、外部信号に対しては、外部信号電圧の中
心値付近に、外部供給基準電圧を設定し、内部信号に対
しては内部信号電圧の中心値付近に内部発生基準電圧を
設定し、論理動作を行なわせることが可能で、かつ集積
回路製造上の変動、温度変動、電源電圧変動を相殺する
よう設定し得るので、内部信号振幅を減じても所望の雑
音余裕を持たせることができ、低電力化が図れる利点が
あった。
法によれば、外部信号電圧と内部信号電圧を独立して設
定できるので、外部信号に対しては、外部信号電圧の中
心値付近に、外部供給基準電圧を設定し、内部信号に対
しては内部信号電圧の中心値付近に内部発生基準電圧を
設定し、論理動作を行なわせることが可能で、かつ集積
回路製造上の変動、温度変動、電源電圧変動を相殺する
よう設定し得るので、内部信号振幅を減じても所望の雑
音余裕を持たせることができ、低電力化が図れる利点が
あった。
−しかし、近年、集積回路の高集積化が著しく進み、第
２図に示す論理ゲート群Ｇ２のゲート数が入力段のゲー
ト群Ｑ１． 出力段のゲート群Ｇ３のゲート数に比較
し、大幅に増加した。
２図に示す論理ゲート群Ｇ２のゲート数が入力段のゲー
ト群Ｑ１． 出力段のゲート群Ｇ３のゲート数に比較
し、大幅に増加した。
内部基準電圧発生回路は、ファンアウト数を増加すると
、過渡時に発生する雑音が増大し、かつ駆動能力に限界
があるため速度が遅くなる。そこで、一定のファンアウ
ト数に限定して論理ゲートを駆動している。そのため、
論理ゲート群Ｇ２．Ｇ３のゲート数に比例して、必要と
なる内部基準電圧発生回路数も増加するので、内部信号
振幅減少による低電力化を図っても、内部基準電圧発生
回路の消費電力が増加するので、チップ全体としては低
消費電力化が進まない欠点があった。
、過渡時に発生する雑音が増大し、かつ駆動能力に限界
があるため速度が遅くなる。そこで、一定のファンアウ
ト数に限定して論理ゲートを駆動している。そのため、
論理ゲート群Ｇ２．Ｇ３のゲート数に比例して、必要と
なる内部基準電圧発生回路数も増加するので、内部信号
振幅減少による低電力化を図っても、内部基準電圧発生
回路の消費電力が増加するので、チップ全体としては低
消費電力化が進まない欠点があった。
本発明は、内部基準電圧発生回路の等価ファンアウト数
を増加させることにより上記欠点を解消し、低消費電力
化を実現することのできる電流切換型論理集積回路を提
供するものである。
を増加させることにより上記欠点を解消し、低消費電力
化を実現することのできる電流切換型論理集積回路を提
供するものである。
本発明の電流切換型論理集積回路は、論理上、同時に基
準電圧側トランジスターが導通しない論理ゲート群を選
択し、選択された一定数以内のゲート群毎に、同一の基
準電圧発生回路より論理動作のだめの基準電圧を供給す
ることを特徴とする。
準電圧側トランジスターが導通しない論理ゲート群を選
択し、選択された一定数以内のゲート群毎に、同一の基
準電圧発生回路より論理動作のだめの基準電圧を供給す
ることを特徴とする。
以下、実施例により詳細に説明する。
第３図は、第２図に対応する本発明の一実施例を示すも
ので、集積回路２１は入力段の論理ゲート群Ｑｌ、
内部から入力信号を受け、内部に出力を発生する論理ゲ
ート群Ｇ２． 内部から信号を受け、出力を外部に伝
達する出力段の論理ゲー）ＧＳ。
ので、集積回路２１は入力段の論理ゲート群Ｑｌ、
内部から入力信号を受け、内部に出力を発生する論理ゲ
ート群Ｇ２． 内部から信号を受け、出力を外部に伝
達する出力段の論理ゲー）ＧＳ。
入力端子群２２．出力端子群２３を含む。
外部供給の基準電圧Ｖｒｅｆ は入力段の論理ゲート
群Ｇ１だけに供給され、入力端子群２２で受信する入力
信号を受は論理動作を行なう。
群Ｇ１だけに供給され、入力端子群２２で受信する入力
信号を受は論理動作を行なう。
入力段以外の論理部すなわち論理ゲート群Ｇ２．Ｇ３は
基準電圧を集積回路内部に設けられた基準電圧発生回路
２４で発生した基準電圧を供給し論理動作を行なうが、
論理ゲート群Ｇ２．Ｇ３を更に、Ｇ２！。
基準電圧を集積回路内部に設けられた基準電圧発生回路
２４で発生した基準電圧を供給し論理動作を行なうが、
論理ゲート群Ｇ２．Ｇ３を更に、Ｇ２！。
Ｇ２２．Ｇ３１．Ｇ：ｔ２のように、同時に基準電圧側
トランジスターが導通しないゲート群に分類し、各々の
内部基準電圧発生回路が、論理上、同時に基準電圧側ト
ランジスターが導通しない論理ゲートを選択して、論理
ゲート群を駆動するので、内部５− 基準電圧発生回路のファンアウト数を増大することがで
き、従来例のように、−律に内部基準電圧発生回路のフ
ァンアウト数を設定し、基準電圧を供給する方法に比べ
、必要となる内部基準電圧発生回路数を減少できるので
、消費電力を低減することができる。
トランジスターが導通しないゲート群に分類し、各々の
内部基準電圧発生回路が、論理上、同時に基準電圧側ト
ランジスターが導通しない論理ゲートを選択して、論理
ゲート群を駆動するので、内部５− 基準電圧発生回路のファンアウト数を増大することがで
き、従来例のように、−律に内部基準電圧発生回路のフ
ァンアウト数を設定し、基準電圧を供給する方法に比べ
、必要となる内部基準電圧発生回路数を減少できるので
、消費電力を低減することができる。
上記内部基準電圧発生回路としては周知の定電圧回路、
分圧回路等を用いて構成できることは言うまでもない。
分圧回路等を用いて構成できることは言うまでもない。
以上説明したように、本発明によれば、電流切換型論理
集積回路の利点である高速で各種変動に対して安定動作
可能な特性をそこなうことなく低消費電力化を図ること
ができる。
集積回路の利点である高速で各種変動に対して安定動作
可能な特性をそこなうことなく低消費電力化を図ること
ができる。
なお上述の実施例では、論理動作のための基準電位は１
つだけの場合を示したが、必要に応じ複数の基準電位を
用いることも任意である。
つだけの場合を示したが、必要に応じ複数の基準電位を
用いることも任意である。
第１図は電流切換型論理回路の最も簡単な論理ゲートを
示す図、第２図は従来の電流切換型論理＝６− 集積回路の基準電圧の供給方法を示す図、第３図は本発
明による基準電圧の供給方法を示す図である。 ＶＣＣ，ＶＥＲ−−−電源端子、ｌ １ 、２１ ・−
・集積回路、１２．２２・・・入力端子群、１３．２３
・・・出力端子群。 代理人 弁理士 内 原 晋 ７− 栢１０
示す図、第２図は従来の電流切換型論理＝６− 集積回路の基準電圧の供給方法を示す図、第３図は本発
明による基準電圧の供給方法を示す図である。 ＶＣＣ，ＶＥＲ−−−電源端子、ｌ １ 、２１ ・−
・集積回路、１２．２２・・・入力端子群、１３．２３
・・・出力端子群。 代理人 弁理士 内 原 晋 ７− 栢１０
Claims (1)
- 電流切換型論理集積回路において、論理上同時に基準電
圧側トランジスターが導通しない論理ゲート群を選択し
、選択された一定数以内のゲート群毎に同一の基準電圧
発生回路より、論理動作のための基準電圧を供給するこ
とを特徴とする電流切換型論理集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10538481A JPS587930A (ja) | 1981-07-06 | 1981-07-06 | 電流切換型論理集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10538481A JPS587930A (ja) | 1981-07-06 | 1981-07-06 | 電流切換型論理集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS587930A true JPS587930A (ja) | 1983-01-17 |
| JPH03810B2 JPH03810B2 (ja) | 1991-01-09 |
Family
ID=14406167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10538481A Granted JPS587930A (ja) | 1981-07-06 | 1981-07-06 | 電流切換型論理集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587930A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095540U (ja) * | 1983-12-08 | 1985-06-29 | 石川島播磨重工業株式会社 | ナトリウム配管の漏洩検出装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580921A (en) * | 1978-11-21 | 1980-06-18 | Fujitsu Ltd | Unifying system for power consumption |
-
1981
- 1981-07-06 JP JP10538481A patent/JPS587930A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580921A (en) * | 1978-11-21 | 1980-06-18 | Fujitsu Ltd | Unifying system for power consumption |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095540U (ja) * | 1983-12-08 | 1985-06-29 | 石川島播磨重工業株式会社 | ナトリウム配管の漏洩検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03810B2 (ja) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008052B1 (ko) | 반도체 집적회로 장치 | |
| JPH055407B2 (ja) | ||
| EP0239059A2 (en) | Logical circuit | |
| JPH11353045A (ja) | バンドギャップ型基準電圧発生回路 | |
| JPS63240125A (ja) | ＢｉＭＯＳ論理回路 | |
| JPH04130770A (ja) | 半導体集積回路 | |
| JPS6468021A (en) | Logic circuit | |
| JPS587930A (ja) | 電流切換型論理集積回路 | |
| US4435656A (en) | Phase inverter circuit | |
| JPH02237309A (ja) | 出力バツフア | |
| US4613774A (en) | Unitary multiplexer-decoder circuit | |
| JPH02146761A (ja) | 半導体集積回路装置 | |
| JPH02280412A (ja) | バイ・ｍｏｓ半導体集積回路 | |
| JPS60158723A (ja) | インバ−タ回路 | |
| JPH0355912A (ja) | ヒステリシス回路 | |
| JP2626915B2 (ja) | 出力バツフア回路 | |
| JPS60165117A (ja) | Ｃｍｏｓ出力回路 | |
| JPH0136291B2 (ja) | ||
| JP2779581B2 (ja) | マイクロプロセッサー用のリセット信号発生回路 | |
| JPS63240207A (ja) | 出力バツフア回路 | |
| JPH01140809A (ja) | Ｃｍｏｓ型集積回路 | |
| JP3086977B2 (ja) | 半導体集積回路装置 | |
| JPS62254522A (ja) | 半導体論理回路 | |
| JPS59219014A (ja) | 論理回路 | |
| JPS60257624A (ja) | 相補型ゲ−ト回路 |