JPS5880718A - 基準電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は回路の電源′也汁変動、周囲温度の変化に対
して無関係な一定の電圧を作り出すための基準電圧発生
回路に関するものである。

第１図に従来の基準電圧発生回路を示し、第２区１にそ
の基本回路を示す。第１図は半導体集積回路で製造され
た基準電圧発生回路で、端子１゛１は、抵抗等の負何回
路を介してこの回路を動作させる電源に接続され、端子
゛ｒ２は、亀諒の一端である接地端子として接続される
。なお、第１図での出力端子すなわち基準電圧が出力さ
れる端子は端子Ｔ１であり、この回路を動作させる電源
供給端子としての機能か兼ねられた端子となっている。

第２図は前記第１図の回路における基本的な動作をさせ
る素子について抜き出したもので、従来の基準電圧発生
回路の基本回路である。ここでは、本発明の基礎となっ
た動作原理を説明するため、第２図の回路によって説明
する。第２図においてトランジスタＱ１は相対的に大き
い電流密度で動作させる。これに対しトランジスタＱ２
の電流密度は１／１０の電流で動作させ、この二つのト
ランここでトランジスタＱ２の電流増幅率が十分高いも
のと仮定すると、△ｖＢＥによって抵抗に３で発生する
。また次段に接続されたトランジスタｑ３は、増幅段を
構成し、該トランジスタＱ３のべとを加算した電圧が端
子Ｔ３に出て来る。ただしトランジスタＱ３の電流増幅
率は十分高いものと仮定している。ここで端子Ｔ３の電
位をＶｒｅｆとすると、次式が成立する。

なお、トランジスタＱ３のエミッタ・ベース間電圧は負
の温度係数を持っており、これに対し△ｖＢＨによる抵
抗に２での亀ｆｆ：１％下う）の重圧は、正の温度係数
を持っている。さらにこの二つの電圧の合計を半導体の
エネルギー・バンド・ギャップの重圧にすることにより
、Ｖｒｅｆは温度補償された電圧として得ることができ
る。その理由は、トランジスタのベース・エミッタ市圧
が次式によって表現できるところに端を発している。

ここでＶｇ　□は、絶対渦ｖ　Ｔ　＝　ｏｏｊ（におけ
る半部体材料によって決まるエネルギー・バンド・ギャ
ップの外挿市圧を表わし、９は電子の電荷を、ｎは定数
で、トランジスタの製造条件による値を表わし、ｋはボ
ルツマン定数を、Ｔは絶対温度を、Ｉｃはコレクタ電流
を、ＶＢ、ＥＯはＴＯとＩｃ９時のベース・エミッタ間
電圧を、それぞれ表わしている。また二つのトランジス
タを動作させた時のベース・エミッタ間電圧の差を表現
するのに、それぞれのトランジスタの電流密度を１１と
１２で表わせば次式で表わすことができる。

ここで（２）式の最後二つの項は、絶対温度におけるコ
レクタ電流Ｉｃの変化に対して十分小さな値となってい
るので無視することができる。よって（２）式は次のよ
うになる。

次に、△ｖＢＨによって作られる′電圧とｖＢＥとを加
算して作り出すことを参照して、出力電比は（３）式と
（４）式を加算した形で得られる。

そこで（５）式の温度係数を求めるため（５）式を絶対
温度１゛で微分すると、 これは、温度による変動が零であるようにするため右辺
＝０とすると次式の条件を満たしてやれば良いことを意
味している。

この条件式の右辺の第一項はベース・エミッタ間電圧を
表わし、第二項は△■ＢＥによる電圧を表わしている。

つまりこのような条件式（７）を満たすように（１）式
が成り立っており、Ｖｒｅｆ＝ＶｇＱに設定してやれば
温度変化に対して基準電圧を一定にできるわけである。

しかるに、以上の原理に基すいて回路を構成した場合、
第１図、第２図に示した従来例の出力としての基準電圧
は、エネルギー・バンド・ギャップ電圧としてしか基準
電圧を得ることができない。

例えは、従来の方法をとる限り、半導体材にＳｉ（シリ
コン）を用いて半導体集積回路を構成すると、基準電圧
の値は約１．２ａ７ｃＶ’）にしか成り得ないという必
要条件が付き、回路設計において必要とされる基準電圧
を得るためには後段にレベルシフト回路を設けなけれは
ならなかった。さらに、電源電圧が１．２３７　（Ｖ　
）より低い場合には、この方法と回路では実現できない
という大きな問題かあった。ここにＶｒｅｆ＝１．２３
７（ｖ　’）とした理由は、半導体集積回路で容易に構
成できる拡散抵抗の温度係数を考慮したためである。な
お純粋なＳｉのエネルギー・バンド・ギャップの外挿電
圧ＶｇＱは、１．２０５　ＣＶ　）となつでいる。

本発明は上記のような従来回路の二つの欠点を取り除く
ことを目的として考案されたもので、基本的原理は従来
例と同一の考え方を用いている。

つまり、回路設計において必要とされる基準電圧を直接
的にしかも自由な希望する基準電圧として得られるよう
回路を構成し、さらに電源電圧か半導体のエネルギー・
バンド・キャップの外挿電圧よりも低い場合でも十分発
生できる基準電圧を提供することを目的としている。

第３図に本発明の基本回路を示す。第３図の基本回路に
ついて、各素子の相互関係を以下記述する。トランジス
タＱｌ　、Ｑ２　、Ｑ３　、Ｑ４　、Ｑ５は第１ないし
第５のＰＮＰ　トランジスタで、カレントミラーを構成
している。ここでトランジスタＱ３は、コレクタとベー
スを接続することによりダイオード機能を持たせ、トラ
ンジスタＱｌ　、Ｑ２　、Ｑ４　、Ｑ５のコレクタ電流
はトランジスタＱ３のコレクタ電流に依存した値として
流れる。また、第１１ないし第１３のトランジスタＱｌ
ｌ　、Ｑ１２　、Ｑ１３はＰＮＰ　トランジスタでカレ
ントミラーを構成している。ここでトランジスタＱ１２
はコレクタとベースを接続することによりダイオード機
能を持たせ、トランジスタＱｌｌ、Ｑ１３（７）コレク
タ電流は、トランジスタＱ１２のコレクタ電流に依存し
た値として流れる。トランジスタＱ６とＱ７は、ベース
を互に接続し、トランジスタＱ７はダイオード機能を持
たせている。

ここでトランジスタＱ７のエミッタには抵抗Ｒ１の一端
か接続され、他端はトランジスタＱ６の工ミッタに接続
されるとともに、端子Ｔ２に接続されている。トランジ
スタＱ６は相対的に大きい電流密度で動作させる。これ
に対し、トランジスタＱ７の電流密度はトランジスタＱ
６の電流密度の約１７１０程度の大きさとして動作させ
、この二つのトランジスタＱ６とＱ７のベース・エミッ
タ間の電位差△ｖＢＥが抵抗に１に印加される。ここで
トランジスタＱ６のコレクタから電流増幅用トランジス
タＱ８のベースに電流が送り込まれ、トランジスタＱ８
のコレクタからカレントミラーのトランジスタＱ３に増
幅した電流を供給する。このようにしてトランジスタＱ
８とカレントミラーのトランジスタＱ３によりカレント
ミラーの電流が制御され、トランジスタＱ２と９１を介
してトランジスタＱ７と９６の各コレクタに電流が供給
される。

ここで前記したように、トランジスタＱ７のエミッタに
は抵抗に１が接続されているから、このループ回路に負
帰還がかかり、トランジスタＱ６と９７のベース・エミ
ッタ間の電位差△ｖＢＥと抵抗Ｒ１によってカレント・
ミラーの各部の電流が決定される。この電流を１１・　
とじ、ｌ・ランジスタＱ６に流れるエミッタ電流密度を
Ｊｌとし、トランジスタＱ７に流れるエミッタ電流密度
をＪ２となお、ここで電流密度をＪｌ、Ｊ２　　に設定
する方法はトランジスタＱｌ、Ｑ２のベース・エミッタ
接合面積の比をとることにより設定したり、トランジス
タ４之６．Ｑ７のベース・エミッタ接合面積の比をとる
こと番こＪり設定することができる。たたし電流密度Ｊ
１とＪ２の比を１０倍位に取ると設計しやすいが、Ｊｌ
〉Ｊ２であれは一応のＭす記回路動作をさせることがで
きる。

次に、カレントミラーのトランジスタＱ４のコレクタ電
流としてトランジスタＱ９．ＱＩＯにｍ・１１・の電流
が供給される。ここでｍは定数で、カレントミラーを構
成するトランジスタＱ４のベース・エミッタ接合面積と
、トランジスタ見３のベース・エミッタ間接合面積の比
によって適当に設定する値である。

トランジスタＱ９はベース・エミッタ間に抵抗に２が接
続されており、抵抗Ｒ２とトランジスタＱ９のベースと
の接続点は、カレントミラーを構成するトランジスタＱ
ｌｌのコレクタに接続されている。またトランジスタＱ
１０のベースはトランジスタＱ９のコレクタに接続され
ており、トランジスタＱＩＯは電流増幅用トランジスタ
として動作させ、そのコレクタはカレントミラーのトラ
ンジスタＱ１２に接続される。このカレントミラーはト
ランジスタＱｌｌ、Ｑ１２．Ｑ１３により構成されてお
り、トランジスタＱｌｌのコレクタから抵抗Ｒ２，！：
　Ｉ−ランジスタＱ９のベースとの接続点に接続する。

このような構成により抵抗Ｒ２での電圧降下をトランジ
スタＱ９が検出し、トランジスタＱ９のコレクタを通し
てトランジスタ（１０のベースに前記検出電流を送り込
む。トランジスタ見１０はこのベース電流を電流増幅し
、コレクタに増幅電流電流し、カレントミラーを構成す
るトランジスタＱ１２に電流を送り込む。カレントミラ
ーを構成するトランジスタＱｌｌのコレクタより再び抵
抗に２およびトランジスタＱ９のベースに増幅された電
流が送り込まれる。このようにして、負帰還回路が構成
されている。そこでトランジスタＱ１０の電流増幅率が
十分大きいものと仮定すると、トランジスタＱ９のコレ
クタには前記したｍ・ＩＴの電流か流れるため、トラン
ジスタＱ９のベース・エミッタ電圧ｖＢＥ　（９）は設
定され、このｖＢＥ（９）と抵抗Ｒ２によってカレント
ミラーを構成するトランジスタＱ１２のコレクタ電流が
決定される。ここで抵抗Ｒ２に流れる電流をＩβ　とす
ると次式が成り立つ。

次にカレントミラーのトランジスタＱ５のコレクタ電流
とカレントミラーのトランジスタＱ１３のコレクタ電流
を加算するため、これらコレクタを互に接続する構成を
とる。なお、トランジスタＱ５と９３のベース・エミッ
タ接合面積の比により適当な電流値を得ること、そして
トランジスタＱ１３とＱｌ２のベース・エミッタ接合面
積の比により適当な電流値を得ること、これらはもちろ
ん可能であるが、説明の都合上トランジスタＱ５と９３
およびトランジスタＱ１３とＱｌ２のそれぞれのベース
・エミッタ接合面積比は、１対１として説明する。

そこでトランジスタＱ５のコレクタ電流とトランジスタ
Ｑ１３のコレクタ電流を加算した電流を抵抗Ｒ３に流し
込むと、出力電圧である基準電圧Ｖｒｅｆ　は、（８）
　、　（’１１７式を用いて次式で表わすことかできる
。

Ｖｒｅｆ　　＝Ｒ３（Ｉβ寸■１・）　　　　　　　　
　・・・・・・・・・・・・００これは条件式（７）と
比較すると右辺をエネルギー・バンド・ギャップの外挿
電圧に設定しさえすれば、Ｋは定数であるから温度補償
できることを意味している。

一△ＶＢＥを電流変換した１１・とが、０４式を満たす
された電流は、温度補償されていることになる。

なお、前記電圧を電流変換する際、その史換はＩβ。

ＩＴとも抵抗Ｒ１またはｉｔ　２によって行なわれてお
り、これら■βとＩＴを電流の形で加算し、抵抗Ｒ３に
流して電流を電比変換して出力電圧を得ているので、各
抵抗のｔｈＩＰＬ係数が等しいと仮定すれは各抵抗の温
度係数は相殺されることになる。

本発明の実施例回路を第４図に表わす。第４図の回路は
第３１の回路を基本回路として実使用できる回路に盲き
換えたものである。

第４図について以下説明する。

抵抗Ｒ６、Ｒ７、Ｒ８、ＲＩＯ、Ｒ１１、Ｒ１２、Ｒ１
３、Ｒ１４は、カレントミラーを安定に動作させるため
のバラスト抵抗である。抵抗Ｒ４，Ｒ５，トランジスタ
見１４゜Ｑｌ５は１絶対温度に比例した電流を作り出す
回路１のための１起動回路１である。抵抗Ｒ９、コンデ
ンサＣ１は１絶対温度に比例した電流を作り出す回路１
のための位相補償回路である。抵抗に１５、コンデンサ
Ｃ２は、１ベース・エミッタによる負の温度係数を持つ
電流を作り出す回路１のための位相補償回路である。

なお、ここで記述した１絶対温反に比例した電流を作り
出す回路１とは、第３図、第４図とも共通の記号で示し
た素子で、トランジスタＱｌ　、Ｑ２　。

Ｑ３　、Ｑ６　、Ｑ７　、Ｑ８　、抵抗に１によって構
成される部分の回路を示しており、１ベース・エミッタ
による負の温度係数を持つ電流を作り出す回路１とは、
第３図、第４１とも共通の記号で示した素子で、トラン
ジスタＱ９　、ＱＩＯ、Ｑｌ　１　、Ｑｌ２　、抵抗Ｒ
２によって構成される部分の回路を示している。

以下、この回路の動作について簡単に記述すると次のよ
うになる。

端子Ｔ１に電源が接続され、端子１゛２には電源の他端
である接地が接続され、端子Ｔ１と端子Ｔ２の間に電源
電圧が印加される。すると先ず前記１起動回路１により
、トランジスタＱ１５のコレクタに微少な電流が流れる
。すると１絶対温度に比例した電流を作り出す回路１か
動作を開始して、トランジスタＱ４およびＱ５の各コレ
クタから絶対温度に比例した電流が流れ出て来る。トラ
ンジスタＱ４のコレクタからの電流は、１ベース・エミ
ッタによる負の温度係数を持つ電流を作り出す回路１が
動作を開始して、トランジスタＱ１３のコレクタからベ
ース・エミッタによる負の温度係数を持つ電流が流れ出
て来る。

以上のように回路が動作し、抵抗に３には前記二つの電
流が加算された形で電流が供給されて電圧が発生し、こ
の電圧を端子から取り出す形として温度補償された基準
電圧が得られるのである。

本発明による基準゛重圧発生回路は、温度補償されてい
ることはもち論、電源電圧の変動に対しても非常に安定
した電圧が得られる。また１起動回路１の抵抗Ｒ４に流
れる電流以外はすべてカレントミラーを介して電流が流
れるため、消費電流を少なくすることが可能である。特
に重要な効果としては、半導体集積回路で本発明の基Ｑ
４’４圧発生回路を製造すると、半導体材料として使用
した半導体のエネルギー・バンド・ギャップの外挿電圧
Ｖｇ□よりも低い電源電圧で動作できることである。

一般にＳｉ　　（シリコン）の場合Ｖｇｏ＝１．２０５
ＣＶ’）となっているが、本発明の回路では電源１ｕ圧
を約０．９Ｃｖ）迄低下させても、特性の悪化を見せず
に動作できる。また本発明によれば布中する基準電圧を
ほぼｍ　ｓ、　％Ｌ圧範囲内で自由に作れることも大き
な特徴である。

【図面の簡単な説明】

第１図は従来の基準電圧発生回路の回路図、第２図は従
来の基準電圧発生回路、の基本回路の回路図、ｍ３図は
本発明の基本回路の回路図、第４図は本発明の実施例回
路の回路図である。 Ｑ１〜Ｑ１３・・・第１ないしｌ８１３のトランジスタ
、Ｒ１−Ｒ３・・・第１ないし第３の抵抗、■１〜Ｔ３
・・・第１ないし第３の端子。 代理人　島　野イ１− 第１図 第２図 第３図 第４図 １ 手続補正書（自発） １．事件の表示　　　　特願昭　５６−１７９５０１　
　号２、発明の名称　　　　基準電圧発生回路３、補正
をする者 （１） ５、補正の対象 明細書の特許請求の範囲の欄及び発明の詳細な説明の框 ６、袖止の内界 （１）明細書の特許請求の範囲を別組；の通り訂正する
。 （２）明細書第９頁第２行、第６行のｒｌ、２３７＋を
１１．２０５　ｊに訂正する。 （３）同第７〜１０行の［間顯があった。ここに・・・
・・・・・・考慮したためである。なお純粋な１を１問
題があった。なお−１にｄ１正する。 （４）同第１５頁第１４行〜第１６自８１１９行の［■
ｒｅｆ−Ｒ３（Ｉβ十ＩＴ）・・・・・・・・・・・・
福１１皇補仔イされていることになる。」を以下の文語
にＨ１正する。 ［ ここで（３）式および（４）式を参１１Ｇシて（２） そこで０功式の濡１０係数を求めるため（１２１式を絶
対馬用Ｔで微分すると、 右辺−〇とすると、次の条件が泊出できる。 ０４）式を変形して ｖｇＯ−■ＢＥｏ、−−吉ト ＶＢＥＯＩｐ すなわち００式は、ＩｐとＩＴとの電流比がＶＢＥ（！
＋１　とＶＴ−■ｇｏ−■ＢＥｏ　の電圧比と同じＩＩ
〆１合いで合成された電流は濡ＩＶ袖１′ηされている
ことになる。−１以　　　上 特許請求の範囲 （１）第１ないし第５のトランジスタにより、ダイオー
ド枦能を持つ第３のトランジスタを基準とするカレント
ミラーが構成され、上記５つのトランジスタの各エミッ
タは互に接続して第１の端子に接続され、各ベースは互
に＃糾して成り、第３のトランジスタはダイオード機能
を持たせるためベースとコレクタを接続して成、す、第
１の端子は電源に接続されており、 第１１ないし第１３のトランジスタにより、ダイオード
機能を持つ第１２のトランジスタを基準とするカレント
ミラーが構成され、該３つのトランジスタの各エミッタ
は互に接続して第１の端子にｍ続され、各ベースは互に
接続して成り、第１２のトランジスタはダイオード機能
を持たせるためベースとコレクタを接続して成り、 第６および第７のトランジスタは互にベースが接続され
、第７のトランジスタはダイオード機能を持たせるため
ベースとコレクタをｍＷして成り、該第７のトランジス
タのコレクタは上記第２のトランジスタのコレクタに接
続して成り、第６のトランジスタのコレクタは上記第１
のトランジスタのコレクタに接続して成、す、第７のト
ランジスタのエミッタは第１の抵抗を介して第６のトラ
ンジスタのエミッタに接続して成り、第６のトランジス
タと第１の抵抗との接続点は第２の端子に接続して成り
、該第２の端子は上記′電源の他端である接地端子とな
っており、 第８のトランジスタはそのベースを上記第６のトランジ
スタのコレクタと上記第１のトランジスタのコレクタと
の接続点に接続して成り、第８のトランジスタのコレク
タは上記第３のトランジスタのコレクタに接続しで成り
、上記第８のトランジスタのエミッタは上記第２の端子
に接続して成り、 第９のトランジスタはそのベースを上記第１１のトラン
ジスタのコレクタにｖ続し、さらに第２の抵抗に接続し
てＪｉＥす、第９のトランジスタのコレクタは上記第４
のトランジスタのコレクタに接続し、さらに第１０のト
ランジスタのベースに接続して成り、第９のトランジス
タのエミッタハ第２の端子に接続して成り、またこのエ
ミッタは上記第２の抵抗の他端に接続して成り、第１０
のトランジスタはそのベースを上記第９のトランジスタ
のコレクタと上記第４のトランジスタのコレクタとの接
続点に接続して成り、第１０のトランジスタのコレクタ
は上記第１２のトランジスタのコレクタに接続して成り
、第１０のトランジスタのエミッタは第２の端子に接続
して成り、第３の抵抗は一端を第２の端子に１６糾して
成り、他端は第３の端子に＋４　？、？して成り、さら
にこの他端は上記第１３のトランジスタのコレクタに接
続して成り、さらにこの他端は上記第５のトランジスタ
のコレクタにＰＭ　ＡＪＡして成り、上記第３の端子は
上記第２の端子との四の電圧が一定になるような本回路
の出力端子となっていることを特徴とする基準電圧発生
回路。 （２）半導体集積回路で１造され、−上記第１３のトラ
ンジスタのコレクタ′市流と上記第５のトランジスタの
コレクタ電流との比を上記第９のトランジスタのベース
・エミッタ間の電圧ＶｎＥ（＋１）と該集積回路の素材
となる半導体のエネルギー・バンド・ギャップの外挿電
圧ｖｇｏから該電圧Ｖｎ　Ｅ（！ｌ’）をσ１き算した
値ＶＴ＝：　Ｖｇｏ　　ＶＢＥ（９）との比としたこと
を特徴とする特許請求の範囲第１項記載の基準電圧発生
回路。

Claims (2)

【特許請求の範囲】
1. （１）第１ないし第５のトランジスタにより、ダイオー
   ド機能を持つ第３のトランジスタを基準とするカレント
   ミラーが構成され、上記５つのトランジスタの各エミッ
   タは互に接続して第】の端子に接続され、各ベースは互
   に接続して成り、第３のトランジスタはダイオード機能
   を持たせるためベースとコレクタを接続して成り、第１
   の端子は電源に接続されており、 第１１ないし第１３のトランジスタにより、ダイオード
   機能を搾つ第１２のトランジスタを基準とするカレント
   ミラーか構成され、該３つのトランジスタの各エミッタ
   は互に接続して第１の端子に接続され、各ベースは互に
   接続して成り、第１２のトランジスタはダイオード機能
   を持たせるためベースとコレクタを接続して成り、 第６および第７のトランジスタは互にベースか接続され
   、第７のトランジスタはタイオード機能を持たせるため
   ベースとコレクタを接続して成り、ンジスタのコレクタ
   は上記第１のトランジスタのコレクタに接続して成り、
   第７のトランジスタのエミッタは第１の抵抗を介して第
   ６のトランジスタのエミッタに接続して成り、第６のト
   ランジスタと第１の抵抗との接続点は第２の端子に接続
   して成り、該第２の端子は」二組箱諒の他端である接地
   端子となっており、 第８のトランジスタはそのベースを−１−記第６のトラ
   ンジスタのコレクタと上Ｒ己第１のトランジスタのコレ
   クタとの接続点に接続して成り、＄８のトランジスタの
   コレクタは上記第３のトランジスタのコレクタに接続し
   て成り、」二組ｆ４ＪＢのトランジスタのエミッタは上
   記第２の端子に接続して成り、 第９のトランジスタはそのベースを上記第１のトランジ
   スタのコレクタに接続し、さらに第２の抵抗に接続して
   成り、第９のトランジスタのコレクタは上記９４″Ｊ４
   のトランジスタのコレクタに接続し、さらに第１０のト
   ランジスタのベースに接続して成り、第９のトランジス
   タのエミッタは第２の端子に接続して炒、す、またこの
   エミッタは上記第２の↑ε抗の他端に接続して成り、第
   １０のトランジスタはそのベースを上記第９のトランジ
   スタのコレクタと上記第４のトランジスタのコレクタと
   の接続点に接続して軟り、第１０のトランジスタのコレ
   クタは上記第１２のトランジスタのコレクタに接続して
   成り、第１０のトランジスタのエミッタは第２の端子に
   接続して成り、 第３の指抗は一端を第２の端子に接続して荻り、他端は
   第３の端子に接続して成り、さらにこの他端は上記第１
   ３のトランジスタのコレクタに接続して成り、さらにこ
   の他端は上記第５のトランジスタのコレクタに接続して
   成り、 上記第３の端子は上記第２め端子との間の重圧か一定に
   なるような本回路の出力端子となっていることを特徴と
   する基準電圧発生回路。
2. （２）　　半導体集積回路で製造され、」―組部１３の
   トランジスタのコレクタ電流と上ｆｔ、’１ＮＳ　５の
   トランジスタのコレクタ電流との比を」−配電９のトラ
   ンジスタのベース・エミッタ間の電圧Ｖ　　と該集ＨＥ
   （！］） 積回路の素材となる半導体のエネルギー・バンド・ギャ
   ップの外押電圧■　から該重圧Ｖ　　を引ｇｏ　　　　
   　　　　旧シ（９） き算した値ｖＴ−■ｇｏ　−ｖＢＥ（９）　　との比と
   したことを特徴とする特許請求の範囲第１ＪＡ記載の基
   準電圧発生回路。