JPS5880717A - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JPS5880717A JPS5880717A JP17929481A JP17929481A JPS5880717A JP S5880717 A JPS5880717 A JP S5880717A JP 17929481 A JP17929481 A JP 17929481A JP 17929481 A JP17929481 A JP 17929481A JP S5880717 A JPS5880717 A JP S5880717A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- terminal
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 102220090095 rs1042713 Human genes 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は半導体集積回路に用いられる定電圧源として最
適な基準電圧回路に関するものである。 従来、半導体集積回路の基準電圧回路としてはツェナー
ダイオードによる定電圧回路とノぐンドギャプレギュレ
ータによる定電圧回路が一般に用いられている。前者は
ツェナーダイオードの降伏電圧を利用するもので、約５
Ｖ以上の基準電圧を得る場合に広く用いられている。し
かしこの場合、半導体集積回路の製造上のプルセスでツ
ェナーダイオードの降伏電圧が決定され、このため、約
５Ｖ以下の低電圧の降伏電圧をもつツェナーダイオード
を半導体集積回路に作シ込む場合には新たに付加的な製
造工程が必要となるためコストの上昇をまねく。しかも
、ツェナー電圧はその特性上ノイズ電圧が大きいことや
、あるいはツェナー電圧の温度係数が大きいなどの欠点
がある。 又、後者は電流智度の異なるトランジスタのベースφエ
ミッタ間電圧の温度係数が異なることを利用したもので
あって、その具体的的１路構成の−例を第１図に示して
説明する。 第１図において電源端子１は電流供給回路２を介Ｌ７て
基準電圧出力端子３・＼結合さノ］てｊＯ１基準電圧出
力端子３からは抵抗４および抵抗７のぞれぞれの一端と
、書らにトランジスタ５．１０および１１のコレクタへ
各々接続が外されている。 抵抗４の他端はトランジスタ５のベーストトランジスタ
６のコｔ／クタとの共通：接続点にむγ続されておシ、
トランジスタ５のエミッタＪＩ・ランジヌタ６のベース
とトラフジ２夕８のベースは共通接続がなされ、共通接
続点は抵抗１２を介
適な基準電圧回路に関するものである。 従来、半導体集積回路の基準電圧回路としてはツェナー
ダイオードによる定電圧回路とノぐンドギャプレギュレ
ータによる定電圧回路が一般に用いられている。前者は
ツェナーダイオードの降伏電圧を利用するもので、約５
Ｖ以上の基準電圧を得る場合に広く用いられている。し
かしこの場合、半導体集積回路の製造上のプルセスでツ
ェナーダイオードの降伏電圧が決定され、このため、約
５Ｖ以下の低電圧の降伏電圧をもつツェナーダイオード
を半導体集積回路に作シ込む場合には新たに付加的な製
造工程が必要となるためコストの上昇をまねく。しかも
、ツェナー電圧はその特性上ノイズ電圧が大きいことや
、あるいはツェナー電圧の温度係数が大きいなどの欠点
がある。 又、後者は電流智度の異なるトランジスタのベースφエ
ミッタ間電圧の温度係数が異なることを利用したもので
あって、その具体的的１路構成の−例を第１図に示して
説明する。 第１図において電源端子１は電流供給回路２を介Ｌ７て
基準電圧出力端子３・＼結合さノ］てｊＯ１基準電圧出
力端子３からは抵抗４および抵抗７のぞれぞれの一端と
、書らにトランジスタ５．１０および１１のコレクタへ
各々接続が外されている。 抵抗４の他端はトランジスタ５のベーストトランジスタ
６のコｔ／クタとの共通：接続点にむγ続されておシ、
トランジスタ５のエミッタＪＩ・ランジヌタ６のベース
とトラフジ２夕８のベースは共通接続がなされ、共通接
続点は抵抗１２を介
【７て接地端子１４に接続されてい
る。抵抗７の他端はトランジスタ８のコレクタへ接続さ
れ、さらにトランジスタ１０のベースへ＃続されている
。トランジスタ１０のエミッタはトラフジ２夕１】のべ
−７−１接続されると共に抵抗１３を介して接地端子１
４に接続されている。トランジスタ６および１１のエミ
ッタは直接に、トランジスタ８のエミッタは抵抗９を介
して接地端子１４へそれぞれ接続されている。ここで、
電流供給回路２は、例えば電流源あるいは電圧源と抵抗
とで構成される。又、この回路は半導体集積回路で作ら
れているため、上記各素子は同一の接合温度で動作して
おり、しかも各トランジスタ５．６．８．１０および１
１の飽和電流の比は、それらの構造上に比例している。 さらにヌ、各抵抗４．７および９の抵抗値の相対比は正
確にとりうる。 第１図に示すバンドギャグレギーレータは上記のような
構成となっているため、基準電圧出力端子３の電圧ＶＲ
ＥＦは（１）式のように表わされ、又各動作点の電圧、
電流に対して（２）〜（γ）が成立している。 ｖＲＥＦ＝■２ｘＦＬ７＋ｖＢｇｌＯ＋ｖＢＥ１１
−°°−（ｉ）ＶＢＥ６ ＝ ＶＢＥａ ＋Ｌ＋ ｘ１
％ ＋＋＋ −（ｚ）ただし ＶＲＥＦ ：基準電圧出力端子３の電圧ＶＢ” ： ）
ランジスタロのベース・エミッタ間電圧 ＶＢＥａ ： トランジスタ８の ｌ■ＢＥ６：
トランジスタ５のベース・エミッタ間電圧 Ｖｎｇｌｏ；）ランジスタ１０の ＩＶＢＥＩＩ
： ）ランジスタ１１の ｌｌ５６ ｍ ）ラン
ジスタロの飽和電流■Ｓ８：）う〉′ジメタ８の ｌ ■ｓ５ ： トランジスタ５の １ ＩＳＩＯ： ）ランジスタ１０の ｌ 工ｓｌｌ：トランジスタ１１の ｌ ５− １１ ｍ Ｆランジスタロに流れる電流■２ ：トラ
ンジスタ８に ｌ 工３ ： トランジスタ１１に Ｉ ｎ２ ：抵抗４の抵抗値 Ｒ７：抵抗７の 〃 Ｒ９：抵抗９の 〃 Ｒ１２：抵抗１２のＩ Ｒ，３：抵抗１３のＩ γ：電子の電荷 に：ボルツマン定数 Ｔ：絶対温度 ここで、トランジスタ８のベース・エミッタ間接合面積
をトランジスタ６のそれのＮ倍の面積で造られていると
すれは、 ＩＳ、＝Ｎ ＠ ＩＳ６ ・・・・
・・（８）が成立する。（２）式へ〈８）、（４）およ
び（８）式を代入してとなる。 ここでｖＢｇ ６ とＶＢＥＩＩおよびＶＢＥａとＶＢ
ＥＩＯはは ６− ほ等しくなるように動作点が選げわているので（９）式
は と表わされる。これを（１）式に代入するととなる。こ
れが、基準電圧出力端子３の電圧ＶＲＥＦを求める式で
ある。上記０１）式を温度Ｔで偏微分しθＶａｇｔｏ／
ａ ’ｒ−δＶｎｇｔ １７ａ Ｔ＝ ａ （！：
＞ ＜ ト次式これがＶＲＥＦの温度係数を求める式で
ある。ここで−ＶＢＥｌ Ｏ，ＶＢＥ １１の代表的な
値は、Ｔ＝３００’にで約０．６５Ｖであシ、各々の温
度係数す乃わちαはおよそ−２ｍＶ／℃である。上記（
１４式から判る様に右辺第２項が負となる庭め、右辺第
１項の抵抗比Ｒ７／ Ｉ’ｔ ９とＲ７／ Ｒ４及びト
ランジスタ６とトランジスタ８０面積比Ｎを適切に選べ
ば基準電圧出力端子３の電圧ＶＲＥＦの温度係数θＶＲ
ｕｐ／ａＴを零にすることができる。す々わち、上記（
］匂式の左辺を零とおいて次式が得られる。 この等式を満足する様に各定数を選んでやれば、温度変
動に対して安定なＶＲＥＦを得ることができにΩ
ｋΩ る。具体的な例としてＲ４＝１．２ 、Ｒｙ＝１２
、Ｒｓ＝３００゜およびＮ＝１と各パラメータを選定
すればこのときＶｎＥｐ−２，５Ｖ
・・・・・・０番）である。 ところが、この回路の最大の欠点は基準電圧出力端子３
の電圧ＶＲＥＰがＶＢＥｌ（ｈ’ＶＢＥ１１ と％に
の温度係数によって一義的に決まってしまうことである
。ここで０１）式と（１２）式よシａＶＲＥＦ／ａＴ＝
（ＶＲＥｐ−Ｖａｔ＜ ｌ＋）−ＶＢ Ｅ ｌ １
）／Ｐ＋ ２ ａ−＝ｃｍとなり、ＶＲＥ’Ｆの温度係
数を苓とするＶＲＥＦは上記谷パラメータの組み合せを
ｙえでも０４−）式の電圧値となり、これからはずれた
ＶＲｇＦｅイｂようとすると（１５）式の温度係数を有
することとなる。 仮にＶＲＥＦ＝３Ｖの電圧値を得ようとするとＴ−３０
０°に付近（Ｄ Ｖ ＲＥ Ｆ （Ｄ （Ｍ ｋ 係数
ｔ）Ｖａｅｐ７ａＴは１７ｍｖ／℃をもってしまう。 以上説明したように、従３１−のバンドギャプ１／ギュ
レータによれば約２．５ Ｖで温度に対１．て安定表基
準電圧が得られるが、基準電圧ＶＲＥＦを変えると、温
度係数をもってしまうため、温度依存性のない安定な基
準電圧が広範囲に得られず、この事が股計上大きな制約
となる欠点があった。 本発明の目的は上述したような欠点をな（Ｌ、て、広範
囲にわたって安定した基準電圧を供給する半導体集積回
路に適した基準電圧回路を提ＩＪ（することにある。 本発明の他の目的は、出力′電圧とその温度係数とを任
意に設定できる基準電圧回路を提供することにある。 本発明によれば、ｉｔ詠端子と、その電源端子に電流源
を介して結合された出力端〕゛と、その出力端子と接地
端子間に接続された第１の抵わｊ、と定電−９− 圧素子との第１の直列回路ならびにこの第１の直列回路
に並列に接続された第２の抵抗と第１のトランジスタと
第３の抵抗との第２の泊列回路と、第２の抵抗と第１の
トランジスタとの接続点にベースが接続され、エミッタ
が直列接続された第４、第５の抵抗を介して接地端子に
接続された第２のトランジスタと、その第４、第５の抵
抗の接続点にベースが接続され、コレクタ・エミッタ電
流通路が電流源と接地端子との間に挿入された第３のト
ランジスタとを有することを特徴とする基準電圧回路を
える。 以下、本発明の実施例につき図面を８照して詐細に鰭１
明する。 第２図は本発明の一実施例を示す基準電圧回路の回路図
である。第２図において、第１図の従来例と同一のもの
社則−符号を用いており、異なる点はトランジスタ５の
エミッタを抵抗１５の介してトランジスタ６．８のベー
スおよび抵抗１２の一端の共通接続点に接続し、トラン
ジスタ１０のエミッタは抵抗１６を介してトランジスタ
１１の１０− ベースと抵抗１３の一端との共通接続点に接続した点の
みで、他は１つたく同じである。 そして、この回路を半導体寒積回路で作った場合、第１
図の従来例と同様各系子は同一接合温度で動作し７てお
り、又、もトランジスタ５，６．８．１０、および１１
の飽和電流の比はそれらの構造上の面積に比例している
。さらに又、各抵抗４．７．９．１２，１３．１５およ
び１６の抵抗値の相対比も正確にとられている。 かかる基準電圧回路は上記のような構成と外っているた
め、基準電圧出力端子３の電圧ＶＲＥＦは、従来例と同
様にして請出して、次式のように表わされる。 ただし、Ｒ１３は抵抗１３の抵抗値、■ｔ １６は抵抗
１６の抵抗値で他は、第１図の場合と同様である。上記
Ｑ６）式を温度Ｔで偏微亦し前述と同様ｄＶＢＥｌｏ／
ａＴ＝ａＶＢＥ／／ｌ１７Ｉ′；αトオくトとなり、こ
れがＶＲＥＦの温度係数を求める式である。 ここで基準電圧出力端子３の電圧ＶＲＥＦの温度係数が
苓となる出力電圧Ｖ’ＲＥＦは、燵７）式の左辺を零と
おき、パラメータである４！ｒ抵抗比Ｒ７／Ｉ（９，Ｒ
７／Ｒ４およびＲｑ ｓ／Ｒ１ｇとトランジスタ６とト
ランジスタ８０面積比Ｎを と々る様に設定することにより、 となる電圧値を得られる。 この結果（ト）式を満足する様各パラメータを設定する
ことによシ、温度係数が零と々る基準電圧出力端子３の
電圧Ｖ ｋ Ｅ Ｆ！、は抵抗比Ｒ１６／Ｒｓ ａを可
変とし任意の電圧値を得られることになる３具体的な例
として、ＶＢＥＩ （ｈ ＶＢＥ４１の代表的な値は’
１’＝ ３００ Ｋで約０．６５ Ｖ 、各々の温度係
数はおよそ−２７℃であシ、Ｒ４＝１．２”Ｒ７＝１２
ｋｎ、Ｒ９＝ ２５０ ”、Ｉｔ１３にΩ −５＋Ｒ１６＝＝２ｋ、およびＮ＝１と選定すればこの
とき、 ’ＶＲｇｐ＝３Ｖ ・・・
・・・（財）となる。即ち、基準電圧出力端子３には、
温度係数が零で、出力電圧３Ｖの基準電圧が得られる。 さらにα６）式および（１７）式よし次式が（１＋られ
る。 上記（ト）式より、従来のものは基準電圧とその温度係
数は一義的に決まってし１つだものがこの実施例の場合
は抵抗比）（１ｉ ６／Ｒｌｓをパラメータとして所望
の基準電圧ＶＲＥＦの＃＋Ｉと、温度係数を得ることが
できる。 なお、第２図の実施例において、抵抗１５を仲人せず、
トランジスタ５のエミッタを直接トランジスタ６．８の
ペース共通接続点に接続しても同様の効果を得ることが
できる。また、基準電圧出力端子３の電圧ＶＲＥＦおよ
びその温度係数を求め１３− る式が煩雑となるが、トランジスタ５、抵抗１５．１２
を用いずに、トランジスタ６のコレクタ・ベース間を直
接接続してダイオード接続とした場合も同様の効果を得
ることができる。 第３図は、第２図の実施例を用いて実演、シた出力電圧
３ｖの定電圧発生回路の回路図を示す。 第３図において、第２図の基準電圧回路に相当する部分
は同一符号を用いており、異なる点について説明する。 第３図において、抵抗１７、トランジスタ１８、ダイオ
ード１９．２０はｔｔ源投入時のスタート回路を構成し
ており、出力端子３の出力電圧ＶＲＥＦが３■になれば
トランジスタ１８はオフになり、定電圧発生回路として
の動作には寄与しなくなる。トランジスタ２２，２３．
２６抵抗２１，２４．２５は第２図の電流・供給回ｊ１
８２に相当する定電流源を構成しておシ、トランジスタ
２３は出力端子３からバイアスが与えられている。トラ
ンジスタ２７は電圧安定度を良好にする為に、負帰還を
かけられた電流増巾用トランジスタとして作用する。コ
ンデンサ２８は発振防止用１４− のコンデンサである。 今、この定電圧発生回路の出力電圧がハ「定の設定値よ
シ高くなると、この電圧は抵抗７を通してトランジスタ
１０のベース電位をよりもち上げ、さらにトランジスタ
１１のベース電位をよりもち上ける為、トランジスタ１
１のコレクタ電流は増大する。これによりトランジスタ
２７のベース電流が減少して、出力端子３の電圧は低下
し、所定の値で定常状態となる。 以上説明したように、本発明によれば半導体集積回路化
に適した回路構成の基準電圧回路が得られ、基準電圧と
その温度係数を独立に設定できる利点があるため設計上
の自由度を大きくとれる。 又、ツェナーダイオードを用いないので低雑音の基準電
圧が得られる利点がある。 尚、本発明は上記実施例に限定されることなく例えば電
源端子１および接地端子１４はある所定のバイアス電位
をもってもよく、適宜所定位置に回路の整合をとるため
に抵抗を挿入してもよい。 １５−
る。抵抗７の他端はトランジスタ８のコレクタへ接続さ
れ、さらにトランジスタ１０のベースへ＃続されている
。トランジスタ１０のエミッタはトラフジ２夕１】のべ
−７−１接続されると共に抵抗１３を介して接地端子１
４に接続されている。トランジスタ６および１１のエミ
ッタは直接に、トランジスタ８のエミッタは抵抗９を介
して接地端子１４へそれぞれ接続されている。ここで、
電流供給回路２は、例えば電流源あるいは電圧源と抵抗
とで構成される。又、この回路は半導体集積回路で作ら
れているため、上記各素子は同一の接合温度で動作して
おり、しかも各トランジスタ５．６．８．１０および１
１の飽和電流の比は、それらの構造上に比例している。 さらにヌ、各抵抗４．７および９の抵抗値の相対比は正
確にとりうる。 第１図に示すバンドギャグレギーレータは上記のような
構成となっているため、基準電圧出力端子３の電圧ＶＲ
ＥＦは（１）式のように表わされ、又各動作点の電圧、
電流に対して（２）〜（γ）が成立している。 ｖＲＥＦ＝■２ｘＦＬ７＋ｖＢｇｌＯ＋ｖＢＥ１１
−°°−（ｉ）ＶＢＥ６ ＝ ＶＢＥａ ＋Ｌ＋ ｘ１
％ ＋＋＋ −（ｚ）ただし ＶＲＥＦ ：基準電圧出力端子３の電圧ＶＢ” ： ）
ランジスタロのベース・エミッタ間電圧 ＶＢＥａ ： トランジスタ８の ｌ■ＢＥ６：
トランジスタ５のベース・エミッタ間電圧 Ｖｎｇｌｏ；）ランジスタ１０の ＩＶＢＥＩＩ
： ）ランジスタ１１の ｌｌ５６ ｍ ）ラン
ジスタロの飽和電流■Ｓ８：）う〉′ジメタ８の ｌ ■ｓ５ ： トランジスタ５の １ ＩＳＩＯ： ）ランジスタ１０の ｌ 工ｓｌｌ：トランジスタ１１の ｌ ５− １１ ｍ Ｆランジスタロに流れる電流■２ ：トラ
ンジスタ８に ｌ 工３ ： トランジスタ１１に Ｉ ｎ２ ：抵抗４の抵抗値 Ｒ７：抵抗７の 〃 Ｒ９：抵抗９の 〃 Ｒ１２：抵抗１２のＩ Ｒ，３：抵抗１３のＩ γ：電子の電荷 に：ボルツマン定数 Ｔ：絶対温度 ここで、トランジスタ８のベース・エミッタ間接合面積
をトランジスタ６のそれのＮ倍の面積で造られていると
すれは、 ＩＳ、＝Ｎ ＠ ＩＳ６ ・・・・
・・（８）が成立する。（２）式へ〈８）、（４）およ
び（８）式を代入してとなる。 ここでｖＢｇ ６ とＶＢＥＩＩおよびＶＢＥａとＶＢ
ＥＩＯはは ６− ほ等しくなるように動作点が選げわているので（９）式
は と表わされる。これを（１）式に代入するととなる。こ
れが、基準電圧出力端子３の電圧ＶＲＥＦを求める式で
ある。上記０１）式を温度Ｔで偏微分しθＶａｇｔｏ／
ａ ’ｒ−δＶｎｇｔ １７ａ Ｔ＝ ａ （！：
＞ ＜ ト次式これがＶＲＥＦの温度係数を求める式で
ある。ここで−ＶＢＥｌ Ｏ，ＶＢＥ １１の代表的な
値は、Ｔ＝３００’にで約０．６５Ｖであシ、各々の温
度係数す乃わちαはおよそ−２ｍＶ／℃である。上記（
１４式から判る様に右辺第２項が負となる庭め、右辺第
１項の抵抗比Ｒ７／ Ｉ’ｔ ９とＲ７／ Ｒ４及びト
ランジスタ６とトランジスタ８０面積比Ｎを適切に選べ
ば基準電圧出力端子３の電圧ＶＲＥＦの温度係数θＶＲ
ｕｐ／ａＴを零にすることができる。す々わち、上記（
］匂式の左辺を零とおいて次式が得られる。 この等式を満足する様に各定数を選んでやれば、温度変
動に対して安定なＶＲＥＦを得ることができにΩ
ｋΩ る。具体的な例としてＲ４＝１．２ 、Ｒｙ＝１２
、Ｒｓ＝３００゜およびＮ＝１と各パラメータを選定
すればこのときＶｎＥｐ−２，５Ｖ
・・・・・・０番）である。 ところが、この回路の最大の欠点は基準電圧出力端子３
の電圧ＶＲＥＰがＶＢＥｌ（ｈ’ＶＢＥ１１ と％に
の温度係数によって一義的に決まってしまうことである
。ここで０１）式と（１２）式よシａＶＲＥＦ／ａＴ＝
（ＶＲＥｐ−Ｖａｔ＜ ｌ＋）−ＶＢ Ｅ ｌ １
）／Ｐ＋ ２ ａ−＝ｃｍとなり、ＶＲＥ’Ｆの温度係
数を苓とするＶＲＥＦは上記谷パラメータの組み合せを
ｙえでも０４−）式の電圧値となり、これからはずれた
ＶＲｇＦｅイｂようとすると（１５）式の温度係数を有
することとなる。 仮にＶＲＥＦ＝３Ｖの電圧値を得ようとするとＴ−３０
０°に付近（Ｄ Ｖ ＲＥ Ｆ （Ｄ （Ｍ ｋ 係数
ｔ）Ｖａｅｐ７ａＴは１７ｍｖ／℃をもってしまう。 以上説明したように、従３１−のバンドギャプ１／ギュ
レータによれば約２．５ Ｖで温度に対１．て安定表基
準電圧が得られるが、基準電圧ＶＲＥＦを変えると、温
度係数をもってしまうため、温度依存性のない安定な基
準電圧が広範囲に得られず、この事が股計上大きな制約
となる欠点があった。 本発明の目的は上述したような欠点をな（Ｌ、て、広範
囲にわたって安定した基準電圧を供給する半導体集積回
路に適した基準電圧回路を提ＩＪ（することにある。 本発明の他の目的は、出力′電圧とその温度係数とを任
意に設定できる基準電圧回路を提供することにある。 本発明によれば、ｉｔ詠端子と、その電源端子に電流源
を介して結合された出力端〕゛と、その出力端子と接地
端子間に接続された第１の抵わｊ、と定電−９− 圧素子との第１の直列回路ならびにこの第１の直列回路
に並列に接続された第２の抵抗と第１のトランジスタと
第３の抵抗との第２の泊列回路と、第２の抵抗と第１の
トランジスタとの接続点にベースが接続され、エミッタ
が直列接続された第４、第５の抵抗を介して接地端子に
接続された第２のトランジスタと、その第４、第５の抵
抗の接続点にベースが接続され、コレクタ・エミッタ電
流通路が電流源と接地端子との間に挿入された第３のト
ランジスタとを有することを特徴とする基準電圧回路を
える。 以下、本発明の実施例につき図面を８照して詐細に鰭１
明する。 第２図は本発明の一実施例を示す基準電圧回路の回路図
である。第２図において、第１図の従来例と同一のもの
社則−符号を用いており、異なる点はトランジスタ５の
エミッタを抵抗１５の介してトランジスタ６．８のベー
スおよび抵抗１２の一端の共通接続点に接続し、トラン
ジスタ１０のエミッタは抵抗１６を介してトランジスタ
１１の１０− ベースと抵抗１３の一端との共通接続点に接続した点の
みで、他は１つたく同じである。 そして、この回路を半導体寒積回路で作った場合、第１
図の従来例と同様各系子は同一接合温度で動作し７てお
り、又、もトランジスタ５，６．８．１０、および１１
の飽和電流の比はそれらの構造上の面積に比例している
。さらに又、各抵抗４．７．９．１２，１３．１５およ
び１６の抵抗値の相対比も正確にとられている。 かかる基準電圧回路は上記のような構成と外っているた
め、基準電圧出力端子３の電圧ＶＲＥＦは、従来例と同
様にして請出して、次式のように表わされる。 ただし、Ｒ１３は抵抗１３の抵抗値、■ｔ １６は抵抗
１６の抵抗値で他は、第１図の場合と同様である。上記
Ｑ６）式を温度Ｔで偏微亦し前述と同様ｄＶＢＥｌｏ／
ａＴ＝ａＶＢＥ／／ｌ１７Ｉ′；αトオくトとなり、こ
れがＶＲＥＦの温度係数を求める式である。 ここで基準電圧出力端子３の電圧ＶＲＥＦの温度係数が
苓となる出力電圧Ｖ’ＲＥＦは、燵７）式の左辺を零と
おき、パラメータである４！ｒ抵抗比Ｒ７／Ｉ（９，Ｒ
７／Ｒ４およびＲｑ ｓ／Ｒ１ｇとトランジスタ６とト
ランジスタ８０面積比Ｎを と々る様に設定することにより、 となる電圧値を得られる。 この結果（ト）式を満足する様各パラメータを設定する
ことによシ、温度係数が零と々る基準電圧出力端子３の
電圧Ｖ ｋ Ｅ Ｆ！、は抵抗比Ｒ１６／Ｒｓ ａを可
変とし任意の電圧値を得られることになる３具体的な例
として、ＶＢＥＩ （ｈ ＶＢＥ４１の代表的な値は’
１’＝ ３００ Ｋで約０．６５ Ｖ 、各々の温度係
数はおよそ−２７℃であシ、Ｒ４＝１．２”Ｒ７＝１２
ｋｎ、Ｒ９＝ ２５０ ”、Ｉｔ１３にΩ −５＋Ｒ１６＝＝２ｋ、およびＮ＝１と選定すればこの
とき、 ’ＶＲｇｐ＝３Ｖ ・・・
・・・（財）となる。即ち、基準電圧出力端子３には、
温度係数が零で、出力電圧３Ｖの基準電圧が得られる。 さらにα６）式および（１７）式よし次式が（１＋られ
る。 上記（ト）式より、従来のものは基準電圧とその温度係
数は一義的に決まってし１つだものがこの実施例の場合
は抵抗比）（１ｉ ６／Ｒｌｓをパラメータとして所望
の基準電圧ＶＲＥＦの＃＋Ｉと、温度係数を得ることが
できる。 なお、第２図の実施例において、抵抗１５を仲人せず、
トランジスタ５のエミッタを直接トランジスタ６．８の
ペース共通接続点に接続しても同様の効果を得ることが
できる。また、基準電圧出力端子３の電圧ＶＲＥＦおよ
びその温度係数を求め１３− る式が煩雑となるが、トランジスタ５、抵抗１５．１２
を用いずに、トランジスタ６のコレクタ・ベース間を直
接接続してダイオード接続とした場合も同様の効果を得
ることができる。 第３図は、第２図の実施例を用いて実演、シた出力電圧
３ｖの定電圧発生回路の回路図を示す。 第３図において、第２図の基準電圧回路に相当する部分
は同一符号を用いており、異なる点について説明する。 第３図において、抵抗１７、トランジスタ１８、ダイオ
ード１９．２０はｔｔ源投入時のスタート回路を構成し
ており、出力端子３の出力電圧ＶＲＥＦが３■になれば
トランジスタ１８はオフになり、定電圧発生回路として
の動作には寄与しなくなる。トランジスタ２２，２３．
２６抵抗２１，２４．２５は第２図の電流・供給回ｊ１
８２に相当する定電流源を構成しておシ、トランジスタ
２３は出力端子３からバイアスが与えられている。トラ
ンジスタ２７は電圧安定度を良好にする為に、負帰還を
かけられた電流増巾用トランジスタとして作用する。コ
ンデンサ２８は発振防止用１４− のコンデンサである。 今、この定電圧発生回路の出力電圧がハ「定の設定値よ
シ高くなると、この電圧は抵抗７を通してトランジスタ
１０のベース電位をよりもち上げ、さらにトランジスタ
１１のベース電位をよりもち上ける為、トランジスタ１
１のコレクタ電流は増大する。これによりトランジスタ
２７のベース電流が減少して、出力端子３の電圧は低下
し、所定の値で定常状態となる。 以上説明したように、本発明によれば半導体集積回路化
に適した回路構成の基準電圧回路が得られ、基準電圧と
その温度係数を独立に設定できる利点があるため設計上
の自由度を大きくとれる。 又、ツェナーダイオードを用いないので低雑音の基準電
圧が得られる利点がある。 尚、本発明は上記実施例に限定されることなく例えば電
源端子１および接地端子１４はある所定のバイアス電位
をもってもよく、適宜所定位置に回路の整合をとるため
に抵抗を挿入してもよい。 １５−
【図面の簡単な説明】
第１図は従来のバンドギップレギュレータの１例を示す
回路図、第２図は本発明の一実施例を示す基準電圧１１
路図、第３図は本発明の基準電圧回路を基にした定電圧
発生回路図を示す。 ■・・・・・・電源端子、３・・・・・・出力端子、１
４・・・・・・接地端子、２・・・・・°定電流源、４
．７．９．１２．１３．１５．１６，１７．２１．２４
．２５°・パ・・抵抗、５．６．８．１０，１１．１８
．２２．２３．２６．２７°＝°）ランジスタ、１９．
２０・・・・・・ダイオ−）”、２８・・・・・・コン
デンサ。 −１６− ÷ 卒）１￥Ｉｌ 隼２図 ′ →ヒ 串３図
回路図、第２図は本発明の一実施例を示す基準電圧１１
路図、第３図は本発明の基準電圧回路を基にした定電圧
発生回路図を示す。 ■・・・・・・電源端子、３・・・・・・出力端子、１
４・・・・・・接地端子、２・・・・・°定電流源、４
．７．９．１２．１３．１５．１６，１７．２１．２４
．２５°・パ・・抵抗、５．６．８．１０，１１．１８
．２２．２３．２６．２７°＝°）ランジスタ、１９．
２０・・・・・・ダイオ−）”、２８・・・・・・コン
デンサ。 −１６− ÷ 卒）１￥Ｉｌ 隼２図 ′ →ヒ 串３図
Claims (1)
- 第１の電圧端子と、該第１の電圧端子に第１の電流供給
手段を介して結合された出力端子と、該出力端子に第１
の抵抗と第２の電流供給手段との直列（ロ）路を介して
接続された第２の電圧端子と、前記第１の抵抗と前記第
２の電流供給手段との接続点にベースが接続された第１
のトランジスタと、直列接続され、一端が前記第１のト
ランジスタのエミフタに、他端が前記第２の電圧端子に
それぞれ接続された第２、第３の抵抗と、該第２、第３
の抵抗の接続点にベースが接続され、コレクタ・エミッ
タ間の電流通路が前記第１の電流供給手段と前記第２の
電圧端子との間に挿入された第２のトランジスタとを含
むことを特徴とする基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17929481A JPS5880717A (ja) | 1981-11-09 | 1981-11-09 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17929481A JPS5880717A (ja) | 1981-11-09 | 1981-11-09 | 基準電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5880717A true JPS5880717A (ja) | 1983-05-14 |
Family
ID=16063304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17929481A Pending JPS5880717A (ja) | 1981-11-09 | 1981-11-09 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880717A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014203213A (ja) * | 2013-04-03 | 2014-10-27 | トヨタ自動車株式会社 | バンドギャップリファレンス回路 |
-
1981
- 1981-11-09 JP JP17929481A patent/JPS5880717A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014203213A (ja) * | 2013-04-03 | 2014-10-27 | トヨタ自動車株式会社 | バンドギャップリファレンス回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7619401B2 (en) | Bandgap reference circuit | |
| US4249122A (en) | Temperature compensated bandgap IC voltage references | |
| US7166994B2 (en) | Bandgap reference circuits | |
| US7170336B2 (en) | Low voltage bandgap reference (BGR) circuit | |
| US5229711A (en) | Reference voltage generating circuit | |
| CN101349928B (zh) | 超低电压次带隙电压参考产生器 | |
| JP2007157055A (ja) | 基準電圧発生回路 | |
| JPH05173659A (ja) | バンドギャップ参照回路装置 | |
| JPS5880718A (ja) | 基準電圧発生回路 | |
| JPS6323568B2 (ja) | ||
| JPH0784659A (ja) | 電圧基準のための曲率補正回路 | |
| US4319180A (en) | Reference voltage-generating circuit | |
| JPH0123802B2 (ja) | ||
| US6310510B1 (en) | Electronic circuit for producing a reference current independent of temperature and supply voltage | |
| CN113467562B (zh) | 一种无运放带隙基准源 | |
| JPH0526208B2 (ja) | ||
| US4433283A (en) | Band gap regulator circuit | |
| JPH09330137A (ja) | 基準電圧発生回路及び基準電圧発生方法 | |
| US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
| JPS604611B2 (ja) | バイアス電流供給回路 | |
| JPS5880717A (ja) | 基準電圧回路 | |
| CN101364122A (zh) | 同时提供精准电压与精准电流的参考电路 | |
| JP2006065439A (ja) | バンドギャップ型基準電圧発生回路 | |
| US7733076B1 (en) | Dual reference current generation using a single external reference resistor | |
| JPS6258009B2 (ja) |