JPS5880875A - 半導体集積回路用定電圧ダイオ−ド - Google Patents
半導体集積回路用定電圧ダイオ−ドInfo
- Publication number
- JPS5880875A JPS5880875A JP56180098A JP18009881A JPS5880875A JP S5880875 A JPS5880875 A JP S5880875A JP 56180098 A JP56180098 A JP 56180098A JP 18009881 A JP18009881 A JP 18009881A JP S5880875 A JPS5880875 A JP S5880875A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- diffusion layer
- diffused
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタ等のＰＮ接合の逆方向特性を利用
した半導体集積回路用定電圧ダイオードに関するもので
ある。
した半導体集積回路用定電圧ダイオードに関するもので
ある。
シリコントランジスタのＰＮ接合の逆方向特性が定電圧
ダイオードの特性に近いものであることはすでに知られ
ているところであり、この特性を利用して定電圧ダイオ
ードを得ようとすることもなされている。ところで半導
体集積回路では、定電圧ｉ′得るために該回路内に定電
圧ダイオードを作り込むことが要求されており、この定
電圧ダイオードを半導体集積回路中に作ろうとする場合
は、一般にトランジスタのペース・エミッタ接合の逆方
向ブレークダウン電圧が利用される。
ダイオードの特性に近いものであることはすでに知られ
ているところであり、この特性を利用して定電圧ダイオ
ードを得ようとすることもなされている。ところで半導
体集積回路では、定電圧ｉ′得るために該回路内に定電
圧ダイオードを作り込むことが要求されており、この定
電圧ダイオードを半導体集積回路中に作ろうとする場合
は、一般にトランジスタのペース・エミッタ接合の逆方
向ブレークダウン電圧が利用される。
しかしながら半導体集積回路におけるトランジスタの基
本的な構造はプレーナ構造であり、 ＰＮ接合の端部は
表置保護被膜直下の基板表面に存在し、しかもトランジ
スタの拡散領域は全て表面からの拡散によって形成され
ているため、基板表面に近いほど不純物濃度が高く、こ
のため表面に位置するＰＮ接合部分の不純物濃度の勾配
は大きく、ＰＮ接合のブレークダウンは表面近傍におい
て起る。この場合表面における結晶の不整合あるいは汚
れなどにより最も弱い部分から順次スポット状にブレー
クダウンを起こすのが昔通であり、一様なブレークダウ
ンが起こりにくい。この現象は定電圧ダイオードの発振
、静特性での折れ曲がり、あるいはソフトブレークダウ
ンの原因になる゛のみならず定電圧ダイオードの劣化に
もつながるものである。
本的な構造はプレーナ構造であり、 ＰＮ接合の端部は
表置保護被膜直下の基板表面に存在し、しかもトランジ
スタの拡散領域は全て表面からの拡散によって形成され
ているため、基板表面に近いほど不純物濃度が高く、こ
のため表面に位置するＰＮ接合部分の不純物濃度の勾配
は大きく、ＰＮ接合のブレークダウンは表面近傍におい
て起る。この場合表面における結晶の不整合あるいは汚
れなどにより最も弱い部分から順次スポット状にブレー
クダウンを起こすのが昔通であり、一様なブレークダウ
ンが起こりにくい。この現象は定電圧ダイオードの発振
、静特性での折れ曲がり、あるいはソフトブレークダウ
ンの原因になる゛のみならず定電圧ダイオードの劣化に
もつながるものである。
また従来のトランジスタのＰＮ接合の逆方向特性を利用
した定電圧ダイオードでは、表面の影響を直接受けるた
め、表面単位や表面保護膜中のキャリアトラップに起因
する雑音が発生し、低雑音を要求される半導体集積回路
には使用することができない。
した定電圧ダイオードでは、表面の影響を直接受けるた
め、表面単位や表面保護膜中のキャリアトラップに起因
する雑音が発生し、低雑音を要求される半導体集積回路
には使用することができない。
この発明は以上のような従来の問題点に鑑みてなされた
もので、Ｐ型シリコン基板上にＮ型高不純物濃度の埋込
拡散層を、該埋込拡散層上にＰ型高不純物濃度の第１の
拡散層をそれぞれ形成し、両拡散層をエピタキシャル層
によって被覆し、該エピタキシャル層を貫通して上記第
１の拡散層とＰＮ接合のダイオードを形成するＮ型高不
純物濃度の第２の拡散層を設けることにより、従来の半
導体集積回路の基本的な製造工程を変更することなく、
該回路丙において良好な定電圧特性が得られるようにし
た半導体集積回路用定電圧ダイオードを提供することを
目的としている。
もので、Ｐ型シリコン基板上にＮ型高不純物濃度の埋込
拡散層を、該埋込拡散層上にＰ型高不純物濃度の第１の
拡散層をそれぞれ形成し、両拡散層をエピタキシャル層
によって被覆し、該エピタキシャル層を貫通して上記第
１の拡散層とＰＮ接合のダイオードを形成するＮ型高不
純物濃度の第２の拡散層を設けることにより、従来の半
導体集積回路の基本的な製造工程を変更することなく、
該回路丙において良好な定電圧特性が得られるようにし
た半導体集積回路用定電圧ダイオードを提供することを
目的としている。
以下本発明の一実施例を図について説明する。
第１図及び第２図は本発明の一実施例による半導体集積
回路用定電圧ダイオードを示し、第１図は本定電圧ダイ
オードの製作工程途中の断面図、第２図は本定電圧ダイ
オードの断面図である。第２図に右いて、（１）はＰ型
シリコン基板、（２）はこのシリコン基板（１）上に選
択的に形成されたＮ型高不純物濃度の埋込拡散層、（３
）はこの埋込拡散層（２）上に該拡散層（２）の内側に
位置しかつ上記シリコン基板（１）に達しないようにし
て形成され、埋込拡散層（２）とＰＮ接合を形成するＰ
型高不純物濃度の第１の拡散層、（４）はシリコン基板
（１）上に形成されたＰ型高不純物濃度の下方浮き上り
分離拡散層である。
回路用定電圧ダイオードを示し、第１図は本定電圧ダイ
オードの製作工程途中の断面図、第２図は本定電圧ダイ
オードの断面図である。第２図に右いて、（１）はＰ型
シリコン基板、（２）はこのシリコン基板（１）上に選
択的に形成されたＮ型高不純物濃度の埋込拡散層、（３
）はこの埋込拡散層（２）上に該拡散層（２）の内側に
位置しかつ上記シリコン基板（１）に達しないようにし
て形成され、埋込拡散層（２）とＰＮ接合を形成するＰ
型高不純物濃度の第１の拡散層、（４）はシリコン基板
（１）上に形成されたＰ型高不純物濃度の下方浮き上り
分離拡散層である。
また（５）は上記シリコン基板（１）１番こ上記拡散層
（２）＋３＋ ＋４１を覆って形成されたＮｆｉのエピ
タキシャル層、（６）はこのエピタキシャルＩＩ １５
）内に上下方向に設けられ、上記第１の拡散層（３）の
一部と重なり合って該拡散層（３）とＰＮ接合のダイオ
ードを形成するＮ型高不純物濃度の第２の拡散層、（７
）はエピタキシャル−（５）内に上下方阻に形成され、
上記第１の拡散層（３）と上記ダイオード部以外で重な
り合うＰ型の高不純物濃度の第３の拡散層、（８）はエ
ピタキシャル層（５）内に上下方向に形成され、上記分
離拡散層（４）と重なり合うＰ型高不純物濃度の分離拡
散層である。さらに（９）はシリコン酸化膜、（１０１
）（１０ｂ）は酸化膜（９）上に上記第２．第３の拡散
層ｔ６１ ｔｅｌと接続して形成されたカソード電極及
びアノード電極である。
（２）＋３＋ ＋４１を覆って形成されたＮｆｉのエピ
タキシャル層、（６）はこのエピタキシャルＩＩ １５
）内に上下方向に設けられ、上記第１の拡散層（３）の
一部と重なり合って該拡散層（３）とＰＮ接合のダイオ
ードを形成するＮ型高不純物濃度の第２の拡散層、（７
）はエピタキシャル−（５）内に上下方阻に形成され、
上記第１の拡散層（３）と上記ダイオード部以外で重な
り合うＰ型の高不純物濃度の第３の拡散層、（８）はエ
ピタキシャル層（５）内に上下方向に形成され、上記分
離拡散層（４）と重なり合うＰ型高不純物濃度の分離拡
散層である。さらに（９）はシリコン酸化膜、（１０１
）（１０ｂ）は酸化膜（９）上に上記第２．第３の拡散
層ｔ６１ ｔｅｌと接続して形成されたカソード電極及
びアノード電極である。
次に本実施例定電圧ダ〉イオードの製作方法を説明する
。
。
まずＰ型シリコン基板（１）に通常、埋込拡散層といわ
れるＮ型の高濃度拡散層（２）を選択的に形成し、この
埋込拡散層（２）上にこれをはみ出さないようにして高
濃度のＰ全不純物拡散層（３）を形成するとともに、分
離拡散領域の基板（１）との重ね令せ領域にも同時に拡
散させて高濃度のＰ型下方浮き上り分離拡散層（４）を
形成する。この状態で熱処理を行ない、基板（１）上に
各拡散層＋２１ ＋３１１４１を覆ってエピタキシャル
層（５）を成長させる。すると埋込拡散層（２）及び’
！！！１１ｉ６一度不純物層（３）はＩｊｉ１図に示す
ようにエピタキシャル層（６）内に浮き上がった状態と
なる。
れるＮ型の高濃度拡散層（２）を選択的に形成し、この
埋込拡散層（２）上にこれをはみ出さないようにして高
濃度のＰ全不純物拡散層（３）を形成するとともに、分
離拡散領域の基板（１）との重ね令せ領域にも同時に拡
散させて高濃度のＰ型下方浮き上り分離拡散層（４）を
形成する。この状態で熱処理を行ない、基板（１）上に
各拡散層＋２１ ＋３１１４１を覆ってエピタキシャル
層（５）を成長させる。すると埋込拡散層（２）及び’
！！！１１ｉ６一度不純物層（３）はＩｊｉ１図に示す
ようにエピタキシャル層（６）内に浮き上がった状態と
なる。
そしてエピタキシャル層（５）の表面にシリコン酸化膜
（９）を生成し、この酸化膜（９）によく知られている
写真食刻技術を用いて選択的に開孔を行ない、その孔番
ζ順にＰ全不純物拡散層（７ｍ）（８ｍ）及びＮ
゛型拡散層（６＆）をそれぞれ形成し、これによって
素子は第１図に示す構造となる。
（９）を生成し、この酸化膜（９）によく知られている
写真食刻技術を用いて選択的に開孔を行ない、その孔番
ζ順にＰ全不純物拡散層（７ｍ）（８ｍ）及びＮ
゛型拡散層（６＆）をそれぞれ形成し、これによって
素子は第１図に示す構造となる。
次にこの素子を１０００℃〜１１００℃の高温の窒素又
は酸素雰囲気中で熱処理する。すると拡散層（６ａ）（
７ｍ）はＰ型拡散浮き上がり層（３）に、拡散層（８１
りはＰ型分離拡散層（４）にそれぞれ拡散して重なり合
うようになり、これによって第２図に示すような第２．
第３の拡散ＩＩＩ ｔ６） １７）及び分離拡散層（８
）が形成される。このときＮ型エピタキシャル層（５）
はＰ全波散層ｆ４） （８）によって電気的に分離され
、該エピタキシャル層（５）には島領域が形成される。
は酸素雰囲気中で熱処理する。すると拡散層（６ａ）（
７ｍ）はＰ型拡散浮き上がり層（３）に、拡散層（８１
りはＰ型分離拡散層（４）にそれぞれ拡散して重なり合
うようになり、これによって第２図に示すような第２．
第３の拡散ＩＩＩ ｔ６） １７）及び分離拡散層（８
）が形成される。このときＮ型エピタキシャル層（５）
はＰ全波散層ｆ４） （８）によって電気的に分離され
、該エピタキシャル層（５）には島領域が形成される。
これは通常、分離拡散として知られているものである。
そして最後に写真食刻技術によって酸化膜（９）に電極
を取り出すためのコンタクト部を開孔し、金員配線を行
って電極（１ｏａ）（１ｏｂ）を形成する。
を取り出すためのコンタクト部を開孔し、金員配線を行
って電極（１ｏａ）（１ｏｂ）を形成する。
以上のような本実施例の定電圧ダイオードでは、Ｎ型拡
散ｍ（６）の不純物一度がエピタキシャル層（５）に比
べて十分に大きいため、ＰＮ接合の逆方向ブレークダウ
ンはエピタキシャル層（５）内の接合面面で起こり、表
面の影響を全く受けず、その結果安定しただ電圧特性が
得られ、又低雑音素子として半導体集積回路の中に組み
込むことができる。またダイオードを形成するＰ型高濃
度拡散４（３）はＮ型拡散層（２）上に位置し、基板（
１）からは電気約６こ分離されているので、拡散層＋６
１１７１によって電極（１０１）（１０ｂ）を表面から
容易に取り出すことができる。
散ｍ（６）の不純物一度がエピタキシャル層（５）に比
べて十分に大きいため、ＰＮ接合の逆方向ブレークダウ
ンはエピタキシャル層（５）内の接合面面で起こり、表
面の影響を全く受けず、その結果安定しただ電圧特性が
得られ、又低雑音素子として半導体集積回路の中に組み
込むことができる。またダイオードを形成するＰ型高濃
度拡散４（３）はＮ型拡散層（２）上に位置し、基板（
１）からは電気約６こ分離されているので、拡散層＋６
１１７１によって電極（１０１）（１０ｂ）を表面から
容易に取り出すことができる。
また本発明の定電圧ダイオードは、既存のシリコンを基
板とする半導体集積回路の製造工程になんら新しい工程
を追加することなく形成できる。
板とする半導体集積回路の製造工程になんら新しい工程
を追加することなく形成できる。
それは、拡散層（２）は他の埋込層を形成する際に、拡
散層＋３） ＋４１は下方浮き上り分離層を形成する際
にそれぞれ形成でき、又拡散層（７） （８１は表面か
らの分離拡散層であり、さらに拡散層（６）は通常、コ
レクタウオールと呼ばれる拡散層を形成するときにでき
るからである。
散層＋３） ＋４１は下方浮き上り分離層を形成する際
にそれぞれ形成でき、又拡散層（７） （８１は表面か
らの分離拡散層であり、さらに拡散層（６）は通常、コ
レクタウオールと呼ばれる拡散層を形成するときにでき
るからである。
以上のように本発明に係る半導体集積回路用定電圧ダイ
オードによれば、Ｎ型の高不純物濃度の埋込拡散層上に
形成したＰ型の高不純物濃度の第１の拡散層とＰＮ接合
のダイオ−ｔを形成するＮ型の高不純物濃度の第一の拡
散層を、上記埋込拡散層と第１の拡散層とを覆うエピタ
キシャル層を貫通させて形成したので、従来の半導体集
積回路の基本的な製造工程に変更をもたらすことなく、
該回路内に良好な定電圧特性を有する定電圧ダイオード
を作ることができ、その工業的価値は大きい０
オードによれば、Ｎ型の高不純物濃度の埋込拡散層上に
形成したＰ型の高不純物濃度の第１の拡散層とＰＮ接合
のダイオ−ｔを形成するＮ型の高不純物濃度の第一の拡
散層を、上記埋込拡散層と第１の拡散層とを覆うエピタ
キシャル層を貫通させて形成したので、従来の半導体集
積回路の基本的な製造工程に変更をもたらすことなく、
該回路内に良好な定電圧特性を有する定電圧ダイオード
を作ることができ、その工業的価値は大きい０
第１図は本発明の一実施例による半導体集積回路用定電
圧ダイオードの製造工程途中に初ける断面図、第２図は
上記定電圧ダイオードの断面図である。 （１）・・・シリコン基板、（２）・・・埋込拡散層、
（３）・・・第１の拡散層、（５）・・・エピタキシャ
ル層、（６）・・・第２の拡散層、（７）・・・第３の
拡散層、（１０ａ）（１０ｂ）・・電極。 代理人 葛 野 信 − 第１図 第２図 手続補正書（自発） 昭和５７年１０月 ６日 ２、発明の名称 半導体集積回路用 定電圧ダイオード ３、補正をする者 ６、 捕止の内容 明細書をつぎのとおり訂正する。 （２）
圧ダイオードの製造工程途中に初ける断面図、第２図は
上記定電圧ダイオードの断面図である。 （１）・・・シリコン基板、（２）・・・埋込拡散層、
（３）・・・第１の拡散層、（５）・・・エピタキシャ
ル層、（６）・・・第２の拡散層、（７）・・・第３の
拡散層、（１０ａ）（１０ｂ）・・電極。 代理人 葛 野 信 − 第１図 第２図 手続補正書（自発） 昭和５７年１０月 ６日 ２、発明の名称 半導体集積回路用 定電圧ダイオード ３、補正をする者 ６、 捕止の内容 明細書をつぎのとおり訂正する。 （２）
Claims (1)
- （１）Ｐ型の導電体を有するシリコン基板と、該シリコ
ン基板上に選択的に形成されたＮ型の高不純物濃度の埋
込拡散層と、該埋込拡散層の内側に位置しかつ上記シリ
コン基板に達しないようｋしての高不純物濃度の第１の
拡散層と、上記シリコン基板上に上記埋込拡散層及び第
１の拡散層を覆って形成されたＮ型のエピタキシャル層
と、該エピタキシャル層内に上下方向に設けられ上記第
１の拡散層の一部と重なり合って該第１の輯散層とＰＮ
接合のダイオードを形成するＮ型の高不純物濃度の第２
の拡散層と、上記エピタキシャル層内に上下方同番こ設
けられ上記第１の拡散層と上記ダイオード部以外で重な
り合うＰ型の高不純物濃度の第３の拡散層と、上記エピ
タキシャル層の表面上にそれぞれ形成され上記第２．第
３の拡散層とそれぞれ接続されるカソード電極及びアノ
ード電極とを備えたことを特徴とする半導体集積回路用
定電圧ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180098A JPS5880875A (ja) | 1981-11-09 | 1981-11-09 | 半導体集積回路用定電圧ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180098A JPS5880875A (ja) | 1981-11-09 | 1981-11-09 | 半導体集積回路用定電圧ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5880875A true JPS5880875A (ja) | 1983-05-16 |
Family
ID=16077390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56180098A Pending JPS5880875A (ja) | 1981-11-09 | 1981-11-09 | 半導体集積回路用定電圧ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5880875A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986327A (en) * | 1989-11-15 | 1999-11-16 | Kabushiki Kaisha Toshiba | Bipolar type diode |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4829380A (ja) * | 1971-08-18 | 1973-04-18 | ||
| JPS5583271A (en) * | 1978-12-20 | 1980-06-23 | Toshiba Corp | Semiconductor device |
-
1981
- 1981-11-09 JP JP56180098A patent/JPS5880875A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4829380A (ja) * | 1971-08-18 | 1973-04-18 | ||
| JPS5583271A (en) * | 1978-12-20 | 1980-06-23 | Toshiba Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986327A (en) * | 1989-11-15 | 1999-11-16 | Kabushiki Kaisha Toshiba | Bipolar type diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497106A (en) | Semiconductor device and a method of manufacturing the same | |
| US3293087A (en) | Method of making isolated epitaxial field-effect device | |
| US3509433A (en) | Contacts for buried layer in a dielectrically isolated semiconductor pocket | |
| US4100565A (en) | Monolithic resistor for compensating beta of a lateral transistor | |
| US3488564A (en) | Planar epitaxial resistors | |
| JPH0216017B2 (ja) | ||
| US5861659A (en) | Semiconductor device | |
| US3472710A (en) | Method of forming a field effect transistor | |
| KR960015901A (ko) | 바이폴라 트랜지스터, 바이폴라 트랜지스터가 있는 반도체 장치 및 그 제조방법 | |
| JPS5880875A (ja) | 半導体集積回路用定電圧ダイオ−ド | |
| JPH04291952A (ja) | 半導体装置 | |
| US3512057A (en) | Semiconductor device with barrier impervious to fast ions and method of making | |
| US3330030A (en) | Method of making semiconductor devices | |
| JPH0621365A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2518929B2 (ja) | バイポ―ラ型半導体集積回路 | |
| US5777376A (en) | Pnp-type bipolar transistor | |
| JPS649742B2 (ja) | ||
| US3365629A (en) | Chopper amplifier having high breakdown voltage | |
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPS6036104B2 (ja) | 半導体集積回路装置 | |
| JPS58210659A (ja) | 半導体装置およびその製造方法 | |
| JPS60180138A (ja) | 半導体装置 | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPH0558256B2 (ja) | ||
| JPH05121418A (ja) | 半導体装置 |