JPS5882561A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5882561A JPS5882561A JP56180889A JP18088981A JPS5882561A JP S5882561 A JPS5882561 A JP S5882561A JP 56180889 A JP56180889 A JP 56180889A JP 18088981 A JP18088981 A JP 18088981A JP S5882561 A JPS5882561 A JP S5882561A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diode
- transistor
- type
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、いわゆるダーリントン接続回路素子において
、前段トランジスタのエミッタ・べ′−ス間にダイオー
ドを挿入した回路を単一半導体上に形成する半導体装置
に関するものである。
、前段トランジスタのエミッタ・べ′−ス間にダイオー
ドを挿入した回路を単一半導体上に形成する半導体装置
に関するものである。
２個のトランジスタからなるダーリントン接続回路素子
は、一般に第１図に示す様に、トランジスタＴｒ１のコ
レクタとトランジスタＴｒ２のコレクタが、またＴｒｌ
のエミッタとＴｒ２のベースがそれぞれ共通接続され、
またＴｒ、のペースとＴｒ２のペースとの間に抵抗Ｒ１
が接続され、Ｔｒ２のベース・エミッタ間に抵抗Ｒ２が
接続され、さらにＴｒ２のエミッタ・コレクタ間にダイ
オードＤ１が接続された回路構成となるように形成され
、ベース電極Ｂ、エミッタ電極Ｘ、コレクタ電極Ｃの各
電極が外部リード端子としてとり出されるように単一半
導体基板へ一体的に作り込まれた構成となっている。
は、一般に第１図に示す様に、トランジスタＴｒ１のコ
レクタとトランジスタＴｒ２のコレクタが、またＴｒｌ
のエミッタとＴｒ２のベースがそれぞれ共通接続され、
またＴｒ、のペースとＴｒ２のペースとの間に抵抗Ｒ１
が接続され、Ｔｒ２のベース・エミッタ間に抵抗Ｒ２が
接続され、さらにＴｒ２のエミッタ・コレクタ間にダイ
オードＤ１が接続された回路構成となるように形成され
、ベース電極Ｂ、エミッタ電極Ｘ、コレクタ電極Ｃの各
電極が外部リード端子としてとり出されるように単一半
導体基板へ一体的に作り込まれた構成となっている。
この様なダーリントン接続回路素子は、従来は、第２図
に示す様に、トランジスタＴｒ１およびＴｒ２は共通コ
レクタ領域１を基体として、その上にベース領域２が形
成され、とのペース領領域４がそれぞれ形成さ−れるの
が一般である。
に示す様に、トランジスタＴｒ１およびＴｒ２は共通コ
レクタ領域１を基体として、その上にベース領域２が形
成され、とのペース領領域４がそれぞれ形成さ−れるの
が一般である。
抵抗Ｒ１に相当する領域６と抵抗Ｒ２に相当する領域６
はエミッタ領域３および４下のベース領域に存在し、ダ
イオードＤ１はＰｌｆ接合部７に存在することになる。
はエミッタ領域３および４下のベース領域に存在し、ダ
イオードＤ１はＰｌｆ接合部７に存在することになる。
ベース電極Ｂに相当する電極部８．Ｔｒ、のエミッタと
Ｔｒ２のベースとを接続する内部電極部９およびエミッ
タ電極Ｆに相当する電極部１ｏがそれぞれ形成され、コ
レクタ電極Ｃはウエノ・−裏面に電極部１１として形成
されている。１２は絶縁膜である。
Ｔｒ２のベースとを接続する内部電極部９およびエミッ
タ電極Ｆに相当する電極部１ｏがそれぞれ形成され、コ
レクタ電極Ｃはウエノ・−裏面に電極部１１として形成
されている。１２は絶縁膜である。
この様にして形成されたダーリントン接続回路素子は、
スイッチング動作でＯＮからＯＦＦへの切り替え時にベ
ース・エミッタ間が逆バイアスされるとＴｒｌがＯＦＦ
状態になり、Ｔｒ、・のベース・エミッタ間には電流が
流れないため、Ｔｒ２のベース領域に蓄積されたキャリ
アの放出は、抵抗Ｒ１を通じてベース電極へ徐々に流出
するだけであり、抵抗Ｒ１が大きいときにはキャリアの
放出速度は小であり蓄積されたキャリアはスイッチング
速度が低下するという欠点がある。
スイッチング動作でＯＮからＯＦＦへの切り替え時にベ
ース・エミッタ間が逆バイアスされるとＴｒｌがＯＦＦ
状態になり、Ｔｒ、・のベース・エミッタ間には電流が
流れないため、Ｔｒ２のベース領域に蓄積されたキャリ
アの放出は、抵抗Ｒ１を通じてベース電極へ徐々に流出
するだけであり、抵抗Ｒ１が大きいときにはキャリアの
放出速度は小であり蓄積されたキャリアはスイッチング
速度が低下するという欠点がある。
上記欠点を改善するために、第３図で示す様にダイオー
ドＤ２をＴｒ、のエミッタ・ベース間に挿入する方法が
知られている。しかしこのダイオードＤ２は他の回路要
素のように単一半導体基板内へ一体的に作り込むことは
、寄生トランジスタが形成されるという不都合をともな
うので実現されておらず、この機能をもたせるために、
従来は外部接続によって回路構成する必要があり、量産
性、信頼性の面で必ずしも十分とはいえない。
ドＤ２をＴｒ、のエミッタ・ベース間に挿入する方法が
知られている。しかしこのダイオードＤ２は他の回路要
素のように単一半導体基板内へ一体的に作り込むことは
、寄生トランジスタが形成されるという不都合をともな
うので実現されておらず、この機能をもたせるために、
従来は外部接続によって回路構成する必要があり、量産
性、信頼性の面で必ずしも十分とはいえない。
本発明は、上記の問題点を除き、スイッチングの高速化
および高信頼性を有する多段結合形トランジスタ回路素
子を与えるもので、少なくとも２段のトランジスタ回路
構成において第１段トランジスタのエミッタ・ベース間
に寄生トランジスタを除去した、ダイオードを単一半導
体基板内に設けた半導体装置を提供するものである。
および高信頼性を有する多段結合形トランジスタ回路素
子を与えるもので、少なくとも２段のトランジスタ回路
構成において第１段トランジスタのエミッタ・ベース間
に寄生トランジスタを除去した、ダイオードを単一半導
体基板内に設けた半導体装置を提供するものである。
第４図、第６図は本発明の一実施例を示すもので、第４
図は、左右に第１．第２段のトランジスタを形成した半
導体装置の断面図、第６図ａおよびｂは第１段トランジ
スタのベース領域中に形成された１３，１４領域から成
るダイオード部分を示す要部平面図およびＸ−１で載っ
た断面図である。
図は、左右に第１．第２段のトランジスタを形成した半
導体装置の断面図、第６図ａおよびｂは第１段トランジ
スタのベース領域中に形成された１３，１４領域から成
るダイオード部分を示す要部平面図およびＸ−１で載っ
た断面図である。
第４図において、１はトランジスタＴｒ、およびＴｒ２
の共通コレクタ領域となるＮ型シリコン基体、２はトラ
ンジスタＴｒ１およびＴｒ２の共通ベース領域となるＰ
型拡散領域、３はトランジスタＴｒ、のエミッタ領域と
なるＮ型拡散領域、７はダイオードＤ１を形成するＰＩ
接合部分、１３はトランジスタＴｒ１のベース領域中へ
作シ込まれ、ダイオード１１１１２のカソード領域とな
るに型拡散領域、１４はＮ型拡散領域１３の中へ作り込
まれ、ダイ−オードＤ２のアノード領域となるＰ型６／
−５ 拡散領域、１６はトランジスタＴｒ、のベースとダイオ
ードＤ２のカソードとを相互接続するための内部配線を
兼ねるベース電極、そして１６はトランジスタＴｒ、の
エミッタとダイオードＤ２のアノードとＴｒ２のベース
間を相互接続するための内部配線である。
の共通コレクタ領域となるＮ型シリコン基体、２はトラ
ンジスタＴｒ１およびＴｒ２の共通ベース領域となるＰ
型拡散領域、３はトランジスタＴｒ、のエミッタ領域と
なるＮ型拡散領域、７はダイオードＤ１を形成するＰＩ
接合部分、１３はトランジスタＴｒ１のベース領域中へ
作シ込まれ、ダイオード１１１１２のカソード領域とな
るに型拡散領域、１４はＮ型拡散領域１３の中へ作り込
まれ、ダイ−オードＤ２のアノード領域となるＰ型６／
−５ 拡散領域、１６はトランジスタＴｒ、のベースとダイオ
ードＤ２のカソードとを相互接続するための内部配線を
兼ねるベース電極、そして１６はトランジスタＴｒ、の
エミッタとダイオードＤ２のアノードとＴｒ２のベース
間を相互接続するための内部配線である。
なお、１０はエミッタ電極、１１はコレクタ電極、１２
は二酸化シリコン（ＳｉＯθ等の絶縁膜である。
は二酸化シリコン（ＳｉＯθ等の絶縁膜である。
第６図は、第４図で示した第１段トランジスタ内へ作り
込まれているダイオードＤ２の構造をより詳細に現わす
ため、ダイオードＤ２の作り込み部分を拡大して示した
平面図ならびに断面図である。
込まれているダイオードＤ２の構造をより詳細に現わす
ため、ダイオードＤ２の作り込み部分を拡大して示した
平面図ならびに断面図である。
第６図ａの平面図から明らか表ように、第３図中のダイ
オードＤ２に対応する部分は配線１６によってアノード
領域１４の径大部がトランジスタＴｒＩＱエミッタ領域
３とトランジスタＴｒ２のベース領域にオーミック接続
される。またアノード領域１４はその一端部に設けられ
た狭隘部の先端で抵抗１７を経てカソード領域１３およ
びトランジスタＴｒ、のペースにそれぞれ配線１５によ
りオーミック接続されている。
オードＤ２に対応する部分は配線１６によってアノード
領域１４の径大部がトランジスタＴｒＩＱエミッタ領域
３とトランジスタＴｒ２のベース領域にオーミック接続
される。またアノード領域１４はその一端部に設けられ
た狭隘部の先端で抵抗１７を経てカソード領域１３およ
びトランジスタＴｒ、のペースにそれぞれ配線１５によ
りオーミック接続されている。
かかる構造のダイオードＤ２が作シ込まれる事によって
、アノード領域１４とカソード領域１３とによ多形成さ
五るＰＮ接合はアノード値域１４の狭隘部つまり回路要
素的にみて比較的大きな抵抗をもつ領域１７を介してペ
ース電極１６と短絡する構造となり従来の様に、アノー
ド領域１４．カソード領域１３．およびペース領域２の
３領域で構成される寄生ＰＮＰ型トランジスタ機能がほ
とんど除去される。従って多段結合形トランジスタ構成
によれば、スイッチング動作時に、アノード領域１４と
カソード領域１３から成るＰＨ接合は、ダイオードと抵
抗の並列回路として動作し、ダイオード特性を充分に生
かせる事になる。
、アノード領域１４とカソード領域１３とによ多形成さ
五るＰＮ接合はアノード値域１４の狭隘部つまり回路要
素的にみて比較的大きな抵抗をもつ領域１７を介してペ
ース電極１６と短絡する構造となり従来の様に、アノー
ド領域１４．カソード領域１３．およびペース領域２の
３領域で構成される寄生ＰＮＰ型トランジスタ機能がほ
とんど除去される。従って多段結合形トランジスタ構成
によれば、スイッチング動作時に、アノード領域１４と
カソード領域１３から成るＰＨ接合は、ダイオードと抵
抗の並列回路として動作し、ダイオード特性を充分に生
かせる事になる。
以上説明したところから明らかの様に、本発明によれば
、従来のダーリントン接続回路素子の製造工程にダイオ
ードＤ２となる、上述のよう成するための工程を追加す
るだけで、外部接続によってダイオ−“ドを付加した回
路と同等のスイッチング速度をもちしかも信頼性の面で
非常に優れた半導体装置を得る事ができる。
、従来のダーリントン接続回路素子の製造工程にダイオ
ードＤ２となる、上述のよう成するための工程を追加す
るだけで、外部接続によってダイオ−“ドを付加した回
路と同等のスイッチング速度をもちしかも信頼性の面で
非常に優れた半導体装置を得る事ができる。
また以上の説明では、ＮＰＮ型ダーリントン接続回路を
例示したが、本発明はＰＮＰ型にも同様の構成原理が適
用しうろこと゛は勿論である。
例示したが、本発明はＰＮＰ型にも同様の構成原理が適
用しうろこと゛は勿論である。
第１図は従来のダーリントン接続回路の等価回路図、第
２図は従来のダーリントン接続回路装置の断面図、第３
図はスイッチング速度を早めるためにダイオードを挿入
したダーリントン接続回路の等価回路図、第４図は本発
明の一実施例にかかるダーリントン接続回路装置の断面
図、第６図ａおよびｂはそれぞれ本発明のダイオード部
の平面図および断・面図である。 １・・・・・・コレクタ領域となる半導体基体、２・・
・・・・Ｐ型ベース領域、３，４・・・・・・Ｎ型エミ
ッタ領域、６，６・・・・・・抵抗領域、７・・・・・
・ダイオードＤ１電極、９，１６・・・・・・内部配線
、１ｏ・・・・・・エミッタ電極、１１・・・・・・コ
レクタ電極、１２・・・・・・絶縁膜、１３・・・・・
・ダイオードＤ２のカソード領域、１４・・・・・・ダ
イオードＤ２のアノード領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＝２
８１
２図は従来のダーリントン接続回路装置の断面図、第３
図はスイッチング速度を早めるためにダイオードを挿入
したダーリントン接続回路の等価回路図、第４図は本発
明の一実施例にかかるダーリントン接続回路装置の断面
図、第６図ａおよびｂはそれぞれ本発明のダイオード部
の平面図および断・面図である。 １・・・・・・コレクタ領域となる半導体基体、２・・
・・・・Ｐ型ベース領域、３，４・・・・・・Ｎ型エミ
ッタ領域、６，６・・・・・・抵抗領域、７・・・・・
・ダイオードＤ１電極、９，１６・・・・・・内部配線
、１ｏ・・・・・・エミッタ電極、１１・・・・・・コ
レクタ電極、１２・・・・・・絶縁膜、１３・・・・・
・ダイオードＤ２のカソード領域、１４・・・・・・ダ
イオードＤ２のアノード領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＝２
８１
Claims (1)
- 一導電型半導体基板に設けた反対導電型の共通ベース領
域中に前記−導電型の複数のエミッタ領域を設けてなる
多段トランジスタ構成の半導体装置において、第１段ト
ランジスタのベース領域中に前記エミッタとは独立の前
記−導電型の領域を形成し上記独立の一導電型領域内に
反対導電型の領域を径大部と狭隘部とをもたせて形成し
、前記反対導電型領域の径大部と第１段トランジスタの
エミッタおよび第２段トランジスタのベース領域とを共
通オーミック接続するとともに、前記反対導電型領域を
その狭隘部先端において前記独立の一導電型領域と第１
トランジスタのベース領域とに共通オーミック接続した
構造を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180889A JPS5882561A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56180889A JPS5882561A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5882561A true JPS5882561A (ja) | 1983-05-18 |
Family
ID=16091098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56180889A Pending JPS5882561A (ja) | 1981-11-10 | 1981-11-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882561A (ja) |
-
1981
- 1981-11-10 JP JP56180889A patent/JPS5882561A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0043007B1 (en) | Saturation-limited bipolar transistor circuit structure and method of making | |
| US3969747A (en) | Complementary bipolar transistors with IIL type common base drivers | |
| JPS5882561A (ja) | 半導体装置 | |
| US4136355A (en) | Darlington transistor | |
| JPS5925390B2 (ja) | ダ−リントントランジスタ | |
| US4446611A (en) | Method of making a saturation-limited bipolar transistor device | |
| JPS586161A (ja) | 半導体装置 | |
| JPS6352805B2 (ja) | ||
| JPH0412031B2 (ja) | ||
| JPH0244759A (ja) | 半導体集積回路装置 | |
| JPS6356708B2 (ja) | ||
| JPH06151900A (ja) | 半導体装置 | |
| JPS6239830B2 (ja) | ||
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPS58175856A (ja) | 半導体集積回路装置 | |
| JPS60262464A (ja) | 半導体装置 | |
| JPS6366947A (ja) | プログラマブルトランジスタ | |
| JPS62143453A (ja) | モノリシツク・ダ−リントン接続トランジスタの製造方法 | |
| JPS61101072A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS6070756A (ja) | モノリシツクダ−リントントランジスタ | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS6148970A (ja) | 半導体集積回路装置 | |
| JPS5817654A (ja) | 半導体装置 | |
| JPS61234075A (ja) | コイル負荷駆動用半導体集積回路 | |
| JPH02246224A (ja) | 半導体装置及びその製造方法 |