JPS60262464A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60262464A JPS60262464A JP59117729A JP11772984A JPS60262464A JP S60262464 A JPS60262464 A JP S60262464A JP 59117729 A JP59117729 A JP 59117729A JP 11772984 A JP11772984 A JP 11772984A JP S60262464 A JPS60262464 A JP S60262464A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- contact
- diffusion region
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/137—Collector regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
- H10D84/617—Combinations of vertical BJTs and only diodes
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置に関し、特にＰＮ接合分離を用い
たバイポーラ型子導体集積回路に於てトランジスタのコ
レクタ領域内に等側口路上該トランジスタのコレクタと
同電位の一端會有する抵抗累子全形成した半導体装置に
関する。
たバイポーラ型子導体集積回路に於てトランジスタのコ
レクタ領域内に等側口路上該トランジスタのコレクタと
同電位の一端會有する抵抗累子全形成した半導体装置に
関する。
（従来技術）
通常第２図に示す構成會有する半導体装置においては、
抵抗素子Ｒ１とバイポーラトランジスタＱ１は同一領域
の中に入れることはしない。これは、バイポーラトラン
ジスタＱ１に大電流が流れた時、望ましくない寄生動作
音生ずる為である〇第３図はかかる寄生動作全説明する
友めの従来の半導体装置の断面図であり、１はＰ型サブ
ストレート、２はＰ型すブストレート上に選択的に拡散
されたＮ％込拡散領域、３はＮ型エピタキシャル領域３
を貫通しＰ型サブストレー）ＩＫ達するｐ％離拡散領域
、５はＮ型エピタキシャル領域内に選択的に拡散された
Ｐ型ベース拡散領域、６はペース拡散領域内に選択的に
拡散されたＮ工ｑツタ拡散領域、７は該エミッタ拡散領
域６の形成時に同時に形成され７ｊｌ’ｌコンタクト拡
散領域、８はベース拡散領域と同時又は別々にＮ型エピ
タキシャル領域内に選択的に拡散された抵抗拡散領域、
９はシリコン酸化膜である。さらに３８はＮ型エピタキ
シャル領域３がＰ分離拡散領域に囲まれることにより形
成されたコレクタ領域でるる。
抵抗素子Ｒ１とバイポーラトランジスタＱ１は同一領域
の中に入れることはしない。これは、バイポーラトラン
ジスタＱ１に大電流が流れた時、望ましくない寄生動作
音生ずる為である〇第３図はかかる寄生動作全説明する
友めの従来の半導体装置の断面図であり、１はＰ型サブ
ストレート、２はＰ型すブストレート上に選択的に拡散
されたＮ％込拡散領域、３はＮ型エピタキシャル領域３
を貫通しＰ型サブストレー）ＩＫ達するｐ％離拡散領域
、５はＮ型エピタキシャル領域内に選択的に拡散された
Ｐ型ベース拡散領域、６はペース拡散領域内に選択的に
拡散されたＮ工ｑツタ拡散領域、７は該エミッタ拡散領
域６の形成時に同時に形成され７ｊｌ’ｌコンタクト拡
散領域、８はベース拡散領域と同時又は別々にＮ型エピ
タキシャル領域内に選択的に拡散された抵抗拡散領域、
９はシリコン酸化膜である。さらに３８はＮ型エピタキ
シャル領域３がＰ分離拡散領域に囲まれることにより形
成されたコレクタ領域でるる。
ここでトランジスタが動作している時にはエミッタから
注入された電子はコレクタに捕獲され、矢印で示す如く
流れコンタクト拡散領域から配線へと流れて行く。この
為コンタクト拡散領域より工Ｚツタ直下の部分の方が電
位が低くなり、遂にはコレクタ拡散領域と配線で接なが
れていて同電位の抵抗領域のコンタクトにごく近い部分
から正孔の注入が生じ、その正孔がペース拡散領域に捕
獲されるという寄生動作が起こる。特にバイポーラトラ
ンジスタＱ１のコレクタ及びエミッタにごく低い抵抗分
しか接続されていない時には、ＰＮＰＮ動作で大電流が
流れることがある。
注入された電子はコレクタに捕獲され、矢印で示す如く
流れコンタクト拡散領域から配線へと流れて行く。この
為コンタクト拡散領域より工Ｚツタ直下の部分の方が電
位が低くなり、遂にはコレクタ拡散領域と配線で接なが
れていて同電位の抵抗領域のコンタクトにごく近い部分
から正孔の注入が生じ、その正孔がペース拡散領域に捕
獲されるという寄生動作が起こる。特にバイポーラトラ
ンジスタＱ１のコレクタ及びエミッタにごく低い抵抗分
しか接続されていない時には、ＰＮＰＮ動作で大電流が
流れることがある。
ところが抵抗素子Ｒ１とトランジスタＱｌｋ別の領域に
入れることは面積的に不利であることは明らかであり、
種々の工夫がなされてきた。
入れることは面積的に不利であることは明らかであり、
種々の工夫がなされてきた。
第４図はかかる工夫の一例であり、コレクタコンタクト
拡散領域の各々反対側に隣接してトランジスタ部分と抵
抗部分？配置し、トランジスタの部分ではコレクタ領域
に電位低下が生じても、抵抗部分のコレクタ領域はほと
んどコレクタコンタクト拡散領域と同電位を保ち、正孔
の注入がおさえられるものであるが、これなどはその効
果全十分に期待できるものである。ここで第３図と同一
記号を付した部分は第３図と同一部分である。しかし、
第４図に示した方法全採用するとなると小型化高性能の
設計の要求されるバイポーラ型半導体集積回路でコレク
タ、ベース、エミッタ及び抵抗の平面上の位置関係に制
約が生じ、設計の自由度が損なわれるという問題点があ
った０（発明の目的） 本発明の目的は、上記欠点全除去し、等価（ロ）路上同
電位となる一導電型コレクタと逆導電型抵抗素子と全同
一領域に形成しても寄生動作のない構造金型する半導体
装置？提供することにある０（発明の構成） 本発明の半導体装置は、ＰＮ接合分離を用いたバイポー
ラ型半導体集積回路に於て、等何回路上同電位となる一
導電型コレクタと逆導電型抵抗素子と全同一領域に形成
し、該抵抗素子のコレクタと同電位のコンタクト部に接
してコレクタ部にシ璽ットキー接合を形成することによ
り構成される。
拡散領域の各々反対側に隣接してトランジスタ部分と抵
抗部分？配置し、トランジスタの部分ではコレクタ領域
に電位低下が生じても、抵抗部分のコレクタ領域はほと
んどコレクタコンタクト拡散領域と同電位を保ち、正孔
の注入がおさえられるものであるが、これなどはその効
果全十分に期待できるものである。ここで第３図と同一
記号を付した部分は第３図と同一部分である。しかし、
第４図に示した方法全採用するとなると小型化高性能の
設計の要求されるバイポーラ型半導体集積回路でコレク
タ、ベース、エミッタ及び抵抗の平面上の位置関係に制
約が生じ、設計の自由度が損なわれるという問題点があ
った０（発明の目的） 本発明の目的は、上記欠点全除去し、等価（ロ）路上同
電位となる一導電型コレクタと逆導電型抵抗素子と全同
一領域に形成しても寄生動作のない構造金型する半導体
装置？提供することにある０（発明の構成） 本発明の半導体装置は、ＰＮ接合分離を用いたバイポー
ラ型半導体集積回路に於て、等何回路上同電位となる一
導電型コレクタと逆導電型抵抗素子と全同一領域に形成
し、該抵抗素子のコレクタと同電位のコンタクト部に接
してコレクタ部にシ璽ットキー接合を形成することによ
り構成される。
（実施例）
以下、本発明の実施例について、図面全参照して説明す
る。
る。
第１図は本発明の一実施例の断面図である。第１図から
れかるように第３図と同様な構成となっており、第３図
と同一符号を付した部分は第３図と同一部分である。第
１図の本実施例で異なる点は抵抗素子のコレクタ電位と
等しくなるコンタクトに接してコレクタ部にショットキ
ーダイオードを形成せしめている点である。該構造は次
に述べるように簡単に実現することができる。
れかるように第３図と同様な構成となっており、第３図
と同一符号を付した部分は第３図と同一部分である。第
１図の本実施例で異なる点は抵抗素子のコレクタ電位と
等しくなるコンタクトに接してコレクタ部にショットキ
ーダイオードを形成せしめている点である。該構造は次
に述べるように簡単に実現することができる。
即ち、抵抗コンタクトの開孔部全抵抗拡散領域の外まで
延ばし、コレクタ領域と抵抗拡散領域にまたがる開孔部
を形成し、核部にアルミニウム等の配線金属を付着し両
部會シ田−トする如くすることで形成できる０ （発明の効果） 以上説明したとおり、本発明によれば、等何回５− 路上同電位となる一導電型コレクタと逆導電型抵抗素子
と全同一領域に形成しても、抵抗素子のコレクタと同電
位のコンタクト部に接してコレクタ部にシ日ットキー接
合が形成されているので、トランジスタに電流が流れ、
コレクタ領域に電位降下が生じ、抵抗の部分で順バイア
ス状態になっても抵抗拡散領域より正孔がコレクタ領域
へ注入される前に電子がシ目ットキー接合を通じて配線
金属へ流れることによシミ位を持ち上げる０従って抵抗
拡散領域から正孔が注入されることはなく、寄生動作も
起らない０
延ばし、コレクタ領域と抵抗拡散領域にまたがる開孔部
を形成し、核部にアルミニウム等の配線金属を付着し両
部會シ田−トする如くすることで形成できる０ （発明の効果） 以上説明したとおり、本発明によれば、等何回５− 路上同電位となる一導電型コレクタと逆導電型抵抗素子
と全同一領域に形成しても、抵抗素子のコレクタと同電
位のコンタクト部に接してコレクタ部にシ日ットキー接
合が形成されているので、トランジスタに電流が流れ、
コレクタ領域に電位降下が生じ、抵抗の部分で順バイア
ス状態になっても抵抗拡散領域より正孔がコレクタ領域
へ注入される前に電子がシ目ットキー接合を通じて配線
金属へ流れることによシミ位を持ち上げる０従って抵抗
拡散領域から正孔が注入されることはなく、寄生動作も
起らない０
第１図は本発明の一実施例の断面図、第２図は本発明の
対象となる抵抗素子とトランジスタの等側口略図、第３
図及び第４図は従来用いられている抵抗素子とトランジ
スタ全同一領域に形成した半導体装置の断面図である。 １・・・Ｐ型サブストレート、２・・・Ｎ−駆込拡散領
域、３・・・Ｎ型エピタキシャル領域、３ａ・・・コレ
クタ領６一 域、４・・・Ｐ分離拡散領域、５・・・Ｐ型ベース拡散
領域、６・・・Ｎ１エミッタ拡散領域、７・・・Ｎコレ
クタコンタクト拡散領域、８・・・抵抗拡散領域、９・
・・シリコン酸化膜、１０・・・抵抗素子コンタクト及
びショットキー接合形成用開孔部。 ７−
対象となる抵抗素子とトランジスタの等側口略図、第３
図及び第４図は従来用いられている抵抗素子とトランジ
スタ全同一領域に形成した半導体装置の断面図である。 １・・・Ｐ型サブストレート、２・・・Ｎ−駆込拡散領
域、３・・・Ｎ型エピタキシャル領域、３ａ・・・コレ
クタ領６一 域、４・・・Ｐ分離拡散領域、５・・・Ｐ型ベース拡散
領域、６・・・Ｎ１エミッタ拡散領域、７・・・Ｎコレ
クタコンタクト拡散領域、８・・・抵抗拡散領域、９・
・・シリコン酸化膜、１０・・・抵抗素子コンタクト及
びショットキー接合形成用開孔部。 ７−
Claims (1)
- ＰＮＮ接合分離用用たバイボー２型牛導体集積回路に於
て、等側口路上同電位となる一導電型コレクタと、逆導
電型抵抗素子とを同一領域に形成し、該抵抗素子のコレ
クタと同電位のコンタクト部に接してコレクタ部にシ■
ットキー接合を形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117729A JPS60262464A (ja) | 1984-06-08 | 1984-06-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117729A JPS60262464A (ja) | 1984-06-08 | 1984-06-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60262464A true JPS60262464A (ja) | 1985-12-25 |
Family
ID=14718836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59117729A Pending JPS60262464A (ja) | 1984-06-08 | 1984-06-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60262464A (ja) |
-
1984
- 1984-06-08 JP JP59117729A patent/JPS60262464A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4543593A (en) | Semiconductor protective device | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| US5798538A (en) | IGBT with integrated control | |
| JP4228210B2 (ja) | 半導体装置 | |
| US20040120085A1 (en) | Semiconductor device with surge protection circuit | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| KR100190352B1 (ko) | 기생전류에 보호되는 수직형 모놀리식 반도체 전력소자 | |
| JPH0475371A (ja) | 半導体集積回路 | |
| JP3199857B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH0456465B2 (ja) | ||
| JPS61256767A (ja) | 半導体装置 | |
| JPS6083361A (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPS6331110B2 (ja) | ||
| JP2665820B2 (ja) | ラテラルトランジスタ | |
| JPH0513769A (ja) | 半導体装置 | |
| JPH0750783B2 (ja) | 静電保護回路 | |
| JPH03108726A (ja) | 過電流制限型半導体装置 | |
| JPS586161A (ja) | 半導体装置 | |
| JPS5882562A (ja) | 半導体装置 | |
| JPH09306999A (ja) | 半導体装置 | |
| JPS6364058B2 (ja) | ||
| JPS61208260A (ja) | 半導体装置 |