JPS5883890A - 文字表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は１文字づつシフトされつつ並列に表示される文
字表示装置に関し、更に詳しくは表示桁数が例えばｎ桁
と限られた表示器にｎ桁以上の文字を表示する場合、表
示する文字を例えば右端から順１１Ｃ１文字づつ送シ出
し、左端に到達した文字は順次消滅させて行く文字表示
装置に於て、そＯ文字の送９出“し速度を表糸内容に依
・て賛化さＬボ せる事に依うて判読し易い文字津１１石文字表示装置に
関する。

現在限られたｎ桁の文字スペーＸ円に多文字を表示させ
る方式として次の＠方式が存在している。

■　最初にｎ桁表示し、表示が終了すると、表示されて
いる文字を一度全部消去し、新しく次の文字を表示させ
るもの。

■　ｎ桁表示し終ると、一方の端（右端）から順番に一
文字ずつ送り出し、左端に到達した文字は順次消滅して
いくもの。

■の方式は、表示その、もＯは見易いが文字と文字との
りなが）が分９に（く、文章全体としての判断は困鍛で
あまた。また■の方式は、文字は右端から左端へ流れて
行１く為、文字と文字とのうながｐはは雫１１シするも
のの、１文字送努出す度に全部の文字が移動し、その送
〕出し速度が速いと目がついて行かず、判読しにく（な
る、更に特に文字を表示する装置が液晶の場合、０ＲＴ
Ｃ）場合と違りて表示０１１動が断片的であ）、見づら
い上に表示の応答速度も運勢ので、送〕出す前Ｏ表示と
送９出した後の表示とが重なって表示され、文字その４
のが読めなくなる場合があ憧た。

その為、現在では人間の応答速度、ＬＣＤの反応゛速度
を考慮し、比較的遅い速度で“表示管移動させていゐが
、実際にはその速度が遅すぎる為−オペレータに不快１
＆を感じさせているのが現状である。

本発明は、表示の速度を速くシ、かつ表示その亀のは判
読し易くするダを目的としてお）、具体的に昧表示文字
を文字単位で送るのではなく、単語単位でまとめて送）
出している。

人ｒＩＲは文章を読む場合、文字単位で認識するのでは
なく、単語単位で認識する為、表示も電話単位で表示す
る方が見やすく、１又全体的な表示速度本土ると考えら
れる。

本発明による制御装置は、単語単位で送るという考え方
に基づき、１文字送り出して表示すると同時に、その表
示文字を判定することによ１て、次の表示文字を送ル出
すまでの時間を制御する、すなわち、文字を送シ出す速
度管制御するするところに主要る特徴を有する。

以降図Ｋ１１ｌづいて本発明の説明を行なう、第１−は
、本発明装置により％１０桁表示用Ｉ、ＣＤで一工　Ｈ
ＡＶｌＣＳｏ−ＭＩ　　Ｂｏｏにｓ、ｏＮｍＯＦ　　Ｔ
ＨＥＭ　　工Ｓ　１１１１１１６′という文章全表示し
良場合の表示の流れである。第１図（へ）は表示文字を
送シ出す速度ととに示しである。′Ｐニー′は高速に送
り出し、空白′−′が送り出されｂと、次ノ’　ＨＡＹ
　Ｅ−’ｏ先頭’　Ｈ’を低速テ［）ａｓしている。続
（＃ＡＶ１．．’は高速で送夕出している。又’ＢＯＯ
ＫＳ、”Ｋ於ても高速で送〕出し′、＃が送〕出される
と、次の＃ＯＮｍ、、、’Ｄ先顛′０＃は低速に送）出
されるのである。すなわち、′−′空白、ビリオシド′
、　ｉｓ、コンマ′、＃、セミ−ロン′：＃、等単語単
語Ｏ切れ目、文章の切れ＠を表わす記号を表示した後は
、次の表示文字を送〕出すまでに特定の待時間ができ為
ようにし、これら以外の文字！表示し九場合は、その待
時間が非常に短かくなるように、送り出していく速度を
制御しているのである。この速度制−によシ、表示は人
の目に第１図＠にように文章が単語単位で出現してＶフ
シして行くように写るのである。

上述のように動作する本発明文学表示装置の具体的構成
を第２−に示す、ｐｔ図に於て、（υは例えば１０桁の
表示能力を有するド、）マトリｆ？ス・のＬＣＤ表示器
、＠）Ｆｉこの表示器（１）で表示する文学情報が導入
されるＶフ）Ｖジスタ、（Ｓ）は表示文字情報が記憶さ
れているメ叱り、θ）はこのメモリ０）の読み出しアド
レス管指定すゐアトＶスＶｖス１　％　（Ｉｔ）　（！
ｉ）　Ｉ）　ｔ；ｊ上記メモリ（３）からの読み出し情
報中に、上述した革語単語の切れ日、即ち４−ｅ、　＊
ｊ　＃、１・＃、′；　”等の記号が存在するか否か會
判定する判定回路で、各記号に該当する情報を発生する
記号発生１！（６）　（＠）、（＠）からの情報とメ璧
す（３）からの情報とを比較する比較器に依１て構成さ
れている。（１塾は上記アドレスレＶスタ（４）へ高速
ケリツタ（Ｈｅ）ｔ−供給するか低速クロック（ＬＯ）
を供給するかｔａ訳する選択回路で、その選択制＠婬上
記判定回路（６）（２）俤）の各判定出力の論理和（８
）出力が用いられる。尚、高速クロｖ　Ｉ　（ＨＣ）と
してはｐ　ａ　ｓ　ＩＡｖｘｆｌ＜９）カｂｏｔ＜ｉｖ
ｘ　（ＯＰ　）が直接用−られ、を九低速１１り（Ｌ（
）は該クロフケパルス源（・）からのパルス（ＣＰ）ｔ
カウンタ（至）て計数する事に依嘩て分周されたパルス
が用いられる。軸線上記アトｖｘｖＮスタ０）への？口
Ｉｌりを遅延してメモｇ（２）に対する読み出し信号（
Ｒ８）を形成する遅延回路、輪はこ０読み出し信号ｔＲ
８）を更に遅延して上記ｔｙ７＞ｖジスタ偵）に対する
シフトパルス（ＳＰ）を得る遅延回路である。

次に所為構成に於けゐ動作に就いて説明すゐ。

アトｖｘｖＮｘ？＜４１に初期Ｗ４ｙ）（８１）ｔｊｌ
け％を良・高速クロｔり（ＨＯ）に同期して選択回路（
１）とアドレス動作スＩ←）との聞に設けたＡｌｆＤゲ
ート鵠を開＜（ｓｇ）、初期状１１Ｋｔｋでは判定回路
俤）（２）（２）出力はないので、選択回路（至）は高
速ケロータ（Ｈｅ）を選択してお）、アドレス動作スＪ
ｌ（４）はそのアドレスを高速で＋１動酎する。一方。

この高速夕Ｗψヶ（Ｈｅ）は遅延回路＠に依１てアドレ
スレジスタ（４）でのアドレス動作だけ遅れてメモＷ（
３１に＠み出し信号（Ｒ８）として印加され、メモす０
）の内春が読み出される。メモリ（至））から読み出さ
れた情＠はデータバスｏ４を介してシフトしＶス＃Ｑ）
に供給されると共に判定回路（５）　（ＩＩ）φ）にも
印加される。Ｖフトレジス＃ｏ）は遅延回路ｏｓＶｔ介
して得られるシフトパルス（ＳＰ）に依啼てデータバス
−かも得られる表示情報を取シ込み同時に１桁づつ左側
へシフトし、ＬＣＤ表示器（１）ア表示する。一方、デ
ータバス鱒を合して出方される表示情報と記号発生器（
４１）　（６膿）からの情・報とが判定器（ｓ）　（ｉ
）　＠）　Ｋ依つてその両者が一致しているか否かが比
較され、一致した時に判定信号を出方して選択（１１１
１ｆｆ）を低ｆｆｉ？ａ　、　Ｉ　（Ｌ　Ｏ）＠に＃Ｊ
ｌ換ｊＬ、アドレスレジスタ（４）でのアドレス動作、
メモν（８１での読都出し動作並びにＶフトＶシスタ臼
）のＦ７）動作が全て低速で行われる。

即ち、第１Ｉｉ１０表示例のように１工＃を表示した後
、しばしの時間的な遅れがあ啼て、’ＨＡＹＥ＃が高速
で現われて曝工　ＨＡＶＩＣ＃と表示し、またその状態
で低速クロツタ（Ｌ（）のパルス間隔だけ停止して高速
でＩ　ＳＯＭＥ　＃が出現し、′工　ＨＡＶＥ　　ＳＯ
ＭＥ　’！ニア１ｊｌ、Ｎび−ｔ”４Ｄ祭。

”Ｘ　　ＨＡｖＩＣＳ、０ＭＩＣ”ＢＯＯＫＳ、’ａｌ
ｌ示状劇が得られる。

以上の説明から明らかな如く、第２１１に示した本発明
の構成に依れば、−１゜′、１．−亀′、＠、１；　＃
都の単語の区切）記号が帰られるたびにクロシタ速度を
下げているので、第１図（６）め如き単、語単位の表示
が行われる事となる。

一方、斯る構成に於て、例えば１．＃と１　・“とが連
続して表示されるような場合には夫々の記号で長時間表
示が停止してしまう事となシ、時間的な無駄が大きく、
また１１＃と７１１”　ｐ　’とかの区切）記号がなく
文字が非常に長く表示器（１０桁数を越えるような場合
には区切〕記号−ら前のｎ桁の文字しか表示されない−
とな〕、実用上問題がある。。

斯る問題点を教養した実施例を第Ｓ図に示す。

同図に於て、（１）〜ｏ４は第２図のものと同様にＬＣ
Ｄ　ｆｌ示器〜データバスで、この実施例に於ては単安
定マルチ回路（ロ）と桁数カウンタ（２）とを付加して
いる・この単安定７１４／ｆ−回路ｏａは判定回路（１
）ω膿）出力の論理和（８）出力に依ってＦリガが掛け
られる。

何しかの判定回路（６）α）（ｂ）で区切シ記号が判定
されあとそれから無条件に一定時間だけ出力を出して選
択囲路（７）を高速クロック（ＨＣ’）側に設定する。

なおこの単安定マルチ回路（２）の勧降時間は低速クロ
ック（ＬＱ）の周期よシ僅かに長く設定されている。ま
た桁数カウンタ（至）はクロックバμス源（旬。からの
パＡ／スを計数する構成であシ、表示器（１）の□表示
桁数より２乃至３桁分だけ少い計数能力、具体的には１
０桁の表“丞相の場合１．７０計数能力を持っておシ、
このカラン）アップ信号（Ｃｕ）が選択回路（７１に印
加される。ｔたこの桁数カウンターは単安定マルチ回路
（至）の出力並びに゛リセット信号（８３）Ｋてリセッ
トが掛けられる構成となっている。

斯る構成に於て先ず例えば″Ｃｏ、　、ＬＴＤ　’管表
示せしめる場合を考えてみる。ＣＯ０＃までは先の実施
例と同様に高速表示され、′、＃の記号が到来すると判
定回路（ＩＳ）で判定出力に依って単安定マＮ？回路（
２）がトリガされ、−択回路（１）が低速側に！ｆＪ）
換わシ、低速りロνケ（ＬＤ）がアドレスレＶス／（４
）、メモψ０）並ＵＫＶフ）Ｓ／ＩＦスタ（２）に供給
されＬＣＤ表示器（１）は−ＣＯ，傘を表示し友後、低
速状態となる。然る後、次の低速ケＯｔり（Ｔ、Ｂ）が
到来し、次の表示１．＃がメモ！ｊ　（８１から読み出
されると、先と同様に判定回路伽）から判定出力が得ら
れる。が、その時点では単安定マルチ回路ｏｓは動作中
であるので、あらためてトリＩされる事はな（’Ｃｏ、
げの表示に移行すゐ。

その直後に単安定マルチ回路（至）は作動を停止するの
で選択＠Ｗ＆（ｔ）が高速りＷ＃りＣＴＩＣｊ　）備に
戻）、噂、′が表示されたにも拘らず高速表示状態を維
持してそれに続（’　Ｉ、ＴＤ　＃が高速で読み出され
表示される。

従つて第４図に示す如（、’Ｃｏ、’ｔでか高速で表示
され１次の′ｈ〕　＃に移行するまでが低速状ａｌＫ＆
、て、’　ｓ　Ｌ　Ｔ　Ｄ　’ｊｔ高１１１ｂＦｃ　Ｊ
：　：ｅ　ｈ−このように本来＠　　、’、＃％　、、
＃が連続して表示される場合には両記号ともその表示直
後はしばしの時間音量く基本ｗＪ作であるので１．実質
的な表示の無駄があるが、斯る構成であれば、この連続
した区切り記号の場合は後刻の記号は無視される事とな
シ、表示の無駄時間をなくす亭が出来る。

また例えば１０桁の表示能力しか持たない表示器に’Ｍ
工ＳＩＮＦＯＨＭＡ’ｌ’工ＯＮ＃なる１４桁の文字を
表示する場合を考えてみ６．第２図で示し光構成であれ
ば１Ｍ＃から最後の１Ｎ＃までか高速表示され、低速表
示状態に達した表示は後方１０桁、即ち’　ＮＦＯＲＭ
Ａ’Ｉ’工ＯＮ’であル、オペレータとしては全く意味
不明である。

ところが第３図に示にた構成であればとのように区切プ
記号なしに表示桁能力近辺まで連続した文字が表示され
て例えばその桁数が７に達すると、桁数カラン＃−の内
容も７とな〕、カウンシアップ信号（Ｃｕ）を選択回路
（ｎに出力するのて、単安定マルチ回路！Ｉが動作した
と同様に低速タロック（ＬＣｊ）がアドレスレジスタ（
４）、メ屹す（Ｓ）、並びにジアジレジスタＱ）Ｋ供給
され事となる。従嘩て８桁以後の文字は第５図に示す如
く１文字づつ低速で表示される事となｊ）、ＬＣ−Ｄ表
示器０）の桁数を超える文字をも十分判読する事が可能
となる。

尚、こＯ桁数カウンタ＠は単安定マルチ回路（２）の動
作開始に同期してリセットされ、即ち１Ｌ、ｌ＃中１．
２等の区切り記号０Ｉｉｌｌ来のたびにその計数内容を
クリヤーし、その後に得られる表示文学数に該尚するタ
ロツクパルス（ｃｐ）の数を計数し、また電源投入時等
に得られる９（＊）信号（ａＳ）Ｋ依９てもこの桁数カ
ラン！鱒はりセラ）される。

本発明は以上の説明から明らかな如く、スペース、コン
マ、ピリオッＦ＊０文字情報Ｏ区切〕情報が判定され九
時は文字表示０４Ｐローケを低速とし、それ以外の時は
高速表示する構成であるので、文字が１字づつではなく
単語単位で表示される事とな〕、文章全体の理解を早め
る事が出来る上に全停としての表示のスピードアｗ　−
７”　Ｋも連り、オペレー＃にとって非常に扱い易い文
学真赤装置とする事が出来る。また区切や情報が連続し
て出力される場合はその蝦先の情報のみを有効とし、低
速表示状態とじ、その後に連続して得られる区切〕情報
に対しては低速状態としないので、意味のない低速表示
をなくする事が出来、表示時間の無駄が解消される。更
に表示器の表示能力桁以上の文字の表示の場合は表示文
字がオーバフローする直前で低速表示になる構ｍを採用
しているので、多桁文字もその先頭箇所が判読される以
前にオーバフローする事なく、ｍ爽に１文字の判読をす
る事が出来る。

【図面の簡単な説明】

第１図は本発明装置に依ゐ文章の表示状紗図、第２図は
本発明装置の構成を示すプ四ツク因、第３図は本発明の
他の実施例の構成を示すプｇｙクー、第４−並びに第５
図は本発明の他Ｏ寮施例に依る文章の表示状ＩＩ内で６
１で、（１）はＬＣＤ表示器、偵）はＶフトレＶスタ、
（８）はメモす、（４）はアドレスカウンタ、（ｂ）は
判定回路、Ｃ７）は選択回路、（ｇ）はクジｔクパＡ／
ス源、鱒鱒はカラン！、鱒は単安定マルチ回路、を夫々
示している。 第１図 ｔα） ぽト）

Claims (1)

1. 【特許請求の範囲】 ｌ）１文字づつレフ７トされクク篭列に表示される文字
   表示装置に於て、複数文字管並列に！Ｉ示する事の出来
   る文字表示器と、該表示器の各文字毎に対応して関連付
   けられたＶフトレジスＩと、該ＶフトレＶスタに供給す
   る表示文字情報管記憶しているメモリと、該メ砥りの続
   み出し番地を与えるアドレスｖＮスタと、このアトＶＸ
   Ｉと上記メモリとＶアトレジスタの動ｆ１ｉｔ司どるタ
   ロｇヶパルスを発生するクロックパル・ス源と、から成
   〕、上記メ毫すから紋み出されて来る文字情報がスペー
   ス、コラン、ビリオツド等の文字Ｏ区切）情報上記＃ロ
   ｆヶパルス源からｔ）？１９クパμスｔ−すれ以外Ｏ字
   情報Ｏ場合Ｏタロ＃クパＡ／スｒ〕低い周波数として上
   記文字表示器で表示される文字情報の表示速度を可変と
   した事を特徴とする文字表示装置。 り上記判定回路に、鎮判定回路で文字の区切りが情報が
   所定・個数連続して判定した時にはクロックパルスの周
   波数を区切り情報以外の字情報の場合の周波数に戻すク
   ロックパルス制御機能をも伽えた事を特徴とする特許請
   求の範囲第１項記載の文字表示装置。 ３）上記判定回路に該判定回路で字情報が一定個数連続
   して判定された時にはクロックパルスの周波数全区切カ
   情報の場合の讐い周波数とする亭を特徴とする特許請求
   の範囲第１項、又は第２項記載の文字表示装置。