JPS5885222U - デジタヌコントロ−ラ - Google Patents

デジタヌコントロ−ラ

Info

Publication number
JPS5885222U
JPS5885222U JP18009881U JP18009881U JPS5885222U JP S5885222 U JPS5885222 U JP S5885222U JP 18009881 U JP18009881 U JP 18009881U JP 18009881 U JP18009881 U JP 18009881U JP S5885222 U JPS5885222 U JP S5885222U
Authority
JP
Japan
Prior art keywords
memory
bus
processor
data transfer
digital controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18009881U
Other languages
English (en)
Inventor
敏彦 小倉
正弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18009881U priority Critical patent/JPS5885222U/ja
Publication of JPS5885222U publication Critical patent/JPS5885222U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来のデジタルコントローラのブロック図、第
２図は本考案の一実施例のデジタルコントローラのブロ
ック図である。 １０・・・プロセッサ、２Ｇ、２１．２２・・・メモリ
ー、３０・・・回線対応部、４０・・・ＤＭＡ制御部、
５０・・・モデム、６０・・・バス切換え制御回路、７
０・・・バス切換え回路、８０・・・バスインターフェ
イス回路、８１・・・フリップフロップ、８２・・・イ
ンバータ、９０．９１，９２．９３・・・バスゲート、
ｂ−１・・・プロセッサバス、ｂ−２・・・データ転送
バス、１・・・伝送回線、Ｃ１・・・プロセッサアクセ
ス要求信号、Ｃ２・・・ＤＭＡ制御部転送要求信号、Ｃ
３・・・バス切換え制御信号。

Claims (1)

    【実用新案登録請求の範囲】
  1. プロセッサと、メモリーと、プロセッサバスと、データ
    転送用バスと外部とのインターフェースを行なう、ＤＭ
    Ａ機能を持つ入出力部とよりなるデジタルコントローラ
    、前記メモリーは、前記プロセッサバスと前記データ転
    送用バス各々との接続を行なう接続手段をもち、この接
    続手段は、前記ＤＭＡ機能に基づき、ＤＭＡ転送時には
    、前記メモリーと前記プロセッサバスを切離し、前記メ
    モリーと前記データ転送用バスは接続して前記入出力部
    と前記メモリー間で、前記データ転送用バスを介してデ
    ータ転送を行ない、前記プロセッサによるメモリーアク
    セス時には、前記メモリーと前記データ転送用バスは切
    離し、前記メモリーと前記プロセッサバスは接続して前
    記プロセッサと前記メモリー間で前記プロセッサバスを
    介しデータ転送を行なわしめることを特徴とする。デジ
    タルコントローラ。
JP18009881U 1981-12-04 1981-12-04 デジタヌコントロ−ラ Pending JPS5885222U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18009881U JPS5885222U (ja) 1981-12-04 1981-12-04 デジタヌコントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18009881U JPS5885222U (ja) 1981-12-04 1981-12-04 デジタヌコントロ−ラ

Publications (1)

Publication Number Publication Date
JPS5885222U true JPS5885222U (ja) 1983-06-09

Family

ID=29976388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18009881U Pending JPS5885222U (ja) 1981-12-04 1981-12-04 デジタヌコントロ−ラ

Country Status (1)

Country Link
JP (1) JPS5885222U (ja)

Similar Documents

Publication Publication Date Title
JPS5885222U (ja) デジタヌコントロ−ラ
JPS6035290U (ja) カレンダ−時計のシステムバス結合装置
JPS6034652U (ja) 情報転送装置
JPS60112857U (ja) マイクロプロセツサ間のデ−タ転送回路
JPS59147236U (ja) インタ−フエイス制御装置
JPS6119859U (ja) 診断回路
JPS6232465U (ja)
JPS5851359U (ja) 出力回路
JPS618354U (ja) ダイレクトメモリアクセス装置
JPS614237U (ja) ビデオテ−プレコ−ダ
JPH03119202U (ja)
JPS58107633U (ja) 出力回路
JPS62162754U (ja)
JPS58174748U (ja) 同期信号リ−ド接続回路
JPS5952753U (ja) 信号伝達回路
JPS59138928U (ja) プロセス出力回路
JPS59169633U (ja) バツフア回路
JPS5996610U (ja) バス異常検出回路
JPS6368054U (ja)
JPS6095652U (ja) マイクロコンピユ−タ装置
JPH03107736U (ja)
JPS61147447U (ja)
JPS5984636U (ja) デ−タ転送制御装置
JPS58142733U (ja) 車載電子機器用ワンチツプ・マイコンの入出力ポ−ト多重化回路
JPS5851363U (ja) マイクロコンピユ−タ用集積回路