JPS5886760A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5886760A JPS5886760A JP56185803A JP18580381A JPS5886760A JP S5886760 A JPS5886760 A JP S5886760A JP 56185803 A JP56185803 A JP 56185803A JP 18580381 A JP18580381 A JP 18580381A JP S5886760 A JPS5886760 A JP S5886760A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- impurity region
- source
- type
- drain impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体装置の製造方法に係り％特に、半導
体集積回路装置の製造方法に関する。
体集積回路装置の製造方法に関する。
相補型の絶縁ゲート型電界効果トランジスタ（以下ＣＭ
Ｏ８トランジスタ）は、消費電力が少ない、高速動作す
る、雑音余裕度が太きいなどの特徴管もっていＺため、
ＣＭＯ８）ランジスタを用いた半導体集積回路が近年注
目されている。また集積度の向上に伴い写真蝕刻におけ
る目合せ余裕の減少が著しく、金属配線と接続する友め
の開口が拡散領域の外側にはみだす所請「外抜きコンタ
クト」等の不都合が生じてきた。この問題に対する対策
として通常絶縁膜に開口を形成した後、それぞれの不純
物領域に同導電型の不純物を導入する方法かとられてい
る。しかし、ＣＭＯ８）ランジスタではＮ型とＰ型の２
種類の不純物領域があるため、開口部に不純物領域上す
る際、導入する不純物と逆導電型の不純物領域上の開口
にマスクを使用しなければガらず、２回の写真蝕刻工程
を必要とし、製造工程が増加する等の問題があった。
Ｏ８トランジスタ）は、消費電力が少ない、高速動作す
る、雑音余裕度が太きいなどの特徴管もっていＺため、
ＣＭＯ８）ランジスタを用いた半導体集積回路が近年注
目されている。また集積度の向上に伴い写真蝕刻におけ
る目合せ余裕の減少が著しく、金属配線と接続する友め
の開口が拡散領域の外側にはみだす所請「外抜きコンタ
クト」等の不都合が生じてきた。この問題に対する対策
として通常絶縁膜に開口を形成した後、それぞれの不純
物領域に同導電型の不純物を導入する方法かとられてい
る。しかし、ＣＭＯ８）ランジスタではＮ型とＰ型の２
種類の不純物領域があるため、開口部に不純物領域上す
る際、導入する不純物と逆導電型の不純物領域上の開口
にマスクを使用しなければガらず、２回の写真蝕刻工程
を必要とし、製造工程が増加する等の問題があった。
この発明の目的は％ＣＭＯ８）９ンジスタを用いて、集
積度の向上が著しい半導体装置の製造方法全提供するこ
とにある。
積度の向上が著しい半導体装置の製造方法全提供するこ
とにある。
この発明は相補型の絶縁ゲート型電界効果トランジスタ
ケ用いた半導体装置の製造方法において、−導゛−型の
半導体基板に選択的に設けられた逆導電型の不純物ウェ
ル中にさらに設けられた一導電型の第１のソース・ドレ
イン不純物領域と、前記半導体基板に選択的に設けられ
た逆導電型の第２のソース・ドレイン不純物領域とのそ
れぞれに金属配線を接続するために前記第１および第２
のソース・ドレイ／不純物領域上に絶縁膜の開口を形成
した後、前記半導体基板に多結晶シリコンを成長させ、
さらに前記第ｌのソース・ドレイン不純物領域（又は第
２のソース・ドレイン不純物領域）上に形成された前記
絶縁膜の開口部に一導電型（又は逆導電型）の不純物を
含む酸化膜を選択的に成長させた後、逆導電型（又は−
導電型）の不純物をイオン注入し、前記第２のソース・
ドレイン不純物領域（又は前記第１のソース・ドレイン
不純物領域）上に形成された前記絶縁膜の開口部に逆導
電型（又は−導電型）の不純物領域を形成し、次に熱処
理によって、前記−導電型（又は逆導電型）の不純物を
含む酸化膜から、前記多結晶シリコンを通して前記第１
のソース・ドレイン不純物領域（又は前記第２のソース
・ドレイン不純物領域）上に形成された前記絶縁膜の開
口部に一導電型（又は逆導電型）の不純物を拡散させた
後、前記−導電型（又は逆導電型）の不純物？含む酸化
ｆｆｌ？除去し、前記第１および第２のソース・ドレイ
ン不純物領域と金属配線を前記絶縁膜の開口を通して接
続することを特徴とする。
ケ用いた半導体装置の製造方法において、−導゛−型の
半導体基板に選択的に設けられた逆導電型の不純物ウェ
ル中にさらに設けられた一導電型の第１のソース・ドレ
イン不純物領域と、前記半導体基板に選択的に設けられ
た逆導電型の第２のソース・ドレイン不純物領域とのそ
れぞれに金属配線を接続するために前記第１および第２
のソース・ドレイ／不純物領域上に絶縁膜の開口を形成
した後、前記半導体基板に多結晶シリコンを成長させ、
さらに前記第ｌのソース・ドレイン不純物領域（又は第
２のソース・ドレイン不純物領域）上に形成された前記
絶縁膜の開口部に一導電型（又は逆導電型）の不純物を
含む酸化膜を選択的に成長させた後、逆導電型（又は−
導電型）の不純物をイオン注入し、前記第２のソース・
ドレイン不純物領域（又は前記第１のソース・ドレイン
不純物領域）上に形成された前記絶縁膜の開口部に逆導
電型（又は−導電型）の不純物領域を形成し、次に熱処
理によって、前記−導電型（又は逆導電型）の不純物を
含む酸化膜から、前記多結晶シリコンを通して前記第１
のソース・ドレイン不純物領域（又は前記第２のソース
・ドレイン不純物領域）上に形成された前記絶縁膜の開
口部に一導電型（又は逆導電型）の不純物を拡散させた
後、前記−導電型（又は逆導電型）の不純物？含む酸化
ｆｆｌ？除去し、前記第１および第２のソース・ドレイ
ン不純物領域と金属配線を前記絶縁膜の開口を通して接
続することを特徴とする。
この発明によりは、ＣＭＯ８）ランジスタ管用いた半導
体集積回路において、製造工程のわずかな増加によって
外抜きコンタクトの不都合を解決することかでき、著し
い集積度の向上がはかれる。
体集積回路において、製造工程のわずかな増加によって
外抜きコンタクトの不都合を解決することかでき、著し
い集積度の向上がはかれる。
次に図面を参照しながら、この発明の一実施例について
説明する。この実施例はＣＩＶ１０８ ）ランジスタを
用いた集積回路装置およびその製造方法に関する。
説明する。この実施例はＣＩＶ１０８ ）ランジスタを
用いた集積回路装置およびその製造方法に関する。
第１図乃至第５図にこの発明の実施例の断面図會示す。
第１因二Ｎ型シリコン基板１０１にほう素をｔｔｏ。
Ｃｌ２Ｏ時間拡散し１選択的にＰウェル１０２を形成す
る。次に不活性領域には１μｍのフィールド酸化膜１０
３會ｈｋ長させ、活性領域には１０００大のクー１１化
膜１０４ を成長させる。その上にＮ型不純物を拡散し
た結晶シリコンを成長させ、写真蝕刻法により、ゲート
電極１０５ を形成する。
る。次に不活性領域には１μｍのフィールド酸化膜１０
３會ｈｋ長させ、活性領域には１０００大のクー１１化
膜１０４ を成長させる。その上にＮ型不純物を拡散し
た結晶シリコンを成長させ、写真蝕刻法により、ゲート
電極１０５ を形成する。
次にＮ型シリコン基板１０１ ＫＰ型不純物拡散層１０
６を、Ｐウェルには、Ｎ型不純物拡散層１０７ケ各々接
合深き０．５μｍで形成する。
６を、Ｐウェルには、Ｎ型不純物拡散層１０７ケ各々接
合深き０．５μｍで形成する。
椰２二次次にＣＶＤ法により層間絶縁Ｍ ｔｏｓｌｆｒ
ｏ、ｓμｍ成長させ、写真蝕刻法により開口１０９を形
成する。
ｏ、ｓμｍ成長させ、写真蝕刻法により開口１０９を形
成する。
第３図：その上に多結晶シリコン膜１１０′ｆｔ０．２
μｍ成長させ、さらに、リンガラス（ＰＥＧ）膜Ｂｔを
０．５μｍ成長させ、写真蝕刻法により、Ｐチャネル〜
１０Ｓトランジスタ領域上のリンガラス膜１１１１除去
し、リンガラス膜ＩｌｌをＮチャネルＭＯＳトランジス
タ領域のマスクとして用いほう素をイオン注入し％Ｐ型
不純物拡散層１１２を形成する。
μｍ成長させ、さらに、リンガラス（ＰＥＧ）膜Ｂｔを
０．５μｍ成長させ、写真蝕刻法により、Ｐチャネル〜
１０Ｓトランジスタ領域上のリンガラス膜１１１１除去
し、リンガラス膜ＩｌｌをＮチャネルＭＯＳトランジス
タ領域のマスクとして用いほう素をイオン注入し％Ｐ型
不純物拡散層１１２を形成する。
＄４図二次に１０００″Ｃ，１０分の熱処理を行ないリ
ンガラス膜１１１に含まれるリンｅ°Ｐウェル１０２に
拡散し、Ｎ型不純物拡散層１１３を形成する。
ンガラス膜１１１に含まれるリンｅ°Ｐウェル１０２に
拡散し、Ｎ型不純物拡散層１１３を形成する。
第５図：次に、リンガラス膜１１１ ｅ除去し、１，０
μｎ１のアルミニウムケミ子ビーム蒸着法により被着し
、アルミニウム配線電極１１４を形成して完成する。
μｎ１のアルミニウムケミ子ビーム蒸着法により被着し
、アルミニウム配線電極１１４を形成して完成する。
このようにして得られたＣＭＯ８）クンジスタにおいて
外抜きコンタクトになった場合にも、開口１０９よりＰ
チャネルＭＯ８）ランジスタ側にはＰ型不糾物か導入さ
ね、Ｐ型不純物拡散層１１２が形成さ引％Ｎチャネルｋ
ｑＯ８）ランジスタ側けＮ４（１！不純物が導入され、
Ｎ型不純物拡散層１１３が形成されるため、外抜きコン
タクトによって不純物拡散ｌ−と基板とのＰＮ接合を破
壊することがない。また多結晶シリコン膜１１０か開口
部１０９にあるため、２回のリンガラス膜１１１１除去
する工程の際にも、開口１０９が大きくなることがなく
、開口１０９より導入した不純物拡散層によるＰＮ接合
の破ａＩヲ防止する効果全減少ζせることかない。した
がって不純物拡散層とアルミニウム配線との接続のため
の開口部におけるリーク電流の増大管防ぎ、信頼性の高
い集積回路装置を得ることができる。
外抜きコンタクトになった場合にも、開口１０９よりＰ
チャネルＭＯ８）ランジスタ側にはＰ型不糾物か導入さ
ね、Ｐ型不純物拡散層１１２が形成さ引％Ｎチャネルｋ
ｑＯ８）ランジスタ側けＮ４（１！不純物が導入され、
Ｎ型不純物拡散層１１３が形成されるため、外抜きコン
タクトによって不純物拡散ｌ−と基板とのＰＮ接合を破
壊することがない。また多結晶シリコン膜１１０か開口
部１０９にあるため、２回のリンガラス膜１１１１除去
する工程の際にも、開口１０９が大きくなることがなく
、開口１０９より導入した不純物拡散層によるＰＮ接合
の破ａＩヲ防止する効果全減少ζせることかない。した
がって不純物拡散層とアルミニウム配線との接続のため
の開口部におけるリーク電流の増大管防ぎ、信頼性の高
い集積回路装置を得ることができる。
第１図乃至第５図１／−ｉ、この発明の一実施例の工程
順の断面図である。 なお図において、 １０１・・・・・・Ｎ型ンリコン基
板、１０２・・・・・・Ｐウェル、 １０３・・・・・
・フィールド酸化膜、 １０４・・・・・・ゲート酸化
膜、 １０５・・・・・・ゲート′１ｉ！極、 １０
６・・・・・・Ｐ型不純物拡散層、 １０７・・・・・
・Ｎ型不純物拡散層、 １０８・・・・・・層間絶縁膜
、１０９・・・・・・開口、 １１０・・・・・・多結
晶シリコン膜、 １１１・・・・・・リンガラス膜、
１１２・・・・・・Ｐ型不純物拡散層、１１３・・・
・・・Ｎ型不純物拡散７１．１１４・・・・・・アルミ
ニウム配線を極、である。 区
順の断面図である。 なお図において、 １０１・・・・・・Ｎ型ンリコン基
板、１０２・・・・・・Ｐウェル、 １０３・・・・・
・フィールド酸化膜、 １０４・・・・・・ゲート酸化
膜、 １０５・・・・・・ゲート′１ｉ！極、 １０
６・・・・・・Ｐ型不純物拡散層、 １０７・・・・・
・Ｎ型不純物拡散層、 １０８・・・・・・層間絶縁膜
、１０９・・・・・・開口、 １１０・・・・・・多結
晶シリコン膜、 １１１・・・・・・リンガラス膜、
１１２・・・・・・Ｐ型不純物拡散層、１１３・・・
・・・Ｎ型不純物拡散７１．１１４・・・・・・アルミ
ニウム配線を極、である。 区
Claims (1)
- 相補型の絶縁ゲート型電界効果トランジスタ管用いた半
導体装置の製造方法において、−導電型の半導体基板に
選択的に設けられた逆導電型の不純物ウェル中にさらに
設けられた一導電型の第１のソース・ドレイン不純物領
域と、前記半導体基板に選択的に設けられた逆導電型の
第２のソース・ドレイン不純物領域とのそれぞれに金属
配線を接続するたぬに１前記第１及び第２のソース・ド
レイン不純物領域上に絶縁膜の開口を形成した後、前記
半導体基板に多結晶シリコンを成長させ、さらに前記第
１のソース−ドレイン不純物領域（又は紬記第２のソー
ス・ドレイン不純物領域）上に形成された前記絶縁膜の
開口部に一導電型（又は逆導電型）の不純物を含む酸化
膜管選択的に成長ζせた後、逆導電型（又は−導電型）
の不純物分イオン注入し、前記第２のソース・ドレイン
不純物領域（又は前記第１のソース・ドレイン不純物領
域）上に形成これた前記絶縁膜の開口部に逆導電型（又
は−導電型）の不純物領域を形成し５次に熱処理によっ
て、前記−導電型（又は逆導電型）の不純物を含む酸化
膜から前記多結晶シリコンを通して、前記第４のソース
・ドレイン不純物領域（又は前記第２のソース・ドレイ
ン不純物領域）上に形放さ９れた前記絶縁膜の開口部に
一導電型（又は、逆導ｔ’型）の不純物を拡散させるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185803A JPS5886760A (ja) | 1981-11-19 | 1981-11-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185803A JPS5886760A (ja) | 1981-11-19 | 1981-11-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5886760A true JPS5886760A (ja) | 1983-05-24 |
Family
ID=16177155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56185803A Pending JPS5886760A (ja) | 1981-11-19 | 1981-11-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886760A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61219165A (ja) * | 1985-03-25 | 1986-09-29 | Nec Corp | 相補型半導体集積回路装置の製造方法 |
-
1981
- 1981-11-19 JP JP56185803A patent/JPS5886760A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61219165A (ja) * | 1985-03-25 | 1986-09-29 | Nec Corp | 相補型半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4927776A (en) | Method of producing semiconductor integrated circuit device including bipolar transistor and insulated gate field effect transistor | |
| JPH0245327B2 (ja) | ||
| JPH0348457A (ja) | 半導体装置およびその製造方法 | |
| JPS5886760A (ja) | 半導体装置の製造方法 | |
| JPS59168675A (ja) | 半導体装置の製法 | |
| JPS643065B2 (ja) | ||
| JPS628950B2 (ja) | ||
| JPS61194764A (ja) | 半導体装置の製造方法 | |
| JPS61251163A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPS63244666A (ja) | 半導体装置の製造方法 | |
| JPS5821859A (ja) | 半導体装置の製造方法 | |
| JPS61131476A (ja) | 半導体装置 | |
| JP2830089B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61125165A (ja) | 半導体装置の製造方法 | |
| JPS60211867A (ja) | 半導体装置及びその製造方法 | |
| JPS58124269A (ja) | 相補型絶縁ゲート電界効果半導体装置の製造方法 | |
| JP2596405B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0481336B2 (ja) | ||
| KR100381015B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2720553B2 (ja) | 半導体装置 | |
| JPS6158263A (ja) | 半導体装置の製造法 | |
| JPS6292359A (ja) | 半導体装置の製造方法 | |
| JPH0312473B2 (ja) | ||
| JPS632365A (ja) | 半導体集積回路の製造方法 | |
| JPH01248555A (ja) | 半導体装置 |