JPS5887904A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPS5887904A JPS5887904A JP18657181A JP18657181A JPS5887904A JP S5887904 A JPS5887904 A JP S5887904A JP 18657181 A JP18657181 A JP 18657181A JP 18657181 A JP18657181 A JP 18657181A JP S5887904 A JPS5887904 A JP S5887904A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- diode
- output
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプッシュプル接続された出力トランジスタを何
する増幅器（二関する。
する増幅器（二関する。
従来のＢ級プッシュプル増幅器（二あっては、例えば正
入力信号が入力された場合、これ（二対応する側の出力
トランジスタはオン状態となるが、対応しない側即ち負
入力信号に対応する側の出力トランジスタはカットオフ
状態となる為、スイッチング歪が発生していた。斯かる
スイッチング歪を解消する為（二、いかなる状態に於い
ても出力トランジスタがカットオフすることがないよう
（二考慮した増幅器が敢近（１於いて提案されている。
入力信号が入力された場合、これ（二対応する側の出力
トランジスタはオン状態となるが、対応しない側即ち負
入力信号に対応する側の出力トランジスタはカットオフ
状態となる為、スイッチング歪が発生していた。斯かる
スイッチング歪を解消する為（二、いかなる状態に於い
ても出力トランジスタがカットオフすることがないよう
（二考慮した増幅器が敢近（１於いて提案されている。
本発明も、斯かるスイッチング歪を解消した増幅器を提
案するものである。
案するものである。
図（１於いて、（１）は前段の電圧増幅段であり、この
増幅段（１１より出力される正信号はダイオード（Ｄｌ
）を介して、また、負信号はダイオード（Ｄｚ）を介し
て２本発明（１係る増１隅器（二人力される。ダイオー
ド（ＤＩ、Ｄｚ）を介して入力された信号はプッシュプ
ル接続された出力トランジスタ（Ｑｌ、Ｑ２．Ｑ５．Ｑ
ｄ）ｉ二て増幅される。
増幅段（１１より出力される正信号はダイオード（Ｄｌ
）を介して、また、負信号はダイオード（Ｄｚ）を介し
て２本発明（１係る増１隅器（二人力される。ダイオー
ド（ＤＩ、Ｄｚ）を介して入力された信号はプッシュプ
ル接続された出力トランジスタ（Ｑｌ、Ｑ２．Ｑ５．Ｑ
ｄ）ｉ二て増幅される。
図の実施例に於いてトランジスタ（ドライバー殴）（Ｑ
ｌ、Ｑ２）か対となり、トランジスタ（パワ一段）（Ｑ
５．Ｑｄ ）が対となっている。出力中点とアース間（
二は負荷（スピーカ）（２）が接続されている。定電流
回路（３１はトランジスタ（Ｑｌ、Ｑ５〕（ニバイアス
電流を供給する為のものであり。
ｌ、Ｑ２）か対となり、トランジスタ（パワ一段）（Ｑ
５．Ｑｄ ）が対となっている。出力中点とアース間（
二は負荷（スピーカ）（２）が接続されている。定電流
回路（３１はトランジスタ（Ｑｌ、Ｑ５〕（ニバイアス
電流を供給する為のものであり。
足′嘔流回路（４）はトランジスタ（Ｑ２、Ｑｄ）にバ
イアス電流を供給する為のものである。バイアス磁流は
バイアス゛シ流スイッチング回路巨）回を介して各トラ
ンジスタ（二供給される。
イアス電流を供給する為のものである。バイアス磁流は
バイアス゛シ流スイッチング回路巨）回を介して各トラ
ンジスタ（二供給される。
バイアス電流スイッチング回路（５）はスイッチングト
ランジスタ（Ｑ５）及びスイッチングダイオード（Ｄ６
〕より構１戊されており、バイアス電流スイッチング回
路（６）はスイッチングトランジスタ（Ｑｄ）及びスイ
ッチングダイオード（Ｄ４）より構成されている。
ランジスタ（Ｑ５）及びスイッチングダイオード（Ｄ６
〕より構１戊されており、バイアス電流スイッチング回
路（６）はスイッチングトランジスタ（Ｑｄ）及びスイ
ッチングダイオード（Ｄ４）より構成されている。
ダイオード（Ｄｓ）（Ｄｚ））ｔレベルシフト用、抵抗
（Ｒ１）（Ｒ２）はレベルシフト用、抵抗（Ｒ５）はド
ライバ一段トランジスタ（Ｑｌ、Ｑ２）のバイアス用、
ダイオード（Ｄ７）（Ｄ８）はバイアス用のものである
。
（Ｒ１）（Ｒ２）はレベルシフト用、抵抗（Ｒ５）はド
ライバ一段トランジスタ（Ｑｌ、Ｑ２）のバイアス用、
ダイオード（Ｄ７）（Ｄ８）はバイアス用のものである
。
さて、無信号時に於いては、ダイオード（Ｄｌ〜Ｄ４）
及びトランジスタ（Ｑ５．Ｑｄ）は全てオン状態（二あ
るよう（二設定されている。そして定電流回路（５）よ
り出力される′直流が、ダイオード（Ｄｓ）とトランジ
スタ（Ｑ５）ｉ二同量（半分づつ）流れ、定電流回路（
４）より出力される゛磁流がダイオード（Ｄ４）とトラ
ンジスタ（Ｑｄ）に同量（半分づつ）流れるよう（二、
可変抵抗器（ＶＲＩ）が虐整されている。また、トラン
ジスタ（Ｑｌ。
及びトランジスタ（Ｑ５．Ｑｄ）は全てオン状態（二あ
るよう（二設定されている。そして定電流回路（５）よ
り出力される′直流が、ダイオード（Ｄｓ）とトランジ
スタ（Ｑ５）ｉ二同量（半分づつ）流れ、定電流回路（
４）より出力される゛磁流がダイオード（Ｄ４）とトラ
ンジスタ（Ｑｄ）に同量（半分づつ）流れるよう（二、
可変抵抗器（ＶＲＩ）が虐整されている。また、トラン
ジスタ（Ｑｌ。
Ｑ５）に而れるアイドリンク−流〔これは電圧増幅段（
１）よりダイオード（Ｄｌ）を介して流れこむ１流とダ
イオード（Ｄｓ）を介して流れこむ′４流の和〕及びト
ランジスタ（Ｑ２、Ｑｄ）に流れるアイドリング電流〔
これはダイオード（Ｄｚ）を介して電圧増幅段（１）（
１流れこむ電流とダイオード（Ｄ４）を介して流れ出す
電流の和〕が最適量となるよう（二、可変抵抗器（ＶＢ
２）が調整されている。斯様にしてトランジスタ（ｑ＋
〜Ｑ４）には、最迦アイドリンク電流が流れており、こ
れらのトランジスタは全てオン状態口設定されている。
１）よりダイオード（Ｄｌ）を介して流れこむ１流とダ
イオード（Ｄｓ）を介して流れこむ′４流の和〕及びト
ランジスタ（Ｑ２、Ｑｄ）に流れるアイドリング電流〔
これはダイオード（Ｄｚ）を介して電圧増幅段（１）（
１流れこむ電流とダイオード（Ｄ４）を介して流れ出す
電流の和〕が最適量となるよう（二、可変抵抗器（ＶＢ
２）が調整されている。斯様にしてトランジスタ（ｑ＋
〜Ｑ４）には、最迦アイドリンク電流が流れており、こ
れらのトランジスタは全てオン状態口設定されている。
さて、今、−側の極性の信号が電圧増膜（１）より出力
されたとする。このとき、ダイオード（ＤＩ）はオフと
なり、トランジスタ（Ｑ５）のベース電位は低下しよう
とする。しかし、トランジスタ（Ｑ５）に流れこむ電流
が減ゲする分だけダイオード（Ｄ５月二流れる電流は増
加し、この増大した電流が、トランジスタ（Ｑｌ、Ｑ５
）のバイアス磁流となるのでこれらのトランジスタ（Ｑ
ｌ。
されたとする。このとき、ダイオード（ＤＩ）はオフと
なり、トランジスタ（Ｑ５）のベース電位は低下しよう
とする。しかし、トランジスタ（Ｑ５）に流れこむ電流
が減ゲする分だけダイオード（Ｄ５月二流れる電流は増
加し、この増大した電流が、トランジスタ（Ｑｌ、Ｑ５
）のバイアス磁流となるのでこれらのトランジスタ（Ｑ
ｌ。
Ｑ５）はカットオフしない。
一方、−側の極性の信号（二より、トランジスタ（Ｑｄ
）のベース電位は十分に引下げられ、定電流回路（４）
にて規定される電流の殆んどは、このトランジスタ（Ｑ
ｄ）ｉ１流れ、ダイオード（Ｄ４）はオフ状態となる。
）のベース電位は十分に引下げられ、定電流回路（４）
にて規定される電流の殆んどは、このトランジスタ（Ｑ
ｄ）ｉ１流れ、ダイオード（Ｄ４）はオフ状態となる。
即ち、トランジスタ（Ｑ２、Ｑｄ）には余計な電流は何
等流れておらず、信号゛磁流のみか流れて、増幅される
こと（二なる。
等流れておらず、信号゛磁流のみか流れて、増幅される
こと（二なる。
＋側の極性の信号が出力された場合（二は１述した説明
と逆になり、トランジスタ（Ｑｊ、Ｑ５）（二よる信号
の増幅が行われ、またトランジスタ（Ｑ２．Ｑｄ）のカ
ットオフは防止される。
と逆になり、トランジスタ（Ｑｊ、Ｑ５）（二よる信号
の増幅が行われ、またトランジスタ（Ｑ２．Ｑｄ）のカ
ットオフは防止される。
以上述べた不発明（二依れば、信号の増幅を行うとき（
二は、Ｂ級動作を行うが、増幅を行わないとさく二もカ
ットオフすることがないプッシュプルｊ胃幅器を得るこ
とができ、スイッチング歪を解消できる。吏（二信号増
幅する際（二は信号゛磁流のみが流れるので更に好都合
である。
二は、Ｂ級動作を行うが、増幅を行わないとさく二もカ
ットオフすることがないプッシュプルｊ胃幅器を得るこ
とができ、スイッチング歪を解消できる。吏（二信号増
幅する際（二は信号゛磁流のみが流れるので更に好都合
である。
図面は不発明（１係る増幅器を示す回路図である。
ｔ３１ｆ４１は定電流回路、＋５１（６１はバイアス゛
（流スイツテング回路、（Ｄｊｌ（Ｄ２）は！；１４１
．′第２ダイオード、（ｑ＋、Ｑ２）はドライバー役ト
ランジスタ、（Ｑ２、Ｑ４）はパワ一段トランジスタ。
（流スイツテング回路、（Ｄｊｌ（Ｄ２）は！；１４１
．′第２ダイオード、（ｑ＋、Ｑ２）はドライバー役ト
ランジスタ、（Ｑ２、Ｑ４）はパワ一段トランジスタ。
Claims (1)
- 【特許請求の範囲】 （１１一対のプッシュプル接続された出力トランジスタ
と、この一対の出力トランジスタのうちのｍ−のトラン
ジスタのベース（二対して接続される正入力信号により
導通する第１ダイオードと他方のトランジスタのベース
に対して接続される負入力信号により導通する第２ダイ
オードと、前記二対のトランジスタ（二対して夫々設け
られた定ｔｌＬ流回路及びバイアス電流スイッチング回
路とよりなり、 このバイアス電流スイッチング回路は対応する前記出力
トランジスタへバイアス電流を流すスイッチングダイオ
ードと、このバイアス電流を側路するトランジスタとよ
り構成されており、−万の極性の信号の入力時、この信
号により。 この信号（二対応する側の前記バイアス′鑞流スイッチ
ング回路のスイッチングトランジスタをオン状態に設定
し、前記定電流回路の出力電流を全てこのスイッチング
トランジスタ（＝導き以って前Ｊ己スイッチングダイオ
ードをオフ状態（−設定すると共に、他方の対応しない
側の前記バイアス′成流スイッチング回路のスイッチン
グダイオード（二対して前記定電流回路の出力電流を嘩
き以って対応しない側の出力トランジスタにバイアス電
流を供給すること（二より、この出力トランジスタのカ
ットオフを防止したことを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18657181A JPS5887904A (ja) | 1981-11-19 | 1981-11-19 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18657181A JPS5887904A (ja) | 1981-11-19 | 1981-11-19 | 増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5887904A true JPS5887904A (ja) | 1983-05-25 |
Family
ID=16190855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18657181A Pending JPS5887904A (ja) | 1981-11-19 | 1981-11-19 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887904A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009531586A (ja) * | 2006-03-25 | 2009-09-03 | ダイムラー・アクチェンゲゼルシャフト | ストローク伝達装置 |
-
1981
- 1981-11-19 JP JP18657181A patent/JPS5887904A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009531586A (ja) * | 2006-03-25 | 2009-09-03 | ダイムラー・アクチェンゲゼルシャフト | ストローク伝達装置 |
| JP4875141B2 (ja) * | 2006-03-25 | 2012-02-15 | ダイムラー・アクチェンゲゼルシャフト | ストローク伝達装置 |
| US8136491B2 (en) | 2006-03-25 | 2012-03-20 | Daimler Ag | Stroke-transmitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4791383A (en) | High speed current amplifier buffer circuit | |
| JPH02892B2 (ja) | ||
| US3050688A (en) | Transistor amplifier | |
| JPH04227104A (ja) | 増幅回路 | |
| JPS5887904A (ja) | 増幅器 | |
| JP3537571B2 (ja) | オーディオ信号増幅回路 | |
| US6037839A (en) | BTL amplifying circuit | |
| US3454889A (en) | Audio amplifier including class a driver and class b output stages | |
| CA1078930A (en) | Amplifier | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP3442872B2 (ja) | Ｂｔｌ出力回路 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| SU1653129A1 (ru) | Составной транзистор | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| US3657734A (en) | Audio power amplifier | |
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| JP2735683B2 (ja) | スピーカアンプ回路 | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JPH0458202B2 (ja) | ||
| JP3036925B2 (ja) | 差動増幅回路 | |
| JPH0193908A (ja) | 直結増幅回路 | |
| JPS6212687B2 (ja) | ||
| JPS5851683B2 (ja) | Ｂｔｌ方式増巾回路 | |
| JPS59123302A (ja) | 低周波増幅回路 |