JPS5887972A - パルス幅調整回路 - Google Patents
パルス幅調整回路Info
- Publication number
- JPS5887972A JPS5887972A JP56186312A JP18631281A JPS5887972A JP S5887972 A JPS5887972 A JP S5887972A JP 56186312 A JP56186312 A JP 56186312A JP 18631281 A JP18631281 A JP 18631281A JP S5887972 A JPS5887972 A JP S5887972A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- circuit
- width adjustment
- adjustment circuit
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、たとえば受像用陰極線管駆動の水平偏向回路
構成の一部として用いられるパルス幅調整回路に関する
ものである。第１図は従来のパルス幅調整回路である。
構成の一部として用いられるパルス幅調整回路に関する
ものである。第１図は従来のパルス幅調整回路である。
以下図に従って説明する。
受像用陰極線管（以下、ＣＲＴと称す）を用いたＣＲＴ
ディスプレイ装置においては、その水平偏向回路構成中
の主要部である水平発振回路の周波数がそのディスプレ
イ系によってさまざまであり、まだ内部素子のバラツキ
のため、それに応じてパルス幅を調整する必要があり、
パルス幅調整回路が必要となる。第１図は、かかるＣＲ
Ｔディスプレイ装置にしばしば用いられる水平発振回路
およびパルス幅調整回路の例である。この回路系におい
て、上記パルス幅調整回路の電源は、消費電力スピード
の点から一般に５ｖ伺近であり、一方、上記水平発振回
路の電源は１２Ｖ付近である。従って水平発振回路１と
パルス幅調整回路２とは別々の電源３および同４が必要
である。また水平発振回路１とパルス幅調整回路２を同
一チップ内にＩＣ化しようとする場合おのおの電源用の
外部端子６および同６も各別に設けなければならない。
ディスプレイ装置においては、その水平偏向回路構成中
の主要部である水平発振回路の周波数がそのディスプレ
イ系によってさまざまであり、まだ内部素子のバラツキ
のため、それに応じてパルス幅を調整する必要があり、
パルス幅調整回路が必要となる。第１図は、かかるＣＲ
Ｔディスプレイ装置にしばしば用いられる水平発振回路
およびパルス幅調整回路の例である。この回路系におい
て、上記パルス幅調整回路の電源は、消費電力スピード
の点から一般に５ｖ伺近であり、一方、上記水平発振回
路の電源は１２Ｖ付近である。従って水平発振回路１と
パルス幅調整回路２とは別々の電源３および同４が必要
である。また水平発振回路１とパルス幅調整回路２を同
一チップ内にＩＣ化しようとする場合おのおの電源用の
外部端子６および同６も各別に設けなければならない。
さらに、パルス幅のバラツキを吸収するため、外部抵抗
７は可変抵抗となし、これと外部コンデンサ８とでパル
ス幅を選定する。第１図で上記外部抵抗７をＲ１上記外
部コンデンサ８をし、電源電圧をＶｃｃとし、動作電圧
範囲となる二つのスライスレベルを上限電圧ｖＨ１下限
電圧ＶＬとすれば、Ｍａｃ−ＶＩ。
７は可変抵抗となし、これと外部コンデンサ８とでパル
ス幅を選定する。第１図で上記外部抵抗７をＲ１上記外
部コンデンサ８をし、電源電圧をＶｃｃとし、動作電圧
範囲となる二つのスライスレベルを上限電圧ｖＨ１下限
電圧ＶＬとすれば、Ｍａｃ−ＶＩ。
パルス幅ｔは、ｔさ”Ｎ’Ｖｃｃ−ＶＨとなる。これに
したがって、電圧依存要因によるパルス幅変動をみると
、 となり、ＶＬ、ＶＨノ変動に対しテＶＯＯ−ＶＨ、Ｖｃ
ｃ−ＶＬが小さい場合にはパルス幅の変動が大きくなり
、外部の可変抵抗によって吸収できなくなる。 ・従っ
て第１図では同一テップ内に水平発振回路とパルス幅調
整回路を組み込む場合に固定電圧源が１２Ｖ用３と６ｖ
用４の２つならびにその用の外部端子６および同６が２
つ必要であるという不便さに加えて、パルス幅調整回路
の電源電圧が低いため、内部回路のバラツキに対して外
部可変抵抗で吸収できないおそれもある。
したがって、電圧依存要因によるパルス幅変動をみると
、 となり、ＶＬ、ＶＨノ変動に対しテＶＯＯ−ＶＨ、Ｖｃ
ｃ−ＶＬが小さい場合にはパルス幅の変動が大きくなり
、外部の可変抵抗によって吸収できなくなる。 ・従っ
て第１図では同一テップ内に水平発振回路とパルス幅調
整回路を組み込む場合に固定電圧源が１２Ｖ用３と６ｖ
用４の２つならびにその用の外部端子６および同６が２
つ必要であるという不便さに加えて、パルス幅調整回路
の電源電圧が低いため、内部回路のバラツキに対して外
部可変抵抗で吸収できないおそれもある。
本発明はかかる困難を克服するものであり、第２図、第
３図に示す。実施例の回路構成により、本発明を詳述す
る。
３図に示す。実施例の回路構成により、本発明を詳述す
る。
第２図において、水平発振回路１とパルス幅調整回路２
”の電源は単一の外部端子５に、固定電圧源３が接続さ
れるのみでよい。しかも、電源３は高い電源１２Ｖを用
い、可変抵抗７がこれに接続されているためパルス幅の
変動も、△を−ＣＲ□ｃｃ−ＶＬ バラツキに対して、′／２〜１／３に小さくなる。本実
施例の具体的回路を第３図に示す。第３図において、水
平発振回路にて作られたトリガーパルスはトランジスタ
Ｔ２に加えられ、これによって、トランジスタＴ１はオ
フ、トランジスタＴ３はオンとなる。この結果、外部端
子９の波形は第４図のごとくなる。ｖＨはトランジスタ
Ｔ４がオンする時の電圧であり、捷た、ｖＬはダイオー
ドＤ１０両端電圧をｖＤｌ、トランジスタＴ３の飽和電
圧を■ｃＥｓａｔ３とすればｖＬ＝ｖＤ１＋ｖｃＥｓａ
ｔ、となる。充電時定数は外部端子９および同１０に接
続されたＣＲである。しかして、本実施例では、パルス
幅調整回路２“の駆動電源部に低電圧発生回路１１を設
けている。これにより同回路の実質電源は低電圧発生回
路１１で低くＬＶＨは低い電圧となっている。
”の電源は単一の外部端子５に、固定電圧源３が接続さ
れるのみでよい。しかも、電源３は高い電源１２Ｖを用
い、可変抵抗７がこれに接続されているためパルス幅の
変動も、△を−ＣＲ□ｃｃ−ＶＬ バラツキに対して、′／２〜１／３に小さくなる。本実
施例の具体的回路を第３図に示す。第３図において、水
平発振回路にて作られたトリガーパルスはトランジスタ
Ｔ２に加えられ、これによって、トランジスタＴ１はオ
フ、トランジスタＴ３はオンとなる。この結果、外部端
子９の波形は第４図のごとくなる。ｖＨはトランジスタ
Ｔ４がオンする時の電圧であり、捷た、ｖＬはダイオー
ドＤ１０両端電圧をｖＤｌ、トランジスタＴ３の飽和電
圧を■ｃＥｓａｔ３とすればｖＬ＝ｖＤ１＋ｖｃＥｓａ
ｔ、となる。充電時定数は外部端子９および同１０に接
続されたＣＲである。しかして、本実施例では、パルス
幅調整回路２“の駆動電源部に低電圧発生回路１１を設
けている。これにより同回路の実質電源は低電圧発生回
路１１で低くＬＶＨは低い電圧となっている。
したがってノコギリ波の直線性は良＜、ＶＨ，ＶＬの変
動によるパルス幅変動は小さい。なお、外部端子１２は
このパルス幅調整回路の出力を得る出力端子であり、Ｒ
４−Ｒ８は適宜選定される回路抵抗である。
動によるパルス幅変動は小さい。なお、外部端子１２は
このパルス幅調整回路の出力を得る出力端子であり、Ｒ
４−Ｒ８は適宜選定される回路抵抗である。
以上述べて来たように本発明によれば、水平発振回路と
水平パルス幅調整回路を一体化し、共通電源とし、外部
端子のピン数を削減した。また、外部可変抵抗の一端を
高い電源に接続することによってノコギリ波の直線性を
上げ、内部素子のバラツキを外部可変抵抗で吸収しやす
くした。
水平パルス幅調整回路を一体化し、共通電源とし、外部
端子のピン数を削減した。また、外部可変抵抗の一端を
高い電源に接続することによってノコギリ波の直線性を
上げ、内部素子のバラツキを外部可変抵抗で吸収しやす
くした。
第１図は従来例の回路図、第２図および第３図は本発明
実施例のパルス幅調整回路の回路図、第４図は特性例を
示す電圧波形図である。 １・・・・・水平発振回路、２・・・・・・パルス幅調
整回路、３．４・・・・・・電源、５，６，９，１０．
１２・旧・・外部端子、ア・・・・・・可変抵抗、８・
・・ コンデンサ、１１・・・・・低電圧発生回路。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 ｆ
実施例のパルス幅調整回路の回路図、第４図は特性例を
示す電圧波形図である。 １・・・・・水平発振回路、２・・・・・・パルス幅調
整回路、３．４・・・・・・電源、５，６，９，１０．
１２・旧・・外部端子、ア・・・・・・可変抵抗、８・
・・ コンデンサ、１１・・・・・低電圧発生回路。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 ｆ
Claims (1)
- 高電圧源動作の発振回路と低電圧発生回路を介して上記
高電圧源に接続されたパルス幅調整回路とをそなえると
ともに、前記パルス幅調整回路のパルス幅決定用時定数
回路の可変抵抗を前記高電圧源に接続したことを特徴と
するパルス幅調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186312A JPS5887972A (ja) | 1981-11-19 | 1981-11-19 | パルス幅調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186312A JPS5887972A (ja) | 1981-11-19 | 1981-11-19 | パルス幅調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5887972A true JPS5887972A (ja) | 1983-05-25 |
Family
ID=16186123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56186312A Pending JPS5887972A (ja) | 1981-11-19 | 1981-11-19 | パルス幅調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887972A (ja) |
-
1981
- 1981-11-19 JP JP56186312A patent/JPS5887972A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5887972A (ja) | パルス幅調整回路 | |
| US3585527A (en) | Oscillator circuit including a quartz crystal operating in parallel resonance | |
| JPH0722896Y2 (ja) | 発振回路 | |
| JPS63182591A (ja) | アナログ電子時計 | |
| JP2507488B2 (ja) | 温度補償機能を有するパルス幅制御型圧電発振器 | |
| JPH08148978A (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| JP2933752B2 (ja) | 発振回路及びそれを用いたｆｍ変調回路 | |
| JPH05252003A (ja) | 単安定マルチバイブレータ | |
| JPS5966219A (ja) | Ｖ−ｆコンバ−タ | |
| JPS6249785B2 (ja) | ||
| JPH11271708A (ja) | 液晶表示装置のＶｒｅｆ電圧生成回路 | |
| JPS58118003A (ja) | 磁気記録装置 | |
| JPS5815304A (ja) | 発振装置 | |
| JPH063848B2 (ja) | ミユ−テイング回路 | |
| JPS6148282B2 (ja) | ||
| JPH05176527A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS59122017A (ja) | クロツク供給装置 | |
| JPS60173917A (ja) | 発振回路 | |
| JPH0576803B2 (ja) | ||
| JPS60119115A (ja) | 等価容量回路 | |
| JPH0371317A (ja) | 直列制御形電圧安定化回路 | |
| JPS58150374A (ja) | 水平偏向回路 | |
| JPS6149652A (ja) | 平滑装置 | |
| JPS6343408A (ja) | バイアス電圧発生回路 | |
| JPH04166667A (ja) | 内燃機関用点火装置 |