JPS5890253A - 動作履歴記憶装置 - Google Patents
動作履歴記憶装置Info
- Publication number
- JPS5890253A JPS5890253A JP56187726A JP18772681A JPS5890253A JP S5890253 A JPS5890253 A JP S5890253A JP 56187726 A JP56187726 A JP 56187726A JP 18772681 A JP18772681 A JP 18772681A JP S5890253 A JPS5890253 A JP S5890253A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- address
- writing
- storage
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、データ処押装置Ｔ／、１における動作履歴記
憶装置に関するものである。
憶装置に関するものである。
従来この種のデータ処理袋、１．１ｉｌｊにおける動作
履歴記憶装置は所定の停止条件が成立すれば停止するよ
うになっているので、−回の停止条件成立での履歴情報
しかとれなかった。したがって従来の装置では、２回日
ゴーた１１７Ｉ ３回目に成立した停止条件による情報
がとれないため、障害探索のときの情報量が少ないとい
う欠点があった。
履歴記憶装置は所定の停止条件が成立すれば停止するよ
うになっているので、−回の停止条件成立での履歴情報
しかとれなかった。したがって従来の装置では、２回日
ゴーた１１７Ｉ ３回目に成立した停止条件による情報
がとれないため、障害探索のときの情報量が少ないとい
う欠点があった。
本発明の目的は、複数回の停止１−条件成立における動
作履歴情報を採集できるようにした動作履歴記憶装置を
提供することにある。
作履歴情報を採集できるようにした動作履歴記憶装置を
提供することにある。
本発明によると、制御部と、該制御部によって制御され
、被監視装置の内部状態が順次書き込まれる記憶回路と
から構成される動作履歴記憶装置において、前記制御部
内に、前記記憶回路を１個のものとして使用するか複数
に分割して使用するかを選択できるモード設定回路と。
、被監視装置の内部状態が順次書き込まれる記憶回路と
から構成される動作履歴記憶装置において、前記制御部
内に、前記記憶回路を１個のものとして使用するか複数
に分割して使用するかを選択できるモード設定回路と。
該モー ド設定回路からの信号を受けて前記記憶回路を
１個のものとして使用する場合、前記記憶回路の書き適
寸れるべきアドレスを指定でき。
１個のものとして使用する場合、前記記憶回路の書き適
寸れるべきアドレスを指定でき。
又前記モード設定回路からの信号を受けて前記記憶回路
を複数に分割して使用する場合、停止信号により現在書
込み中の分割された記憶回路の書込みを停＋１． Ｌ
、かつ他の分割された記憶回路の書込みを開始すること
ができるように前記分割された各記憶回路の書き適寸れ
るべきアドレスを指定できるアドレス生成回路とを有す
ることを特徴とする動作履歴記憶装置がＴ！７られる。
を複数に分割して使用する場合、停止信号により現在書
込み中の分割された記憶回路の書込みを停＋１． Ｌ
、かつ他の分割された記憶回路の書込みを開始すること
ができるように前記分割された各記憶回路の書き適寸れ
るべきアドレスを指定できるアドレス生成回路とを有す
ることを特徴とする動作履歴記憶装置がＴ！７られる。
以下１本発明について図面を参照して詳細に説明する。
第１図は本発明の１実施例を示す構成図であり、（Ａ）
は通常モードで動作する場合、 （１１）は分割モード
で動作する場合の論理的構成を示したものである。図中
１０は制御部、２０は記憶回路である。はじめに構成に
ついて説明すると、制御部１０は、アドレス生成回路１
１と制御回路１２とからなっている。制御回路１２は更
に停＋Ｊ、条件を任意に設定可能な図示して庁いレジス
タ等を含み、主に記憶回路２０の」１；込みタイミング
やアドレスレジスタの更新タイミング等を作成する。
は通常モードで動作する場合、 （１１）は分割モード
で動作する場合の論理的構成を示したものである。図中
１０は制御部、２０は記憶回路である。はじめに構成に
ついて説明すると、制御部１０は、アドレス生成回路１
１と制御回路１２とからなっている。制御回路１２は更
に停＋Ｊ、条件を任意に設定可能な図示して庁いレジス
タ等を含み、主に記憶回路２０の」１；込みタイミング
やアドレスレジスタの更新タイミング等を作成する。
第２図ｄ二、アドレス生成回路１１の詳細と制御回路１
２の一部を示した図である。図において。
２の一部を示した図である。図において。
アドレスレジスタ１１１．１１２１ｄ：、第１図の記憶
回路２０の望）込みアドレスを保持するレジスタである
。本実施例では１０ビットからなりそのうちアドレスレ
ジスタ１１２は上位２ビツトである。
回路２０の望）込みアドレスを保持するレジスタである
。本実施例では１０ビットからなりそのうちアドレスレ
ジスタ１１２は上位２ビツトである。
従って、記憶回路２０を４分割１−１そのひとつを選択
できる。又、アドレスレジスタ１１１は下位８ビツトで
あり、４分割された第１図（Ａ）の記憶回路２０．つま
り第１図（１１）の記憶回路２１，２２゜２３．２４の
それぞれのアドレスを］旨すものとする。
できる。又、アドレスレジスタ１１１は下位８ビツトで
あり、４分割された第１図（Ａ）の記憶回路２０．つま
り第１図（１１）の記憶回路２１，２２゜２３．２４の
それぞれのアドレスを］旨すものとする。
アドレスレジスタ１１１の出力は、演算回路１１６で１
加算され、その演算結果姓り第１図の記憶回路２０へ導
かれる。又その演算結果は、制御回路１２の指示により
アドレスレジスタ１１１へ設定される。アドレスレジス
タ１１２の出力は。
加算され、その演算結果姓り第１図の記憶回路２０へ導
かれる。又その演算結果は、制御回路１２の指示により
アドレスレジスタ１１１へ設定される。アドレスレジス
タ１１２の出力は。
演算回路１１４でゲート回路１１７の出力と演算され、
その演算結果は第１図の記憶回路２０へ導かれる。又そ
の演算結果は、制御回路１２の指示によりアドレスレジ
スタ１１２へ設定される。
その演算結果は第１図の記憶回路２０へ導かれる。又そ
の演算結果は、制御回路１２の指示によりアドレスレジ
スタ１１２へ設定される。
ゲート回路１１５〜１１７は＋ ｌＩＩ’Ｊ御回路１２
のモード設定回路であるモードフリップフロップ１２１
の値により停止」二条性成立時に１を出力するか、演算
回路１１６の桁上げ出カイ〔出力ｊ−るように組′イれ
ている。
のモード設定回路であるモードフリップフロップ１２１
の値により停止」二条性成立時に１を出力するか、演算
回路１１６の桁上げ出カイ〔出力ｊ−るように組′イれ
ている。
次に本実施例の動作について第１図、第２図を参照して
説明する。
説明する。
（モードフリップフロップ！ ＝ ０ ）の場合につい
て説明する。
て説明する。
被監視装置の各部から集められたデータは。
制御部１０の指示により記憶回路２０に格納される。制
御部１Ｄ内の制御回路１２は、所定のタイミング妬より
記憶回路２０の”ｌ”！’込みパルスを生成し、記憶回
路２０へＪｉえる。又制御回路１２内の図示してない停
止条件レジスタの停止条件が成立すれば、記憶回路２０
０居込みを停止する。
御部１Ｄ内の制御回路１２は、所定のタイミング妬より
記憶回路２０の”ｌ”！’込みパルスを生成し、記憶回
路２０へＪｉえる。又制御回路１２内の図示してない停
止条件レジスタの停止条件が成立すれば、記憶回路２０
０居込みを停止する。
第２図におけるモードフリップフロップ１２１は、任意
に設定可能で通常モードでは０である。
に設定可能で通常モードでは０である。
モードフリップフロップ１２１が０のときは、演算回路
１１６の桁上シ出力とアドレスレジスタ１１２の出力が
加算され、アドレスレジスタ１１１と１１２は連結して
使用される。従って１本実施例の場合通常モードでｉｔ
： 、アドレスレジスクｋｌ：１０ビットとなり、第１
図（Ａ）に示されるように記憶回路２０の１０２４ワー
ドが連続として使用される。そして、前記停止条件を障
害発生等により停止するように設定している。このとき
、書込みを開始して１０２４ワード以内に停止に０条件
が成立した場合は、その書き込１れたワードだけ過去に
遡り動作状態を採集でき、 １０２４ワード以−にで
停止条件が成立した場合には、 １０２４ワード過去
に遡り動作状態を採集すると七ができる。従って。
１１６の桁上シ出力とアドレスレジスタ１１２の出力が
加算され、アドレスレジスタ１１１と１１２は連結して
使用される。従って１本実施例の場合通常モードでｉｔ
： 、アドレスレジスクｋｌ：１０ビットとなり、第１
図（Ａ）に示されるように記憶回路２０の１０２４ワー
ドが連続として使用される。そして、前記停止条件を障
害発生等により停止するように設定している。このとき
、書込みを開始して１０２４ワード以内に停止に０条件
が成立した場合は、その書き込１れたワードだけ過去に
遡り動作状態を採集でき、 １０２４ワード以−にで
停止条件が成立した場合には、 １０２４ワード過去
に遡り動作状態を採集すると七ができる。従って。
１０２４ワード以上で停止条件が成立した場合。
１０２５ワード日からは前に格納された動作状態が消去
され、新しい動作状態が１１１．き込まれていく。
され、新しい動作状態が１１１．き込まれていく。
このように被監視装置の動作状態を知るには。
記憶回路１２の何番地に何の動作状態が格納されている
のかということは余り重要ではなく。
のかということは余り重要ではなく。
どういう順序で動作状態が格納されていたかが分ればよ
い。ところがこのような履歴データを必要とする場合は
複雑な障害であり、いろいろな角度からのデータが要求
される１、 そこで本発明の分割モードについて説明する。
い。ところがこのような履歴データを必要とする場合は
複雑な障害であり、いろいろな角度からのデータが要求
される１、 そこで本発明の分割モードについて説明する。
分割モードへの切替えは、任意に設定可能なモードフリ
ップフロップ１２１を１に設定することにより行う。モ
ードフリップフロップ１２１が１に設定されると、演算
回路１１３の４行上り出力をアドレスレジスタ１１２に
加算されることが押面される。又アドレスレジスタ１１
２ば、停止条件成立により１加算される。
ップフロップ１２１を１に設定することにより行う。モ
ードフリップフロップ１２１が１に設定されると、演算
回路１１３の４行上り出力をアドレスレジスタ１１２に
加算されることが押面される。又アドレスレジスタ１１
２ば、停止条件成立により１加算される。
従って、第１図（Δ）の記憶回路２０が第１図（ｌ］）
に示されるように記憶回路２１，２２，２３．２４に分
割された１つに対して停止１−条件が成立する１で書き
適寸れる。たとえば記憶回路２１に書込み中に停止条件
が成立すれば１次に記憶回路２２の浩込み動作を開始す
るというように順次行かわれる。このとき、記憶回路２
２の１１４．込みが開始される番地目１．記憶回路２１
の４１１込みが停止した番地の次の番地である。
に示されるように記憶回路２１，２２，２３．２４に分
割された１つに対して停止１−条件が成立する１で書き
適寸れる。たとえば記憶回路２１に書込み中に停止条件
が成立すれば１次に記憶回路２２の浩込み動作を開始す
るというように順次行かわれる。このとき、記憶回路２
２の１１４．込みが開始される番地目１．記憶回路２１
の４１１込みが停止した番地の次の番地である。
ここで図には示されていないが１分割モードにおいては
、制御部１０内の制御回路１２からの記憶回路２０への
甲４込みパルスジし、停止条件が成立しても停止１ニー
せず分割された記憶回路２１〜′２４が全て停止した１
易合に停止１−するようにしである。
、制御部１０内の制御回路１２からの記憶回路２０への
甲４込みパルスジし、停止条件が成立しても停止１ニー
せず分割された記憶回路２１〜′２４が全て停止した１
易合に停止１−するようにしである。
このようにして分割モードにおいては、 １０２４ワ
ードの第１図（Ａ）の記憶回路２０を第１図（ｒ３）の
ように４個に分割し、最大２５６ワード毎の４回の書込
み停止条件成立時におけろ履歴データを採集することが
可能となる。
ードの第１図（Ａ）の記憶回路２０を第１図（ｒ３）の
ように４個に分割し、最大２５６ワード毎の４回の書込
み停止条件成立時におけろ履歴データを採集することが
可能となる。
以上説明した」：うに本発明に」こると、記憶回路を１
つとして使用したり１分割して使用したジでき５分割し
て使用するときは、複数回の１月込み停止１−条件成立
時における履歴データを採集することが可能になり、障
害探索時における収集データをより多く得ることができ
、障害探索を迅速かつ容易外らしめる効果がある。
つとして使用したり１分割して使用したジでき５分割し
て使用するときは、複数回の１月込み停止１−条件成立
時における履歴データを採集することが可能になり、障
害探索時における収集データをより多く得ることができ
、障害探索を迅速かつ容易外らしめる効果がある。
第１図は１本発明の一実施例を示す構成図。
第２図は、第１図に示した制御部内のアドレス生成回路
と制御回路の一部を示す回路図である。 記号の説明＝１０は制御部、１１はアドレス生成回路、
１２は制御回路、 ２０，２１，２２，２３．２４は記
憶回路、 １１１，１１２はアドレスレジスタ、
１１３゜１１４は演算回路、 １１５．Ｎ６，１１７
はゲート回路。 １２１はモードフリップフロップをそれぞれあられして
いる。
と制御回路の一部を示す回路図である。 記号の説明＝１０は制御部、１１はアドレス生成回路、
１２は制御回路、 ２０，２１，２２，２３．２４は記
憶回路、 １１１，１１２はアドレスレジスタ、
１１３゜１１４は演算回路、 １１５．Ｎ６，１１７
はゲート回路。 １２１はモードフリップフロップをそれぞれあられして
いる。
Claims (1)
- 【特許請求の範囲】 １、制御部と、該制御部によって制御され、被監視装置
の内部状態が順次書き込まれる記憶回路とから構成され
る動作履歴記憶装置において。 前記制御部内に、前記記憶回路を１個のものとして使用
するか複数に分割して使用するかを選択できるモード設
定回路と、該モード設定回路からの信号を受けて前記記
憶回路を１個のものとして使用する場合、前記記憶回路
の書き込まれるべきアドレスを指定でき、又前記モード
設定回路からの信号を受けて前記記憶回路を複数に分割
して使用する場合、停止信号により現在書込み中の分割
された記憶回路の書込みを停止し、かつ他の分割された
記憶回路の書込みを開始することができるように前記分
割された各記憶回路の書き適寸れるべきアドレスを指定
できるアドレス生成回路とを有することを特徴とする動
作履歴記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187726A JPS5890253A (ja) | 1981-11-25 | 1981-11-25 | 動作履歴記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187726A JPS5890253A (ja) | 1981-11-25 | 1981-11-25 | 動作履歴記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5890253A true JPS5890253A (ja) | 1983-05-28 |
Family
ID=16211099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56187726A Pending JPS5890253A (ja) | 1981-11-25 | 1981-11-25 | 動作履歴記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890253A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62212848A (ja) * | 1986-03-14 | 1987-09-18 | Mitsubishi Electric Corp | フレキシブルイベントレコ−ダ |
-
1981
- 1981-11-25 JP JP56187726A patent/JPS5890253A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62212848A (ja) * | 1986-03-14 | 1987-09-18 | Mitsubishi Electric Corp | フレキシブルイベントレコ−ダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2986104B2 (ja) | 情報処理装置の自己試験回路 | |
| JPS5890253A (ja) | 動作履歴記憶装置 | |
| JPS5925307B2 (ja) | 記憶装置 | |
| KR930011426B1 (ko) | 마이크로프로그램을 갖는 반도체 집적 회로장치 | |
| JPS58129561A (ja) | 状態履歴記憶方式 | |
| JPS62135939A (ja) | 状態履歴記憶制御方式 | |
| JPS63298579A (ja) | グラフエディト装置 | |
| JPS62224842A (ja) | 動作履歴記憶方式 | |
| JP2567111B2 (ja) | マイクロプログラム制御装置 | |
| JPS6048059B2 (ja) | 磁気バブル記憶装置 | |
| JPS60200339A (ja) | 情報処理装置 | |
| JPS5979365A (ja) | ヒストリメモリ制御方式 | |
| JPS5947381B2 (ja) | 磁気バブル記憶装置 | |
| JPH05113901A (ja) | トレーサ制御方式 | |
| JPH01154213A (ja) | 情報処理装置 | |
| JPS63298452A (ja) | トレ−サ回路 | |
| JPS62219026A (ja) | レジスタフアイル制御方式 | |
| JPS59188754A (ja) | 選択的スキヤンロギング方式 | |
| JPS6250860B2 (ja) | ||
| JPS6020706B2 (ja) | 論理装置診断回路 | |
| JPS59217297A (ja) | 記憶回路試験装置 | |
| JPS6269350A (ja) | マイクロプロセツサ | |
| JPH05241852A (ja) | 情報処理システムの割り込み発生装置 | |
| JPS5935257A (ja) | 状態履歴記憶装置 | |
| JPS62156741A (ja) | 動作履歴記憶装置 |