JPS5890760A - 積層型半導体装置の製造方法 - Google Patents
積層型半導体装置の製造方法Info
- Publication number
- JPS5890760A JPS5890760A JP56191116A JP19111681A JPS5890760A JP S5890760 A JPS5890760 A JP S5890760A JP 56191116 A JP56191116 A JP 56191116A JP 19111681 A JP19111681 A JP 19111681A JP S5890760 A JPS5890760 A JP S5890760A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- active
- area
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
而あるいは表面のごく近傍に電流を屈し、再び表面より
田力させるという、いわゆる横型のデバイスであった。
田力させるという、いわゆる横型のデバイスであった。
この方式では、一つのデバイスを構成させるためには、
大きな面積を必要とし、限られたチップ面積にさらに多
機能、大容量のデバイスを組み込むことが困難になって
きている。
大きな面積を必要とし、限られたチップ面積にさらに多
機能、大容量のデバイスを組み込むことが困難になって
きている。
本発明はこのような従来方式の欠点を除去するためにな
されたもので、デバイスを縦型（三次元）にすることに
より、多機能、大容量化の要求を満たすことのできる積
層型半導体装置を提供することを目的としているっ 以下本発明の詳？＃Ｅを図面を参照しながら説明する。
されたもので、デバイスを縦型（三次元）にすることに
より、多機能、大容量化の要求を満たすことのできる積
層型半導体装置を提供することを目的としているっ 以下本発明の詳？＃Ｅを図面を参照しながら説明する。
図に羞本的なガパイス構成の一例を示す。予め不純物が
導入された高融点金属シリサイドを支持基板上に形成し
、これを配線層とする。この上に８１などの活性層を形
成する。この時の熱処理温度、あるいは形成法（ＣＶＤ
法あるいはレーデアニール法）によりこの層が非晶質層
、多結晶１−あるいは単結晶層となるが層の性ｖＩｔは
目的に応じて選択出来る。活性層のデバイスの一例とし
て図を用いてバイポーラトランジスタの例で説明する。
導入された高融点金属シリサイドを支持基板上に形成し
、これを配線層とする。この上に８１などの活性層を形
成する。この時の熱処理温度、あるいは形成法（ＣＶＤ
法あるいはレーデアニール法）によりこの層が非晶質層
、多結晶１−あるいは単結晶層となるが層の性ｖＩｔは
目的に応じて選択出来る。活性層のデバイスの一例とし
て図を用いてバイポーラトランジスタの例で説明する。
下部電極（８）にはあらかじめリンあるいはヒン（ｎｐ
ｎ）ランジスタの場合）又はボロン（ｐｎｐトランジス
タの場合）を尋人しておく。この上に素子分離層（２）
用の絶縁膜（例えば８１０２層）を形成し、素子分離層
（２）以外の部分を除去し、この除去した部分に活性層
（３）〜（６）となるｎ土層、ｎ一層、Ｐ層及びｎ土層
を形成する。この時、活性）Ｗｉｔ ｒ／ｉＭ抵抗層と
するが形成時の熱、処理により下１部ｉ［４ｊＡ（１）
中の不純物が活性層にオートドープされ博い萬濃度層が
でき油性層と下部電極１−（１）とのオーミック接触が
６易に形成できる。ベース領域となるＰ層（５）及びエ
ミッタ領域となるｎ土層（６）への不純物の導入は拡散
法、イオン圧入法等の従来法により行える。活性層（３
）〜（６）の上に雀一層を形成しこれを上部電極層（υ
とする。この上部電極層（１）は、積層型半導体装置を
作るためさらに、この上に高温処理を必要とする上記活
性層（３）〜（６）とは別の活性層を形成する場合には
、高融点金属シリサイドを用いれば良いし、単に表面電
極として使用する等その必要のない場合にはアルミニュ
クムなどの低融点金属でも構わない。
ｎ）ランジスタの場合）又はボロン（ｐｎｐトランジス
タの場合）を尋人しておく。この上に素子分離層（２）
用の絶縁膜（例えば８１０２層）を形成し、素子分離層
（２）以外の部分を除去し、この除去した部分に活性層
（３）〜（６）となるｎ土層、ｎ一層、Ｐ層及びｎ土層
を形成する。この時、活性）Ｗｉｔ ｒ／ｉＭ抵抗層と
するが形成時の熱、処理により下１部ｉ［４ｊＡ（１）
中の不純物が活性層にオートドープされ博い萬濃度層が
でき油性層と下部電極１−（１）とのオーミック接触が
６易に形成できる。ベース領域となるＰ層（５）及びエ
ミッタ領域となるｎ土層（６）への不純物の導入は拡散
法、イオン圧入法等の従来法により行える。活性層（３
）〜（６）の上に雀一層を形成しこれを上部電極層（υ
とする。この上部電極層（１）は、積層型半導体装置を
作るためさらに、この上に高温処理を必要とする上記活
性層（３）〜（６）とは別の活性層を形成する場合には
、高融点金属シリサイドを用いれば良いし、単に表面電
極として使用する等その必要のない場合にはアルミニュ
クムなどの低融点金属でも構わない。
上記積層型半導体装置への人出力は活性層をはさんだ上
下の電極層（１） （８）を通して行われるが、どちら
が入力端になってもよいし、出力側となってもよい。図
では、上部電極１ｍ （８）が人力、下部電極層（１）
が出力の例をとっている。この構成のデバイスではデバ
イスディメンジョンは活性領域の面積で決まり従来、行
われていた人出力部を活性層の横 四方向に配置するものに比べ人出力部の面積は影響しな
いため限られた面積に従来方式よりも故多くの素子を収
容することができる。したがって、従来方式と比べて多
くの機能および容量の積層型半導体装置が実現できる。
下の電極層（１） （８）を通して行われるが、どちら
が入力端になってもよいし、出力側となってもよい。図
では、上部電極１ｍ （８）が人力、下部電極層（１）
が出力の例をとっている。この構成のデバイスではデバ
イスディメンジョンは活性領域の面積で決まり従来、行
われていた人出力部を活性層の横 四方向に配置するものに比べ人出力部の面積は影響しな
いため限られた面積に従来方式よりも故多くの素子を収
容することができる。したがって、従来方式と比べて多
くの機能および容量の積層型半導体装置が実現できる。
さらに、このように多機能化、大容量化された活性領域
を積層することにより一層の多機能化、および大容量化
が可能となる。
を積層することにより一層の多機能化、および大容量化
が可能となる。
図は本発明の一実施例を示す断面図である。
（１） ｔ／″ｉ下部電極層、（２）は素子分離層、（
３）はｎ土層、（４）はｎ一層、（５） ＩｉＰ層、（
６）けｎ土層、（７）は絶縁層、（８）は上部電極層で
ある。
３）はｎ土層、（４）はｎ一層、（５） ＩｉＰ層、（
６）けｎ土層、（７）は絶縁層、（８）は上部電極層で
ある。
Claims (1)
- 予め不純物が導入された第１の鳩融点金属シリサイド層
と、この第１の高融点金員シリサイド層上に形成された
活性層と、この活性層上に形成され予め不純物が導入さ
れた％２の高融点金属シリサイド層とを１＃え、上記活
性層と第１．ｖｇ２の高融点金属シリサイド層から成る
活性領域を複数層積層してなることを特徴とする積層型
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191116A JPS5890760A (ja) | 1981-11-25 | 1981-11-25 | 積層型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191116A JPS5890760A (ja) | 1981-11-25 | 1981-11-25 | 積層型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890760A true JPS5890760A (ja) | 1983-05-30 |
| JPH0221143B2 JPH0221143B2 (ja) | 1990-05-11 |
Family
ID=16269126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191116A Granted JPS5890760A (ja) | 1981-11-25 | 1981-11-25 | 積層型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890760A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4936789A (ja) * | 1972-08-11 | 1974-04-05 | ||
| JPS5130485A (ja) * | 1974-09-09 | 1976-03-15 | Fujitsu Ltd | |
| JPS5676522A (en) * | 1979-11-29 | 1981-06-24 | Toshiba Corp | Formation of semiconductor thin film |
| JPS5694773A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Manufacturing method of semiconductor device |
-
1981
- 1981-11-25 JP JP56191116A patent/JPS5890760A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4936789A (ja) * | 1972-08-11 | 1974-04-05 | ||
| JPS5130485A (ja) * | 1974-09-09 | 1976-03-15 | Fujitsu Ltd | |
| JPS5676522A (en) * | 1979-11-29 | 1981-06-24 | Toshiba Corp | Formation of semiconductor thin film |
| JPS5694773A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0221143B2 (ja) | 1990-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6336566A (ja) | 半導体装置の製造方法 | |
| JPS63141349A (ja) | 集積半導体回路とその製造方法 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JPS60261165A (ja) | Ｍｏｓダイナミツクメモリ素子 | |
| JPS5890760A (ja) | 積層型半導体装置の製造方法 | |
| JPS5978576A (ja) | 半導体装置およびその製造方法 | |
| JPS61164241A (ja) | 半導体装置 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPH0290668A (ja) | 半導体装置 | |
| JPH0626215B2 (ja) | 多結晶側壁接触トランジスタ並びに集積回路及びその製造方法 | |
| JPH0221142B2 (ja) | ||
| JPS60145655A (ja) | 半導体記憶装置 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPH02207534A (ja) | 半導体装置 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JPS5911660A (ja) | 半導体集積回路装置 | |
| JP2845044B2 (ja) | 半導体装置 | |
| JPH09260588A (ja) | 半導体装置 | |
| JPS60144961A (ja) | 半導体集積回路 | |
| JPS624340A (ja) | 半導体集積回路の製造方法 | |
| JPS6322068B2 (ja) | ||
| JPS63254768A (ja) | 半導体装置の製造方法 | |
| JPS63224251A (ja) | 半導体記憶装置 | |
| JPS58121665A (ja) | 半導体装置 | |
| JPS62190744A (ja) | 垂直配線構造 |