JPS5891640A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5891640A JPS5891640A JP56188444A JP18844481A JPS5891640A JP S5891640 A JPS5891640 A JP S5891640A JP 56188444 A JP56188444 A JP 56188444A JP 18844481 A JP18844481 A JP 18844481A JP S5891640 A JPS5891640 A JP S5891640A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- photoresist
- spacer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
この発ＩｊｌＩＩｆｉ、厚膜り７トオフ法を施す工程を
含む半導体装置の製造方法に関する。
含む半導体装置の製造方法に関する。
発明の技術的背景
砒化ガリウム（ＧａＡｓ）をはじめとする化合−半導体
材料は、シリコｙ（８＋）Ｋ比ペキャリアの移動度及び
飽和ドリフト速度が大きいという利点を有する九め、特
に高周波、高速装置の半導体材料として注目されている
。中でもＧａＡｓを用いたショットキ型電界効果トラン
ジスタは開発実用化が急速に進展し、マイクロ波増幅器
や発振器に応用されている。さらに、ショットキ型電界
効果トランジスタを中心としてこれに受動素子等を組み
合せたＧａＡｓのモノリシックＩＣを実現する試みも近
年精力的に行なわれている。ところでたとえばＸ−バン
ドのようなマイクＯ波で使用するモノリシックＩＣにお
いては、表皮効果（よる損失を低減するため配線層を約
２μｍ程度以上に厚く形成する必要がある。厚い配線層
を得る方法としてはメッキを用いる方法４１あるが、配
線層表面が均一とならず、またメッキ液による汚染も心
配されるので次のようなりフトオフ法による各厚膜形成
方法が提案されている。すなわち（１）二層フォトレジ
ストを用いる方法、（２）紫外フォトレジスト及−び遠
紫外フォトレジストの二層を用いる方法、（３）フォト
レジスト塗布後クロロベンゼンなど゛に浸潤してσ から露光・現俸を行なう方法、（４）下層にフォトレジ
ストと、上層にアルミニウム（Ａ））との二層を用いる
方法、（５）二酸化珪素（８ｉ０ｚ）等の絶縁膜をスに
−ナとして用いる方法などである。これ等の各法中、（
１）〜（４）の方法では厚膜形成用のスは−サとしてフ
ォトレジストを用いており、このスに一す用の７オトレ
ジストを厚く形成しなければならないが、フォトレジス
トは厚い配線層物質を蒸着する際の熱によって変形する
丸めに配線層のパターンも変形する。このパター、ン変
形はスペーサ用フォトレジストの厚さが２μｍ８ｉ度以
上になるとき％に著しい。また（５）の方法でＦｉ８
ｉｏｌ等の格子定数がＧａＡｓ郷の半導体格子定数とか
なり異なるため、５１０１等の形成時の温度上昇及び下
降により８ｉ０．−ＧａＡｓ間などに歪みが生じ、特Ｋ
Ｓｉへ等を厚く形成する場合にはクラックが生じること
屯多い。従って上記（５）の方法によって、半導体基板
上に厚い配線層を形成することは困難である。従って前
記（１）〜（５）のいずれの方法によっても、厚い配線
層を形成することは−しい。
材料は、シリコｙ（８＋）Ｋ比ペキャリアの移動度及び
飽和ドリフト速度が大きいという利点を有する九め、特
に高周波、高速装置の半導体材料として注目されている
。中でもＧａＡｓを用いたショットキ型電界効果トラン
ジスタは開発実用化が急速に進展し、マイクロ波増幅器
や発振器に応用されている。さらに、ショットキ型電界
効果トランジスタを中心としてこれに受動素子等を組み
合せたＧａＡｓのモノリシックＩＣを実現する試みも近
年精力的に行なわれている。ところでたとえばＸ−バン
ドのようなマイクＯ波で使用するモノリシックＩＣにお
いては、表皮効果（よる損失を低減するため配線層を約
２μｍ程度以上に厚く形成する必要がある。厚い配線層
を得る方法としてはメッキを用いる方法４１あるが、配
線層表面が均一とならず、またメッキ液による汚染も心
配されるので次のようなりフトオフ法による各厚膜形成
方法が提案されている。すなわち（１）二層フォトレジ
ストを用いる方法、（２）紫外フォトレジスト及−び遠
紫外フォトレジストの二層を用いる方法、（３）フォト
レジスト塗布後クロロベンゼンなど゛に浸潤してσ から露光・現俸を行なう方法、（４）下層にフォトレジ
ストと、上層にアルミニウム（Ａ））との二層を用いる
方法、（５）二酸化珪素（８ｉ０ｚ）等の絶縁膜をスに
−ナとして用いる方法などである。これ等の各法中、（
１）〜（４）の方法では厚膜形成用のスは−サとしてフ
ォトレジストを用いており、このスに一す用の７オトレ
ジストを厚く形成しなければならないが、フォトレジス
トは厚い配線層物質を蒸着する際の熱によって変形する
丸めに配線層のパターンも変形する。このパター、ン変
形はスペーサ用フォトレジストの厚さが２μｍ８ｉ度以
上になるとき％に著しい。また（５）の方法でＦｉ８
ｉｏｌ等の格子定数がＧａＡｓ郷の半導体格子定数とか
なり異なるため、５１０１等の形成時の温度上昇及び下
降により８ｉ０．−ＧａＡｓ間などに歪みが生じ、特Ｋ
Ｓｉへ等を厚く形成する場合にはクラックが生じること
屯多い。従って上記（５）の方法によって、半導体基板
上に厚い配線層を形成することは困難である。従って前
記（１）〜（５）のいずれの方法によっても、厚い配線
層を形成することは−しい。
発明の目的
この発明はこのような欠点を除き、半導体基板との密着
を良好にしてかつ厚い配線層を形成出来るように改良さ
れたリフトオフ法に係る半導体装置の製造方法を提供す
ることを目的とする。
を良好にしてかつ厚い配線層を形成出来るように改良さ
れたリフトオフ法に係る半導体装置の製造方法を提供す
ることを目的とする。
発明の概要
即ちこの発明は、（１）半導体基板上に厚膜の導体パタ
ーンをリフトオフ法により形成するにあたり、この半導
体基板上にこの半導体の格子定数とｌ’ｔ Ｎ等しい格
子定数を有する異種物質からなるスに−サ用厚膜と、こ
の厚膜とは異なる物質からなるスペーサ用薄膜と、フォ
トレジスト膜とを順に積層形成した後、まずフォトレジ
スト膜を所望パターンに開口し、次に開口されたフォト
レジスト膜をｉスフとしてフォトレジスト膜の開ロバタ
ーンとハ譬等しいノぞターンに開口し、更に開口された
と；デ特開口し、しかる後所望の導体物質を蒸着し、次
いでフォトレジストを溶解することＫよシ所望の導体物
質の所望パターンを形成する半導体装置の製造方法、（
２）半導体基板として砒化ガリウムを、基板半導体の格
子定数とｉｔ ｙ等しい格子定数を有する２”？−サ用
厚膜物質としてゲルマニウムをそれぞれ用いる前記（１
）項に記載の半導体装置の製造方法又社（３）スペーサ
用薄膜と異なるスペーサ用薄膜物質として二酸化珪素を
用いる前記（１）項に記載の半導体装置の製造方法にあ
る。
ーンをリフトオフ法により形成するにあたり、この半導
体基板上にこの半導体の格子定数とｌ’ｔ Ｎ等しい格
子定数を有する異種物質からなるスに−サ用厚膜と、こ
の厚膜とは異なる物質からなるスペーサ用薄膜と、フォ
トレジスト膜とを順に積層形成した後、まずフォトレジ
スト膜を所望パターンに開口し、次に開口されたフォト
レジスト膜をｉスフとしてフォトレジスト膜の開ロバタ
ーンとハ譬等しいノぞターンに開口し、更に開口された
と；デ特開口し、しかる後所望の導体物質を蒸着し、次
いでフォトレジストを溶解することＫよシ所望の導体物
質の所望パターンを形成する半導体装置の製造方法、（
２）半導体基板として砒化ガリウムを、基板半導体の格
子定数とｉｔ ｙ等しい格子定数を有する２”？−サ用
厚膜物質としてゲルマニウムをそれぞれ用いる前記（１
）項に記載の半導体装置の製造方法又社（３）スペーサ
用薄膜と異なるスペーサ用薄膜物質として二酸化珪素を
用いる前記（１）項に記載の半導体装置の製造方法にあ
る。
発明の実施例
以下この発明の実施例について図面を用いて説明する。
第１図に示すように例えばＧａＡｓからなる半導体基板
（ｉｌ）上にＧｅＱ３をスは−サ用厚膜として約２μｍ
の厚さに蒸着形成し、その上に例えば８ｉ０．Ｑ３をス
は−ナ用薄膜として約０．５μｍの厚さに形成し、さら
にその上にフォトレジスト膜ＱＳを形成して所望に開口
し、開口Ｉを設ける。次に第２図に示すようにフォトレ
ジスト膜（Ｉ９をマスクにしてｓ ｔｏｗ （１：１を
選択的にエツチングする。さらに第３図に示すようにフ
ォトレジスト膜０及び８ｉ０Ｊ３をマスクにしてＧｅ
ａ２を選択的にエツチングする。つづいて第４図に示す
ように所望の物質例えばＡＪ（１１を約２μｍの厚さで
蒸着する。このめと第５図に示すようにフオトレジスト
膜（ｔ！１９に溶剤を適用して、溶解するとともにその
上の不要なＡＩ（１９をリフトオフ除去する。
（ｉｌ）上にＧｅＱ３をスは−サ用厚膜として約２μｍ
の厚さに蒸着形成し、その上に例えば８ｉ０．Ｑ３をス
は−ナ用薄膜として約０．５μｍの厚さに形成し、さら
にその上にフォトレジスト膜ＱＳを形成して所望に開口
し、開口Ｉを設ける。次に第２図に示すようにフォトレ
ジスト膜（Ｉ９をマスクにしてｓ ｔｏｗ （１：１を
選択的にエツチングする。さらに第３図に示すようにフ
ォトレジスト膜０及び８ｉ０Ｊ３をマスクにしてＧｅ
ａ２を選択的にエツチングする。つづいて第４図に示す
ように所望の物質例えばＡＪ（１１を約２μｍの厚さで
蒸着する。このめと第５図に示すようにフオトレジスト
膜（ｔ！１９に溶剤を適用して、溶解するとともにその
上の不要なＡＩ（１９をリフトオフ除去する。
費すれば梃に第６図に示すように８ｉ０Ｊ３をエツチン
グ除去する。このま＼使用に供してよいがこの状態でＧ
ａＯ３をエツチング除去すると、第７図に示すように半
導体上に所望・ぞターンにｋｌＨの配線層のみかのこる
ことになる。
グ除去する。このま＼使用に供してよいがこの状態でＧ
ａＯ３をエツチング除去すると、第７図に示すように半
導体上に所望・ぞターンにｋｌＨの配線層のみかのこる
ことになる。
この場合フォトレジスト膜Ｑ５としては例えばシップレ
イ社製ポジタイプフォトレジストＡＺ１３５０を、ま友
８ｉ０２α謙の形成にはモノシラン（８ｉＨ，）と酸素
Ｏ，ヲ用いるＣＶＤ法を、８ｉ０！（１３（７）選択エ
ツチングには弗酸（ＨＦ）のバッファー液を、Ｇｅ（Ｉ
コの選択エツチングには四弗化炭素（ＣＦ４） 十Ｏｘ
のプラズマを、また５ｉＯＪ３及びＧｅ（１３のエツチ
ング除去にもＣＦ、＋０．のプラズマを、それぞれ用い
る。
イ社製ポジタイプフォトレジストＡＺ１３５０を、ま友
８ｉ０２α謙の形成にはモノシラン（８ｉＨ，）と酸素
Ｏ，ヲ用いるＣＶＤ法を、８ｉ０！（１３（７）選択エ
ツチングには弗酸（ＨＦ）のバッファー液を、Ｇｅ（Ｉ
コの選択エツチングには四弗化炭素（ＣＦ４） 十Ｏｘ
のプラズマを、また５ｉＯＪ３及びＧｅ（１３のエツチ
ング除去にもＣＦ、＋０．のプラズマを、それぞれ用い
る。
ＧａＯ２の選択エツチングの時に８ｉ０ｔ０３もいくら
かサイドエツチングされるが、８ｉ０１のエツチング速
度（□ はＧａＯ２のエツチング速度よりも十分遅
いのでその量は小さい。またｈｌ及びＧａＡｍはＣＦ４
＋Ｏ！ プラズマによってはエツチングされない。ま
たこの方法で８ ｉ Ｑ＊ Ｑ３の選択エツチングにＣ
ＦＩ 十０１プラズマ法を適用し又はスパッタ法を適用
してもよい。
かサイドエツチングされるが、８ｉ０１のエツチング速
度（□ はＧａＯ２のエツチング速度よりも十分遅
いのでその量は小さい。またｈｌ及びＧａＡｍはＣＦ４
＋Ｏ！ プラズマによってはエツチングされない。ま
たこの方法で８ ｉ Ｑ＊ Ｑ３の選択エツチングにＣ
ＦＩ 十０１プラズマ法を適用し又はスパッタ法を適用
してもよい。
この例ではスは−サ用厚膜を、ｙＧｅＫよって形成し友
が、ガリウムアルミニウム砒素（ＧａＡＩＡｓ）を用い
てもよく、又スペーサ用薄膜１をヶ８ｉ０．によって形
成−シタカミこの代りに窒化珪素を用いて屯よい。
が、ガリウムアルミニウム砒素（ＧａＡＩＡｓ）を用い
てもよく、又スペーサ用薄膜１をヶ８ｉ０．によって形
成−シタカミこの代りに窒化珪素を用いて屯よい。
発明の効果
このようなこの発明によれば、リフトオフ用の主スＲ−
サとして半導体基板とほとんど格子定数をはｙ等しくす
る物質をスは−サ用厚屓に用いるため、このスは−サを
厚くして本スは−サと半導体基板の界面に歪みを殆ど生
じない。また厚い主スペーサのサイド虐ツチが大きくて
もこの上の薄膜スは−サの存在によりフォトレジストの
ひさし部分を小さくでき、配線物質の蒸着時の温度上昇
によるフォトレジストパターンの変形を最小限に抑える
ことができる。また、下層の主スペーサのエツチングを
プラズマエツチングにより行なうことができるので、フ
ォトレジストをスペーサに用いる方法と違い半導体基板
表面を清浄に保つことができる。従って、半導体基板と
の密着を良好にした厚い配線層をリフトオフ法により形
成することを容易確実圧させる。
サとして半導体基板とほとんど格子定数をはｙ等しくす
る物質をスは−サ用厚屓に用いるため、このスは−サを
厚くして本スは−サと半導体基板の界面に歪みを殆ど生
じない。また厚い主スペーサのサイド虐ツチが大きくて
もこの上の薄膜スは−サの存在によりフォトレジストの
ひさし部分を小さくでき、配線物質の蒸着時の温度上昇
によるフォトレジストパターンの変形を最小限に抑える
ことができる。また、下層の主スペーサのエツチングを
プラズマエツチングにより行なうことができるので、フ
ォトレジストをスペーサに用いる方法と違い半導体基板
表面を清浄に保つことができる。従って、半導体基板と
の密着を良好にした厚い配線層をリフトオフ法により形
成することを容易確実圧させる。
第１図乃至第７図は実施例方法で工程順に得られる生成
品断面図である。 ■・・・半導体基板 Ｇａ・・・Ｇｅからな
る厚いスペーサ（１３・・・８ｉ％からなる薄いスは−
サａ◆・・・フォトレジストの開口ｔｉ９・・・フォト
レジスト ａｏ・・・配線用金属代理人 弁理士 井
上 −男 第 １ 図 ｔＬ 第５図 第６図 第７図
品断面図である。 ■・・・半導体基板 Ｇａ・・・Ｇｅからな
る厚いスペーサ（１３・・・８ｉ％からなる薄いスは−
サａ◆・・・フォトレジストの開口ｔｉ９・・・フォト
レジスト ａｏ・・・配線用金属代理人 弁理士 井
上 −男 第 １ 図 ｔＬ 第５図 第６図 第７図
Claims (3)
- （１）半導体基板上に厚膜の導体パターンをリフトオフ
法により形成するにあたり、この半導体基板上にこの半
導体の格子定数とほぼ等しい格子定数を有する異種物質
からなるスペーサ用薄膜と、との厚膜とは異なる物質か
らなるスペーサ用薄膜と、フォトレジスト膜とを順に積
層形成した後、まずフォトレジスト膜を所望パターンに
開口し、次に開口されたフォトレジスト膜をマスクとし
てスペーサ用薄膜をフォトレジスト膜の開ロバターンと
ｔｔ ｔｉ−サ用薄膜の開ロバターンに従って開口し、
しかる後所望の導体物質を蒸着し、次いでフォトレジス
トを溶解することにより所望あ導体物質の所望パターン
を形成することを特徴とする半導体装置の製造方法。 - （２）半導体基板として砒化ガリウムを、基板半導体の
格子定数とほぼ等しい格子定数を有するスは−ナ用厚膜
物質としてゲルマニウムをそれぞれ用いることを特徴と
する特許請求の範囲第一項記載の半導体装置の製造方法
。 - （３） スは−サ用厚板と異なるスは−サ用薄展物質
として二酸化珪素を用いることを特徴とする特許請求の
範囲第一項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188444A JPS5891640A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56188444A JPS5891640A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5891640A true JPS5891640A (ja) | 1983-05-31 |
Family
ID=16223786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56188444A Pending JPS5891640A (ja) | 1981-11-26 | 1981-11-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891640A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066824A (ja) * | 1983-09-22 | 1985-04-17 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60142521A (ja) * | 1983-12-29 | 1985-07-27 | Toshiba Corp | 半導体素子の膜エツチング方法 |
| JPS61135115A (ja) * | 1984-12-04 | 1986-06-23 | アメリカ合衆国 | 半導体基板上にエピタキシヤル膜成長を選択的にパターン化する方法 |
| US5240878A (en) * | 1991-04-26 | 1993-08-31 | International Business Machines Corporation | Method for forming patterned films on a substrate |
| US5705432A (en) * | 1995-12-01 | 1998-01-06 | Hughes Aircraft Company | Process for providing clean lift-off of sputtered thin film layers |
| US6051485A (en) * | 1997-04-24 | 2000-04-18 | Siemens Aktiengesellschaft | Method of producing a platinum-metal pattern or structure by a lift-off process |
-
1981
- 1981-11-26 JP JP56188444A patent/JPS5891640A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066824A (ja) * | 1983-09-22 | 1985-04-17 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60142521A (ja) * | 1983-12-29 | 1985-07-27 | Toshiba Corp | 半導体素子の膜エツチング方法 |
| JPS61135115A (ja) * | 1984-12-04 | 1986-06-23 | アメリカ合衆国 | 半導体基板上にエピタキシヤル膜成長を選択的にパターン化する方法 |
| US5240878A (en) * | 1991-04-26 | 1993-08-31 | International Business Machines Corporation | Method for forming patterned films on a substrate |
| US5705432A (en) * | 1995-12-01 | 1998-01-06 | Hughes Aircraft Company | Process for providing clean lift-off of sputtered thin film layers |
| US6051485A (en) * | 1997-04-24 | 2000-04-18 | Siemens Aktiengesellschaft | Method of producing a platinum-metal pattern or structure by a lift-off process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5891640A (ja) | 半導体装置の製造方法 | |
| CN114023641B (zh) | 增强型hemt欧姆接触结构的制作方法及其应用 | |
| JPS5912021B2 (ja) | 半導体装置の製造方法 | |
| CN114242587A (zh) | 具有空气隙结构的GaN HEMT器件及其制备方法 | |
| JP2002093819A (ja) | 半導体装置及びその製造方法 | |
| JPS62149138A (ja) | 半導体装置の製造方法 | |
| JPH0151053B2 (ja) | ||
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS6190471A (ja) | 半導体装置の製造方法 | |
| JPH02191348A (ja) | 半導体装置用電極の形成方法 | |
| JPS59184572A (ja) | 半導体装置の製造方法 | |
| JPS59117234A (ja) | 素子間分離膜の形成方法 | |
| JPS62299033A (ja) | 半導体装置の製造方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JPH0228333A (ja) | 半導体装置の製造方法 | |
| JPH02199825A (ja) | 電極の製造方法 | |
| JPH08186115A (ja) | 金属膜の形成方法 | |
| JPS62195146A (ja) | 半導体装置の製造方法 | |
| JPS6381864A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0481876B2 (ja) | ||
| JPH0220016A (ja) | 半導体装置の製造方法 | |
| JPH04186847A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63164338A (ja) | 半導体装置の製造方法 | |
| JPH05335339A (ja) | Ｔ字型ゲート電極の形成方法 |