JPS5892763U - 厚膜多層基板 - Google Patents
厚膜多層基板Info
- Publication number
- JPS5892763U JPS5892763U JP1981187105U JP18710581U JPS5892763U JP S5892763 U JPS5892763 U JP S5892763U JP 1981187105 U JP1981187105 U JP 1981187105U JP 18710581 U JP18710581 U JP 18710581U JP S5892763 U JPS5892763 U JP S5892763U
- Authority
- JP
- Japan
- Prior art keywords
- conductor group
- thick film
- film multilayer
- multilayer substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図と第2図は従来の厚膜多層基板の断面図、第3図
は本考案による厚膜多層基板の断面図、第4図は本考案
による厚膜多層基板にICチップを搭載した図を示す。 1.11.21・・・・・・セラミック基板、2,12
゜22・・・・・・第1の導体群、3. 13. 23
・・・・・・中間絶縁層、4. 14. 24・・・・
・・第2の導体群、15・・・・・・絶縁ガラス、25
・・・・・・ICチップ、26・・・・・・ボンディン
グワイヤー。
は本考案による厚膜多層基板の断面図、第4図は本考案
による厚膜多層基板にICチップを搭載した図を示す。 1.11.21・・・・・・セラミック基板、2,12
゜22・・・・・・第1の導体群、3. 13. 23
・・・・・・中間絶縁層、4. 14. 24・・・・
・・第2の導体群、15・・・・・・絶縁ガラス、25
・・・・・・ICチップ、26・・・・・・ボンディン
グワイヤー。
Claims (1)
- 平担な表面を有する絶縁基板と、その表面に所定の間隔
で平行に配置される第1の導体群と、該第1の導体群を
薄く覆う中間絶縁層と、該中間絶縁層の上に前記第1の
導体群と平行に前記所定の間隔で第1の導体群に対し半
格子だけずらして配置される第2の導体群とを有するこ
とを特徴とする厚膜多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981187105U JPS5892763U (ja) | 1981-12-17 | 1981-12-17 | 厚膜多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981187105U JPS5892763U (ja) | 1981-12-17 | 1981-12-17 | 厚膜多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892763U true JPS5892763U (ja) | 1983-06-23 |
Family
ID=29989630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981187105U Pending JPS5892763U (ja) | 1981-12-17 | 1981-12-17 | 厚膜多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892763U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019079987A (ja) * | 2017-10-26 | 2019-05-23 | 京セラ株式会社 | 電子素子実装用基板、電子装置および電子モジュール |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51134874A (en) * | 1975-05-19 | 1976-11-22 | Nippon Electric Co | Method of manufacturing thick film multilayered wiring substrate |
-
1981
- 1981-12-17 JP JP1981187105U patent/JPS5892763U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51134874A (en) * | 1975-05-19 | 1976-11-22 | Nippon Electric Co | Method of manufacturing thick film multilayered wiring substrate |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019079987A (ja) * | 2017-10-26 | 2019-05-23 | 京セラ株式会社 | 電子素子実装用基板、電子装置および電子モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58120662U (ja) | チツプキヤリヤ− | |
| JPS60163698U (ja) | El素子の電極構造 | |
| JPS6033411U (ja) | 集合抵抗体 | |
| JPS6119285U (ja) | 薄膜elパネル | |
| JPS6037257U (ja) | 光起電力素子 | |
| JPS6117751U (ja) | テ−プキヤリア半導体装置 | |
| JPS6076046U (ja) | 半導体装置 | |
| JPS6113891U (ja) | 薄膜elパネル | |
| JPS60102713U (ja) | 薄膜磁気ヘツドチツプ | |
| JPS5853160U (ja) | 非晶質半導体装置 | |
| JPS6094836U (ja) | 半導体装置 | |
| JPS6083258U (ja) | 樹脂封止型半導体装置 | |
| JPS6057133U (ja) | 半導体集積回路の配線構造 | |
| JPS5881949U (ja) | 集積回路基板 | |
| JPS5948078U (ja) | 薄膜混成集積回路 | |
| JPS6127302U (ja) | タンタル薄膜抵抗配線基板 | |
| JPS59158393U (ja) | 混成集積回路 | |
| JPS6142861U (ja) | 半導体装置 | |
| JPS6122363U (ja) | ボンデイングパツドの膜構成 | |
| JPS59117101U (ja) | ガラス封入形電子部品 | |
| JPS60138747U (ja) | サ−マルヘツド | |
| JPS6127256U (ja) | ワイヤボンデイングパツド | |
| JPS58159764U (ja) | 磁電変換素子 | |
| JPS6122365U (ja) | 薄膜コンデンサ | |
| JPS59101428U (ja) | 厚膜コンデンサ |