JPS5892914A - 組合せ演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は組合せ加算に参加させる計量データ個数の上下
限範囲を設定することにより、組合せ計算時間の減少を
図った組合せ針量機等に用いる組合せ演算装置に関する
ものである。。

複数の計量ヘッドで多数の品物を分割針量し、得られえ
複数の計量データに対する組合せ加算を行って、設定値
に等しいか、叉は最−近い組合せ加算値を与え１組合せ
を得るようにした組合せ計量又は計数装置が従来からＭ
いられて−る。この組合せ計量装置及び組合せ計数装置
は、設定しえ重量又は設定した個数の品物を正確に計抄
出すことを目的としてシー、計量され九品物の重量値中
個数がパラついて−でも、それらの値を親会せ加算する
ことｋよに、設定値に一１ｋｔたはそれに略等し一品物
を排出させることができ為もので島為。

而して、上記組会せ加算を行なう場合、計量ヘッドが仮
−に１２台であつえとすると、その組合せパター／の数
は喀ダ図く示す如（コ１−１ＭＸゲ０りＪｊｉ９となる
。従来組合せ計量又は計数は、この全ての組合せパター
ンに対して行なわれて％Ａ為から、その組合せ演算回数
が非常に多いわけであゐ、このため組合せ演算に要す為
時間が大きくなってしまう欠点があうえ。

とζろで、このような組合せ計量を行なう時、品物を排
出させるのは一般的ＫＩＩｌヘツＶ歇の約牟徽のヘッド
数を選択すゐのが望壜し−・それはその時の鑑会せ黴が
最大と＆Ｌ品物の供給がそれを実現す為ように行なわれ
て％Ａｈ時、精度が最もよくを為からであ為・従つてこ
れと極端に異なる親会せ数を計算しても無駄になること
が予ＩＩＩされ、従って、ヒのような録音４ｉ１６演算
を省略することによってドータＪ＆ＩＯ演算時間を煙く
す為ことが可能であ１゜ そζで、本発明は上記事情ＫＩＩ４、親会せ加算に参１
１Ａｓせる針量データの個数の範■を膜室することｋよ
って、題合せ演算時間を＊Ｓｔ、、え−のである。

ヒの発明の基本的な構成は＊／ＷＡＫ示すように、組合
せ加算の組会せパターンを順次発生させる組合せバター
／発生部（１）と、品物が分割投入される複数台の計量
ヘッド（！ｌ偉１から出力され為計量デーＪｆ（Ｄ）（
至）ＩＳ・を組会せ加算する組合せ演算部（１）と、組
合せ加算に参加する計量データの個数の上下限範囲を設
定す為上下限範囲設定部（４）と、組合せパターン発生
部（１）から出力された組合せパターンに含まれｈａ合
せ台数が上下限範囲設定部（４）Ｋ設定されえ上下限範
囲以内に入っているか否かを判定し、範囲外の時、その
組合せＡＩ−ンによる組合せ演算がスキップされるよう
Ｋ［合せパターン発生部口）に次の組合せパー−ｙを一
生させｂ判定ＩＩ　ｌｉｔとを持つものである。

この構成において１．上下限範囲設定部（４）に組合せ
加算に参加す為針量デー回数を、計量ヘラＶが１２台の
場合、例えばダ台〜り台と設定しておく、そして、スタ
ート信号に）を組合せバターｙ発生ＷＡ１１１　Ｋ入力
して組合せ演算を行なわせる０組合せパター／発生部（
１１は、例えば第ダ図に示したような組合せパターンを
菖・ｌからｍｅダ０りＪｔで順に／コビットの組合せパ
ー−ｙとしで出力するのであ為が、組合せパターンが／
ｌｉｌ竜生され為と、判定部（＄１は出力された組合せ
パターンの１に一レベルのビット（組合せ加算に参加す
ゐ針量ヘッドを表わす）の数を、上下限範囲設定部（４
１に設定されている数値と比較し。

その範囲外にあった時には、ただちＫ１１合せＡターン
発生部１１）　Ｋスト四−プ信号（ＩＴ）ｔ　ｆｉって
、次の厘合せパター／に変更させる。そして、上下限範
囲設定部（４）に設定されて−４範囲以内の値になった
時のみ、組合せ演算部Ｉｌｌ　Ｋその組合せＡ−−ンに
基づく計量デーＪに）（ロ）・・・の親会せ加算を行な
わせるのであ為、そして、判定部（曝１がｔｉｉ囲外の
判定をした時には、その時の組合せパターンは直ちにス
キップされて、次のａ合せパターンに対す為処理に移行
するので。

従来の全ての組会せパターンに対して、組合せ演算をす
る場合に比べて数十憾の演算時間の省略がで自る・ 次に本発明のより具体的な実施例について説明する。

第２図はディスタリート回路で構成したこの発明のＷｉ
ｌの実施例であって、口１は組合せ加算の組合せパター
ンを順次発生ず４組合せバター／発生部、（ｓｌは組合
せパターンに従って計量ヘラＶＫよって得られた計量デ
ー−に）を組合せ加算する組合せ演算部、（４）は組合
せ加算に参加すゐ計量データの個数の上下限範囲を設定
する上下限範囲設定部で、上限設定ＩＩ　（４６）と下
限設定器（４ｍ）Ｋ分かれている。１ｉ１は組合せパタ
ーン発生部１１１から出力されえ組合せパターンに含ま
れ４組合せ台数が、上下限範囲設定部（４）Ｋ設定され
丸上下限範１１に入っているか否かを判定する判定部で
、上限判定器（ハ）と下＠判定ＩＩ　（５ｍ）Ｋ分れて
いる。１・１はスタート信号（至）が入力されると、＊
ＪＥＫ示すような一定局期のタ關ツタ信号０）を発生し
、それの立上り時と立下り時に短い幅のス）Ｅｌ−プパ
ルスノ（ロ）及びストＷ−プパルスコ（ハ）を出力する
り關ツクＡ＃ス発生部、け）は上限判定１１１（ハ）及
び下限判定器（ａｔｂ）の出力を受は組合せパターンが
設定した上下限範囲から外れ九時、＠１１ルベルの限定
フラグ（ホ）を出力するｌｌ１０Ｒ，回路、（ｓｌは限
定フラグに）と組合せパターン発生部１１）が新し％／
％組合せパターンを出力しえ直後に発生ず為短い幅のチ
ェック信号（ロ）との論理積をとり、限定ストローブ（
へ）として出力する痕Ｉム葺り回路、（■）は限定スト
胃−ブ（へ）を遥嬌してスト諺−ブダ（ト）を得る遅延
回路、−はストー−プダ（ト）とストローブ／（ロ）と
の論理和を破りストー−ブＪに）・として組合せＡ　Ｉ
　−ｙ発生部（１）Ｋ出力する璽２９１１．回路である
・まえ、（１１１は綴金せ演算１１１１１が出力す１組
合せ加算データ■から設定値（イ）を減算しで、その筈
（ム−７）が正の時、ｌ１ｌ−レベル信号を出力する＠
／減算部、拳はそれまでに組合せ演算さ糺た組合せパタ
ーンのうちで、組合せデータの個数が設定された上下限
範囲内にあ伽、且つ設定値ＰＫ最４近かったものを一組
記憶するメモリ一部、拳ｓはメ毫り一部・鶴に記憶され
九組合せパターンに基づいて計量データ（至）を組合せ
加算する比較用加算部、（１４は比較用加算部ａｊの出
力する組合せ加算データ１から、組合せ演算部（ｓｌの
出力する組合せ加算データムを減算し、その答（Ｂ−ム
）が正の時、ｌ１ｉｌジベル信号を出力するＩｇ−減算
部、＄６１第１減算部（１１）の出力と喀コ減算部−の
出力の論理積をとり転送フラグ（４）として出力する第
コムＭＤ回路、舖はタロツクパルス発生部（６）の出力
すゐスト閘−ブパルスコ（ハ）と転送フラダーとの論理
積をと伽、転送スト謬−プ（す）としてメモリーＩｔ　
ｉｌｌ　Ｋ出力する第Ｊム夏り回路であゐ。

次に、この蝮コ図に示した装置の動作を、箪Ｊ図のタイ
ζンダチャートに従って蛾明する。

まず、組合せ演算に参加すゐ針量データの個数範囲の上
限値（至）及ｑ下隈値に）を、上限設定器（鶴）及び下
限設定器（４１１）Ｋ設定する。そして各計量ヘッド（
！＋　（！ｌ・・ＩＩＫおける計量が終了した後、組合
せ演算がＲ始されｉｓ　ｔず、初期化信号に）がメモリ
一部拳劾に入力されて、その記憶内容をクリアーし、ス
タート信号に）がタロツタパルス発生［（＠）に入力さ
れて、タロツタパルス発生１１Ｅ　ｉｌｌは＊ＪＷＩＪ
に示すような夕はツタ１奇（イ）の発生を開始する・タ
ーツク信号Ｕ）の最初の立ち上−で、ストロープノｆ！
４が発生し、これは笥−９１回路−を介して組会せパタ
ーン発生１１１１）にストーープバルスＪに）として入
力さ九る。すると組合せバター／１１生部（１１は１回
ｌｉの組合せＡ　Ｊ−ン（例工ばＩＩダ図のパターン１
Ｇ／）ヲ１１生ずる・この組合せバターｙｔｆ判定部１
１）Ｋよって、設定された上下限範囲内にあゐか判定さ
れる。すなわち、その選択数（＠ｘルベルのビット数）
が、設定されえ上限値国を越えていゐ時、上限判定器（
５ｍ）が＠１ルベルの判定信号（〉Ｗ）を出力し、設定
され九下限値り以下の時は下限判定器（ｓ’ｂ）が−Ｉ
−レベルの判定信号（＜Ｌ）ｔ−出力する。つｔすｓ　
第１ｏｘ回路け）の出力である限定フラグ−は組合せパ
ターン中の選択数が上下限範囲以内にある時のみ１Ｌ−
レベルとなるのである・このようにして第１Ｏ凰回路（
７）から限定フラグ（ホ）が出力されて％／ＩＩ石状態
で、組合せパＩ−／発生部口）ｉｆチェック信号（１１
をｉｌｌ／ムＭＤ回路（８）の一方の入力端子に与える
・すると、この時のｌｌｌｌｏＩＬ回路け）の出力が限
定スト一−プ（へ）七して遅延回路ｔｌ）　Ｋ出力され
、これは遅延されでストローブ４Ｉ（））として第コＯ
Ｒ回路−に出力され、さらにストローブ−Ｊ＠となって
組合せパターン発生部１１１に入力されゐ・組合せパタ
ーン発生部口１はこのストー−１１ｍ１ｆＩＸ＠Ｈ−レ
ベルで入力されると、即座に次の組合せパＩ−ｙを嵯生
させゐ・との組合せパ−ｙ４１１Ｉ回間様に判定部ｆｉ
ｌで上下限範囲内に入ってい為か判定され、上下限範囲
内に入って％Ａ、６組合せＡｌ−ンが発生するまで組合
せパターンの更新が行令われる・この組合せパターンの
更新動作は夕冒ツタパルス（イ）の発生周期に比べて、
極めて短い時間内になされ、この更新動作が長側いても
第１８１１Ｈの斜線で示した時間内に終了し、組合せ演
算によ　　　　“る比較動作に移行する。なお、＠ＪＦ
ｊ！Ｊにおいて、周期Φ及び周期■は、１回目の組合せ
パターンが上下限範囲内に入つで−た場合、鴫期のはコ
一〇［１生し先組合せパｐ−ｙが上下限範囲内に入って
いた場合、周期■はｊＩｌＩＫｉｉ生した鳳合せパター
ンが上下限範囲内に入っていた場合であ為、このように
して上下限ａｍ内に入っていゐ組合せパターンが発生す
ると、組合せ演算５１３）は、この組合せパターンによ
、６ＩＬ合せ加算を計量ヘッド１１３１１１・・・から
入力されてい為計量データ（至）に対して打電う・この
演算結果で４，６１１合せ加算デー！＃に）はＩＩｌ減
算都卸にで設定値１と比較され、それ以上の時（ム−１
〉Ｏ）＠夏−レペル信奇が喀コム冨′１１８ｉ路・醗に
出力され為、壜え、比較帛加算冨輌はメ篭り一部＠噛に
記憶されていた組合せバターｙＫｌ！つて計量デーＩＤ
の組会せ加算を行愈っで、その組会せ加算デー７１１を
出力する。ＩＩコ減算部−４は、この組合せ加算デー／
ｌから組合せ加算−一タムを減算し、新たに発生し先組
合せパー−ｙＫよゐ組会せ加算データムのほうが小−Ｉ
ｉ−場合（１−ム＞０）の時１Ｈルベルを出力する−・
そして、第コムＭｌ）回路線輪はｓｋｉ減算部ａｌｌ及
び第−減算躯１４が共に一翼・レベル出力の時、すなわ
ち新ｆＩ−に発生した組合せパターンによる組合せ加算
値ムが設定値！よ抄大きく、且つ記憶されて＾た組合せ
パターンによる組合せ加算値１より小さい時　ｅＨｓレ
ベルの転送フラグ−を出力する。この転送フツデーが立
ち上がっている嗜に１タロツタパルス沿の立ち下が抄に
よってストローブコ（ハ）が発生すると、このタイ（ｙ
ダで転送ストー−ブ（ハ）が発生する。そしてこの転送
ストローブ（’Ｊ）Ｋよってメ篭り一部１１ｆｉＫは、
この時組合せパターン発生部１１）が出力して−る組合
せＡｌ−ンによっで記憶の更新がなされ為、なシ、綴金
せＡｐ−ｙの最初の発生時には、メ唖り一部（Ｉ！ｌＫ
は組合せパターンが記憶されて論ないので、との鳳合せ
パターｙｔｍ条件で記憶すゐことになる。壜、、□ た、この記憶更新は毎回されるわけではなく、組合せ演
算の結果、−送フラダｆｌＳが立った場合のみ行なわれ
る。すなわち第ｊｍｌの周期■では転送７ラダーが立え
危いので記憶更新はされない・ヒのようＫして夕璽ツタ
パルス（イ）が発生する毎に原に発生すゐ組合せパター
ンに対する組合せ加算値の比較が行なわれ、最終の組合
せパターンの発生が゛終了しで組合せパターン発生郁口
１が終了信号・をタロツタパルス−生部（＠ＳＫ出力し
た時には、メ篭り一部−には設定値！に等しいか最も近
い組合せを与える組合せバターｙが一部のみ記憶されて
残され為・これで、設定範囲から外れ九親会せをスキッ
プし１ｋから、全ての組合せに対する組合せ演算がなさ
れて、求め為１つの綴金せパターンがメ毫り−ＩＥａ！
ＩＫて得られるわけである。

とζろで、上記第２図に示し九回路は設定値ＩＫよ一近
一組合せデーＩを求め為ためＫＩＬ会せパターンをメ峰
す二部−に記憶させ、毎回の綴合せ演算後の比較では、
との酋回迄の組合せＡＩ−ンに対して比較用箇算部−で
、再度組会せ加算データ１を算出して偽る０画して本発
明Ｋかけ４組合せ演算の方法には、他に幾つかのものが
ある。その−例には組合せ加算データと設定値ｒとの差
を記憶してか−、との差によって比較する方式もある。

この場合の実施例を第Ｊ′の実施例として＊Ｊ’ＷＩＫ
示す。

第５図にシーで、第２図と同一符号は同一物を示し、Ｉ
’ｍは設定値差メ篭り、１場は設定値ｐ＞ら組合せ加算
データに）を減算して％＊／減算部θ１）７ｂＸ出力す
る差（１冨ム−１）を設定値差メ篭り自ηに記憶されて
いた差ｉと比較して、ｉの方が大自込時（ｉ−蔦＞０）
＠ｒｓレベル儒勺を出力すｂ値ｌ減算部である。とＯ′
回路構成における動作は比較のためのデータとして設定
値葺メ令り自埠に記憶されている差を用いる他は、ＷＥ
Ｊ閣の回路において説明したのと同様であゐ、愈か、転
送スト四−プ（２）が発生し九時、メーリー郁も憾は、
その時発生して％／％Ｊ１組会せバターｙｆ／Ｃよって
記憶更新されると同時に、設定値差メ峰り自ηには値ｌ
減算部（１１）の出力する差（１馬ム−Ｆ）が転送記憶
され為。

會九、上記第７の実施例及びＩｉコの夷論例以外の組合
せ演算方式には、例えば、それまでに最も設定値に近か
った組合せバター／の加算データを記憶してお込で、比
較時に、それから設定値ｒを差し引いて減算１１に与え
為もの等がある・ なお、判定部Ｆｉｌ　Ｋおける上下限範囲内か否かの判
定には種々の方法が考えられるが、例えば組合せＡ　Ｊ
　−７をシフトレジスタにパラレルに入力し、これを全
ピット散会だけシフトし、その時直列出力端子Ｋｌｌわ
れるりｅレベルのビット数を力９ン卜シ、そのカウント
数を、設定され先止限値（ロ）及び下限値■と比較する
方法中、デジタルコンパレータを使って直接比較す為方
法等がある。ここではアナログ加算の回路を使って、ア
ナログ的に比較しえ構成例を第４図に示す。

第４−にシーで、（ムａ）はアナログスイッチで、出方
中。組合せＡ、−２の各″：ビットの＊Ｈｅ　Ｘは輻１
の状態をインバータに）を介して入カナゐことによ一１
選択されているビットのもののみが導通する。導通し九
アナ■ダスイッチ（ム―）では電圧（１１）が抵抗器に
）を介してアンプＣＪＪａ］Ｐ）の一方の入力端子に入
力され為、そして導通したビット数を１とすると　”Ｉ
Ｌ７．、の電流が流れる・そして、これは設定器間の抵
抗回路Ｑ４ｇ４・ｅ・で分割され九−”／ｘＲ（”は抵
抗分割比で、これによって上限（ロ）又は下限に）の設
定をすＡｓ　）の電流と比較されるーそして設定値に対
すゐ大小をアンプ（ムｐ）のｓｒｓレベル又は８ｖレベ
ルの信号で出力す為。

また、上記各実施例ではディスタリートな回路又はアナ
璽ダ回路を使つえ場合について説明し九が、本発明は本
来ゴンビエータを用いて実施することが好ましい、ヒの
場合のプ四ダラムの一例としで、第２図のフ四−チヤー
ドを示す・ 以上説明しえように、本発明によれば、組合、ン せ計数又は組合せ計量橋〈おいて、組合せ演算に参加す
べ鎗好ましい計量データ数の範囲を壷め、それ以外の組
合せパターンに対する組合せ演算を省略すゐようくした
から、組合せ計数ヌは組合せ計量の精度を落とすＪＩｔ
ヒとなく、組合せ演算適度を向上することができる・

【図面の簡単な説明】

１１１図は本発明の基本構成を示すブロック図、第コ１
ｉｌｌＦｉ本発明のｗｉｌの実施例を示すブロック図、
Ｉｌｌ図はその動作のタイ電ｙダチャート、第ダ図は組
合せパターンの例を示す図、第３図は本発明の璽コの実
施例を示す図、喀４図は判定部の構成例を示す一路図、
１１７図は本発明をコンピー−を用いて実施する場合の
フ■−チャートの一例を示す図である。 １１）・・組合せパターン発生部、（創・・計量ヘラ）
’、１！１・・組合せ演算部、（４）・・上下限設定部
ｓ　（”）・・上限設定器、（４ｍ）＠・下限設定器、
１暢）・・判定部、（８ｍ）＠＠上限判定器、（ｓｂ）
・・下限判定器、（・）・・フ■ツＩＱ生部、（マ）・
・箇ノＯＲ回路、ｉｌｌ＠・第１ム蓋り回路、（９）・
・遅延回路、−・・第２０Ｒ回路、（Ｉｌｌ・＠第７減
算部、儀１１＠・メ篭り一部、−橋・ｅ比較用加算部％
Ｉ４１１・笛コ減算部、・醗・・喀コｊ［１９回路、１
１−・・第Ｊム１り回路、（句・・スタート信号、（至
）−・初期化信号、（至）・−設定値、０・・上限値、
■・・下限値、（ロ）・・計量データ、に）・・チェッ
ク信号、（・）・・終了信号。 第′１図 ｌｌ６１１ で　ｌ＃フ

Claims (1)

【特許請求の範囲】
1. （１）複数台の針量ヘッドに品物を分割投入し、各計量
   ヘラＶで得られた計量デーＩを組合せ加算して、設定値
   に等しいか最も近−組合せ加算値を与え１組合せを求め
   ゐようにしたものにおいて、綴合せ加算の組合せパター
   ンを順次−生させ１組合せパターン−生部と１組合せパ
   ターンー生部よ一出力された組合せパー−νに基いて計
   量ヘッドによって得られ九針量データを加算する組合せ
   演算部と、組会せ加算に参加す為計量データ個数の上下
   限範囲を設定す為上下限範囲設定部と、龜合せパターン
   −生ＩＩから出力されえ組合せバターｙＫ會すれ１組合
   せ台数が上下限範囲設定１１１に設定され丸上下限範１
   １に入っていゐか否かを判定し、範囲外の時もその組合
   せパターンによる組合せ計算をスキップさせ、組合せパ
   ターン−生１１ｔＣ次の組合せパターンを発生させ１判
   定部とを真備し九ことを特徴とする組合せ演算装置−