JPH04192322A - 結晶物品の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は結晶物品の形成方法に係り、特に誘電体分離さ
れたあるいは、電子デバイス、集積回路に適用する結晶
層を非晶質絶縁基体上に形成する場合に好適に用いられ
る結晶物品の形成方法に関するものである。

〔従来の技術〕

絶縁物上の結晶Ｓ、ｉ半導体の形成は、５ＯＩ（Ｓ’１
ｌｉｃｏ’ｎ　ｏｎ　４ｎｓｕｉａｔｏｒ）技術として
広く知られ、多くの研究ヤク成されてきた。其の駆動力
は、通常のＳｉ集集積絡路作成するバルクＳｉ基板では
到達しえない数々の優位点がＳｏｌデバイスに存在する
ことにある。すなわち、 ■　誘電体分離が容易で高集積化が可能。。

■　対放射線耐性に優れている。

■　浮遊容量が低減され高速化が可能となる。

■　ウェル工程が省略できる。

■　ランチアンプを防止できる。

■　薄膜化による完全空乏型電界効果トランジスタが可
能になる。

以上のデバイス特性上の多くの利点を実現するために、
ここ数十年に渡り、Ｓｏｌ構造の形成方法について研究
されてきており、其の内容は、５ｐｅｃｉａｌ　ｌ５ｓ
ｕｅ：Ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ　５ｉｌｉｃｏｎ
　ｏｎｎｏｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ　１ｎｓ
ｕｌａｔｏｒｓ　　；ｅｄｉｔｅｄ　ｂｙＧ、Ｗ、Ｃｕ
１ｌｅｎ＋Ｊｏｕｒｎａｌ　ｏｆ　Ｃｒｙｓｔａｌ　Ｇ
ｒｏｗｔｈ、Ｖｏｌｕｍｅ６′３．ｎｏ　３．ｐｐ　４
２９〜５９０　（１９８３）にまとめられている。

５Ｃ）Ｉ技術の最も古くは、単結晶サファイア基板上に
、ＳｉをＣＶＤ法（化学気相法）で、ヘテロエピタキシ
ー成長させて形成する５ＯＳ（Ｓｉｌｉｃｏｎｏｎ　５
ａｐｈｉｒｅ）が知られており、最も成熟したＳｏｌ技
術として一応の成功を収めはしたが、Ｓｉ層と下地サフ
ァイア基板界面の格子不整合により大量の結晶欠陥、サ
ファイア基板からのアルミニュームのＳｉ層への混入、
そして何よりも基板の高価格と大面積化への遅れにより
、其の応用の広がりが妨げられている。

比較的近年には、サファイア基板を使用せずにＳｏｌ構
造を実現しようという試みが行なわれ、次の三つに大別
される。

（１）　　Ｓ’ｉ単結晶基板を表面酸化後に、窓を開け
てＳｉ基板を部分的に表出させ、その部分を種子結晶と
して横方向へエピタキシャル成長させ、５ｉＣｈ上へＳ
ｉ単結晶層を形成する。この場合には、Ｓｉ０ｇ上にＳ
ｉ層の堆積を伴う。

（２）Ｓｉ単結晶基板そのものを活性層として使用し、
その下部にＳｉｎｇを形成する。この方法は、Ｓｉ層の
堆積を伴はない。

（３１Ｓｉ単結晶基板を種結晶として全く用いずに非晶
質絶縁基板上に単結晶層を成長させる。この場合には、
・Ｓｉ単結晶基板を必要としない。

（１）を実現する手段として、ＣＶＤ法により、直接、
単結晶層Ｓｉを横方向エピタキシャル成長させる方法、
非晶質Ｓｉを堆積して、熱処理により固相横方向エピタ
キシャル成長させる方法、非晶質あるいは、多結晶Ｓｉ
層に電子線、レーザー光等のエネルギービームを収束し
て照射し、溶融再結晶により単結晶層を下地単結晶基板
を種子結晶としてＳｉＯ□上に成長させる方法、そして
、棒状ヒーターにより帯状に溶融領域を走査する方法（
Ｚｏｎｅ　ｍｅｌｔｉｎｇ　ｒｅｃｒｙｓｔａｌｌｉｚ
ａｔｉｏｎ）がある。

これらの方法にはそれぞれ一長一短があるが、その制御
性、生産性、均一性、品質に多大の問題を残しており、
いまだに、実用化したものはない。

たとえば、ＣＶＤ法は平坦ＦＩｌ’！化するには、犠牲
酸化が必要となり、固相成長法ではその結晶性が劣悪で
ある。また、ビームアニール法では、収束ビーム走査に
よる処理時間と、ビームの重なり具合、焦点調査などの
制御性に問題がある。このうち、　Ｚｏｎｅ　Ｍｅｌｔ
ｉｎｇ　Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法がもつ
とも成熟しており、比較的大規模な集積回路も試作され
てはいるが、依然として、亜粒界等の結晶欠陥は、多数
残留しており、小数キャリヤーデバイスを作成するにい
たってない。また、いずれの方法もＳｉ基板を必要とす
るためガラスのような透明な非晶質絶縁物基板上にＳｉ
単結晶層を形成することは不可能である。

（２）を実現する手段としては、次の４種類の方法が上
げられる。

■　Ｖ型の溝が表面に異方性エツチングされたＳｉ単結
晶基板に酸化膜を形成し、該酸化膜上に多結晶Ｓｉ層を
Ｓｉ基板と同じ程厚く堆積した後、Ｓｉ基板の裏面から
研磨によって、厚い多結晶Ｓｉ層上に■溝に囲まれて誘
電分離されたＳｔ単結晶領域を形成する。この手法に於
ては、結晶性は、良好であるが、多結晶Ｓｉを数百ミク
ロンも厚く堆積する工程、単結晶Ｓｉ基板を裏面より研
磨して分離したＳｉ活性層のみを残す工程には、制御性
、生産性に多大の問題がある。

■　ＳＩＭＯＸ　（５ｅｐｅｒａｔｉｏｎ　ｂｙ　ｉｏ
ｎ　ｉｍｐｌａｎｔｅｄｏｘｙｇｅｎ）　と称されるＳ
ｉ単結晶基板中に酸素のイオン注入によりＳｉＯ□層を
形成する方法であり、Ｓｉプロセスと整合性が良いため
現在もっとも成熟した手法である。しかしながら、Ｓｉ
０ｇ層形成をするためには、酸素イオンを１０　”　１
ｏｎｓ／ｃｍ２以上も注入する必要があり、注入時間は
膨大であり、生産性は低く、ウェハーコストは高い。更
に、結晶欠陥は多く残存し、依然、小数キャリヤーデバ
イスを作成できる品質に至っていない。

■　Ｓｉ単結晶基板を熱酸化したもう一方のＳｉ単結晶
基板或は、石英基板熱処理又は、接着剤を用いて張り合
せ、Ｓｏ！構造を形成する方法がある。デバイスのため
の活性層に均一に薄膜化する必要があり、数百ミクロン
もの厚さのＳｉ単結晶基板を研磨によってミクロンオー
ダーかそれ以下にする。本方法においては、その生産性
、制御性、均一性に多くの問題点が存在する。また１、
−’２．枚の基板を必要とするためにそのコストも高く
なる・。

■　多孔質Ｓｉの酸化による誘電体分離によりＳｏｌ構
造を形成する方法がある。本方法は、Ｐ型Ｓｉ単結晶基
板表面にＮ型Ｓｉ層をプロトンイオン注入（Ｉｍａｉ　
ｅｔ　ａｌ、、　Ｊ、Ｃｒｙｓｔ　ａｌ　Ｇｒｏｗｔｈ
、ｖｏ１６３．５４７（１９８３））　、もしくは、エ
ピタキシャル成長とバターニングによって島状に形成し
、表面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法
によりＰ型Ｓｉ基板のみを多孔質化したのち、増速酸化
によりＮ型Ｓｉ島を誘電体分離する方法である。

本方法でも本質的には、Ｓｉ単結晶基板の結晶性を利用
したものでありガラスのような非単結晶であり、光透過
性基板上に結晶性のすぐれたＳｉ層を形成することはで
きない。

以上の種々の従来例のそれぞれの問題点を鑑み、本発明
者は、（３）を実現する手段としてＳｉ単結晶基板の結
晶性を利用せずに結晶性が優れた半導体層を形成する方
法を提案したく特開昭６３−１０７０１６号公報、特開
平１３２１１７号公報）。

ガラスに代表される非単結晶性基板上には一般には、そ
の結晶構造の無秩序性から、堆積した薄膜Ｓｉ層は、基
板の無秩序性を反映して、非品性か、良くて、多結晶層
にしかならず、高性能なデバイスは作成できない。それ
は、基板の結晶構造が非晶質であることによっており、
単に、Ｓｉ層を堆積しても、良質な単結晶層は得られな
い。この問題点を解決したものが引用した発明であった
。

この発明を概略説明すると非晶質基板表面に各核形成位
置を人工的に制御してその位置を決定し、更に結晶成長
を施し所望の大きさの結晶性の優れた領域を得るもので
ある。

〔発明が解決しようとする課題〕

本発明者らが提案した上記方法は、成長する結晶領域が
核発生起点を中心として三次元的に成長するため表面平
坦化する場合が多い。そのために、基板表面に予め所望
の結晶領域に相当する領域を得ようとする結晶層の厚み
に凹部を加工し、その凹部にのみ結晶を成長させた後練
基板表面まで、三次元的に成長しｈ結晶を選択研磨法を
用いる平坦化するのが望ましい。また、結晶領域は、そ
の成長時間を決定するものであり、工業的生産性を考慮
すると短時間に成長が終了したほうが望ましく、それは
、平坦化に要する時間の節約にも極わめて効果的である
ことは言うまでもない。すなわち、結晶領域の縮小化が
重要となるのである。

従来本発明者らが提案していた方法は、ひとつの凹部に
ひとつの結晶を成長させる方法を提案してきたが、本発
明者は後のデバイスプロセスを考慮すると必ずしも一凹
部に一結晶が存在している必要がなく結晶間に形成され
る粒界の位置さえ予測てきれば実効的に一凹部にひとつ
の単結晶が形成されたのと同様な効果があることを洞察
した結果、本発明を考案したものである。

〔課題を解決するための手段〕

本発明の結晶物品の形成方法は、基体に所定の凹部を設
け、一つの凹部に複数の結晶領域を形成する結晶物品の
形成方法であって、 前記複数の結晶領域のうち、少なくとも一つの結晶領域
が位置制御された単結晶から形成されることを特徴とす
る。

なお、本発明は必ずしも電界効果型トランジスタに限定
されるものではないが、本発明は単一の凹部に単一の電
界効果型トランジスタを作成する場合に特に効果的に作
用するため、本発明の実施態様例として電界効果型トラ
ンジスタを取り上げて説明する。

まず、本発明を電界効果型トランジスタに好適に用いる
ことができる技術的背景について説明する。

電界効果型トランジスタはＦ　１ｅｌｄ　　Ｅ　ｆｆｅ
ｃｔ工ｒａｎｓｉｓｔｏｒの訳語であり、以下短縮して
ＦＥＴと表記する。ＦＥＴは三端子の半導体素子であり
、大規模集積回路の基本素子として、バイポーラトラン
ジスタと並んでもっとも重要なデバイスである。その断
面図を第３図として示し、その構造と作成工程を説明す
る。基体１は、Ｓｉｎ、を主成分とする非単結晶基板で
あり、その表面に凹部が形成されその内部に単結晶半導
体領域が成長されている。この単結晶領域は、単一のド
メインにより形成されており、その内部には粒界は存在
しない。

本図に示すＦＥＴは、ソース、ゲート、ドレインの三端
子よりなり、制御されるべきキャリヤーはソース領域３
より注入されチャネル部５を通過する際にゲート電極４
に印加される電圧によりゲート絶縁膜７を介して変調さ
れる。このゲート電極４によって制御されたキャリヤー
はドレイン領域６より流出する。一般にソース領域とド
レイン領域は低抵抗化と接合の形成のため高４度に不純
物を添加する必要があり、多くの場合イオン注入によっ
てＮ型あるいは、Ｐ型の不純物である燐あるいは、ホウ
素等を添加している。この高濃度イオン注入の際にソー
ス、ドレイン領域の単結晶は、注入損傷を大量に受は非
晶質化してしまい、該ソース、トレイン領域を低抵抗化
し良好な接合をチャネル領域の間に形成する為に、後の
熱的処理により固相で結晶回復させ、結晶構造を非晶質
から単結晶に復させる。

以上のことから、単一のＦＥＴを作成する際には、チャ
ネル部は単結晶である必要性は素子を高性能に作動させ
るために歴然として存在する。チャネル部に結晶粒界等
の欠陥があるとキャリヤーの輸送にとって障壁や散乱の
原因となるからである。しかしながら、ソース領域やド
レイン領域はその形成過程において非晶質化されること
は上述のとうりであり、必ずしも完全な単結晶領域がチ
ャネル部より連続に形成されている必要しない。

すなわち、ソース領域、ドレイン領域は、いずれ非晶質
化される運命にある為、該領域内の結晶構造に無関係と
なるのである。このことは、ひとつのＦＥＴを作成する
ひとつの凹部のなかには、単一の単結晶を形成する必要
がなく、ソース領域、ドレイン領域に粒界が存在する結
晶構造でも良いことを意味する。これは、結晶成長する
べき領域の縮小につながり、それに要する時間の短縮と
なり、工業的に極めて重要なる改良となる。

以下、本発明の実施態様例について図面を用いて説明す
る。

なお、本実施り、様例は一つの凹部に一つの電界効果型
トランジスタを形成するため、一つの凹部に三つの結晶
領域を設けているが、必要に応し、一つの凹部に二又は
四辺上の結晶領域を設けることも可能である。

第１図は本発明の結晶物品の形成方法を用いたＦＥＴの
第１の実施態様例の構成を示す縦断面図である。　　　
　　′ 同図において、１は基体となる非単結晶基板、２は核形
成面となる核形成サイト、３はソース領域、４はゲート
電極、５はチャネル領域、６はドレイン領域、７はゲー
ト絶縁膜、９は粒界、１０はソース領域とチャネル領域
との境界又はチャネル領域とドレイン領域との境界（図
中、破線で図示）を示す。

第２図（ａ）〜（ｄ）は第１図に示したＦＥＴの製造方
法を説明するための工程図である。

第２図（ａｌに示すように、まずＳｉＯ□を主成分とす
る非単結晶の基体１にひとつのＦＥＴ領域に相当する部
分を凹に複数個加工する。その凹部の底部にソース、チ
ャネル、ドレイン領域に相当する部位に人工的に核形成
サイトあるいは、種子結晶（第２図（ａ）においては、
核形成サイト２を図示）を形成する。その後、結晶形成
処理を施すと核形成サイト又は種子結晶を中心として単
結晶粒８が成長する。

次に第２図（′ｂ）に示すように、さらに結晶形成処理
を施すと、単結晶粒８はさらに成長していき、基体１の
上面１ａを超えて、ひとつの凹部に該ソース領域、チャ
ネル領域、ドレイン領域に相当する三つの単結晶が形成
される。

次に第２図（Ｃ）に示すように、基体１の上面１ａを基
準として、三つの単結晶を平坦に研磨する。

その後凹部内の中央部チャネル領域が形成され、両隣の
結晶との間に形成されている粒界９がソース、ドレイン
領域内に存在するようにゲート絶縁膜７及びゲート電極
４を形成する。

次に第２図ｆｄ）に示すように、該ＦＥＴのソース、ド
レイン領域形成に際して、Ｎ型あるいは、Ｐ型不純物を
高濃度にチャネル上部に位置するゲート膜をマスクとし
てイオン注入する。この為粒界をひとつふ（むソース、
ドレイン領域の結晶構造は、破壊され、大量の損傷が導
入された結果、その長距離秩序が失われて、非晶質化す
る。その後熱処理を施すことにより、その結晶構造は回
復され、該粒界のない単一の構造を持った結晶が凹部全
体に形成される。

この最終的に作成されたＦＥＴの結晶構造あるいは、そ
の特性は、凹部に始めからひとつの単一核より成長され
た単結晶に作成されたそれの特性となんら遜色なく良好
な特性を示した。この場合、結晶成長される時間は、凹
部に単一の結晶を成長させる場合に比較して、三分の−
で良く大幅にその形成時間を短縮することができた。

第２の実施態様例を以下に示す。

第４図は本発明の結晶物品の形成方法を用いたＦＥＴの
第２の実施態様例の構成を示す縦断面図である。

第５図（ａｌ〜（ｄｌは第４図に示したＦＥＴの製造方
法を説明するための工程図である。

上述した第１実施態様例はソース、ドレイン領域及びチ
ャネル領域に対応してそれぞれひとつずつ単結晶領域を
成長させるものであったが、本実施態様例は、非晶質化
される運命にあるソース、ドレイン領域は単結晶である
必要性はないことに着目して粒界が大量に含有される構
造を持つ多結晶領域を適用する。

すなわち、本実施態様例においては第５図（ａ）　（ｂ
）に示すように、非単結晶の基体１の凹部の両端の底部
に多結晶膜１１を形成し、結晶形成処理を施すことによ
って多結晶膜１１上にソース、ドレイン領域となる多結
晶領域を成長させ、第５図（Ｃ）に示すように、核形成
サイト２　（又は種結晶）から成長させたチャネル領域
となる端結晶と同時に基体１の上面１ａを基準として、
多結晶領域及び単結晶を平坦に研磨した後、ゲート絶縁
膜７及びゲート電極４を形成する。さらに第５図１ｄｌ
に示すように、ソース、ドレイン領域となる多結晶領域
は第１の実施態様例と同様に高濃度のイオン注入によっ
て非晶質化され、その後の結晶回復により単結晶化され
る。この場合も第１実施態様例と同様に結晶成長に必要
な時間は三分の−となす著シ＜短縮される。

〔実施例〕

以下、本発明の実施例について説明する。

（実施例１） 溶融石英基板に面積５×１５μｍ！、深さ０．５μｍの
凹部をレジストをマスクに用いてエツチングにより複数
個形成した。その凹部の底部に、５×５μｍ２に三分割
された領域の中心に１．２μｍ径にバターニングされた
厚み５０ｎｍのシリコン窒化膜の小片を減圧ＣＶＤによ
る堆積とリソグラフィーによって各凹部の底部に三か所
ずつ形成した。本基板をエビクキシャル成長炉に設ヱし
た後、以下の成長条件によりＳｉを成長させると、上記
シリコン窒化膜の小片上に単一の結晶核が形成され、更
に成長を１！続すると、その周囲の溶融石英基板上にも
該結晶核を中心として単結晶が成長していき、その結果
５×１５μｍ２深さ０．５μｍの凹部内に５×５μｍ”
に三分割された領域に対応したＳｔ単結晶領域が成長し
、各単結晶粒の境界には粒界が形成された。

成長条件 ガス流量：　ＳｉＨｚＣＩｇ／ＨＣＩ／Ｈｚ・０．５３
／１．２／１００（１／分）温度：９９０　　℃ 圧カニ　　８０　　Ｔｏｒｒ 時間：２０　　分 各凹部が夫々三つの結晶粒によって埋め尽（された後に
、選択研磨法を用いて平坦化し、各凹部に存在する結晶
領域の中央に当たる結晶部に実施態様例に記載した電界
効果型トランジスターのチャネル部を形成し、ソース、
ドレイン部を両はじの結晶領域に形成した。

選択研磨法としては通常Ｓｉ　ウェハーの表面研摩の際
に用いられているコロイダルシリカ（微小ＳｉＯ□粒を
ｐｉ（コントロールされた溶液中に溶解したもの）を、
テンプレートに付着された該凹部上に結晶成長された基
板と研磨布との間に浸透させ、Ｓｉ結晶の凸部上部から
平坦化しつつ研磨する。

Ｓｉ結晶が基板５ｉ０２表面と同一平面となると５ｉｎ
２が研磨停止材料となり、それ以上Ｓｉ結晶は研磨され
ずＳｉｎ、の凹部で決定される均一制御された形状厚み
をもつＳｉ薄層が形成される。

この選択研磨法ではＳｉ層が約１μｍ／分程度で研磨さ
れてゆくが、それに対して、５ｉＯｚはその１／１００
はどの研磨速度しかな（、はとんどＳｉＯ□は研磨され
ないといっても良く、又、ＳｉＯ□以外の研磨停止Ｐ材
料としては、シリコン種子結晶、アルミナ等が考えられ
る。

（実施例２） 溶融石英基板に面積５×１５μｍ２、深さ０．５μｍの
凹部をレジストをマスクに用いてエツチングにより複数
個形成した。その凹部の底部に、５×５μｍ２に三分割
された中央の領域の中心に１．２μｍ径にパターニング
された厚み５０ｎｍのシリコン窒化膜の小片を減圧ＣＶ
Ｄによる堆積とリソグラフィーによって形成した。また
、５×５μｍ２に三分割された両端の領域には、５×５
μｍ２のシリコン窒化膜を敷いた。本基板をエピタキシ
ャル成長炉に設置した後以下の成長条件によりＳｉを成
長させると上記凹部の底部のシリコン窒化膜の小片上に
単一の結晶核が形成され、その両端の５×５μｍ２のシ
リコン窒化膜上には複数の結晶核が形成される。その結
果５×１５μｍ２深さ０．５μｍの凹部内に５×５μｍ
２に三分割された中央の領域には前記単一の結晶核から
Ｓｉ単結晶領域が成長し、その両端には前記複数の結晶
核から多結晶領域が形成される。

成長条件 ガス流量：　Ｓｌ）１ｇｃＩｚ／ＩＣ！／）ｌｘ・０．
５３／１．２／１００　（１／分）温度＝９９０　　℃ 圧カニ　　８０　　Ｔｏｒｒ 時間：２０　　分 各凹部が夫々−つのＳｉ端結晶領域と二つの多結晶領域
によって埋め尽くされた後に、実施例１と同様に選択研
磨法を用いて平坦化し、各凹部に存在する結晶領域の中
央に当たる単結晶部に実施態様例に記載した電界効果型
トランジスターのチャネル部を形成し、ソース、ドレイ
ン部を両はじの多結晶領域に形成した。

＝（実施例３） 溶融石英基板に面積５×１５μｍ２、深さ０．５μｍの
凹部をレジストをマスクに用いてエツチングにより複数
個形成した。その凹部の底部に、５×５μｍ２に三分割
された領域の中心に１．２μｍ径にパターニングされた
厚み１１００ｎのシリコン多結晶膜の小片を減圧ＣＶＤ
による堆積とリソグラフィーによって形成した。この多
結晶小片は水素雰囲気中にて１０００℃、３分間熱処理
すると凝集に伴う結晶構造の変化が起こり、単結晶の種
子結晶となる。この基板をエピタキシャル成長炉に設置
した後以下の成長条件によりＳｉを成長させると上記シ
リコン種子結晶から単結晶構造を維持しつつＳｉ単結晶
が成長し、その結果５×１５μｍ”深さ０．５　ｐ　ｍ
の凹部内に５Ｘ５＋ｉｚｍ”に三分割された領域に対応
したＳｉ単結晶領域が成長し、各単結晶粒の境界には粒
界が形成された。

成長条件 ガス流量：Ｓｉ！１ｚＣ１ｉ／ｆｌｃＩ／Ｈｚ＝０．５
３／１．２／１００．（１７分）温度：９９０”Ｃ。

圧カニ　　８０　　Ｔｏｒｒ 時間：２０　　分 各凹部が夫々三つの結晶粒によって埋め尽くされた後に
、実施例１と同様に選択研磨法を用いて平坦化し、各凹
部に存在する結晶領域の中央に当たる結晶部に実施態様
例に記載した電界効果型トランジスターのチャネル部を
形成し、ソース、ドレイン部を両はじの結晶領域に形成
した。

（実施例４） 溶融石英基板に面積５×１５μｍ２、深さ０．５μｍの
凹部をレジストをマスクに用いてエツチングにより複数
個形成した。その凹部の底部に、５×５μｍ２に三分割
された中央の領域の中心に１．２μｍ径にパターニング
された厚み１１００ｎのシリコン多結晶膜の小片を減圧
ＣＶＤによる堆積とリソグラフィーによって形成した。

この多結晶小片は水素雰囲気中にて１０００℃、３分間
熱処理すると凝集に伴う結晶構造の変化が起こり、単結
晶の種子結晶となる。また、５×５μｍ２に三分割され
た両端の領域には、５×５μｍ２のシリコン多結晶膜を
同じく減圧ＣＶＤにより、形成した。本基板をエピタキ
シャル成長炉に設置した後以下の成長条件によりＳｉを
成長させると上記凹部の低部のシリコン種子単結晶上に
単結晶が成長し、その両端の５×５μｍ２のシリコン多
結晶膜上には複数の結晶核が形成された。その結果５×
１５μｍ２深さ０．５μｍの凹部内に５×５μｍ２に三
分割された中央の領域には前記単結晶からＳｉ単結晶領
域が成長され、その両端には前記複数の結晶核から多結
晶領域が形成される。

成長条件 ガス流量：　５ｉＨｚＣＩｚ／ＨＣＩ／ｌｈ・０．５３
７１．２／１００（１／分）温度：９９０　　℃ 圧カニ　　８０　　Ｔｏｒｒ 時間：２０　　分 各凹部が夫々−つのＳｉ単結晶領域と二つの多結晶領域
によって埋め尽くされた後に、実施例１と同様に選択研
磨法を用いて平坦化し、各凹部に存在する結晶領域の中
央に当たる単結晶部に実施態様例に記載した電界効果型
トランジスターのチャネル部を形成し、ソース、ドレイ
ン部を両はじの結晶領域に形成した。

〔発明め効果〕

以上説明したように、本発明の結晶物品の形成方法によ
れば、基体の一つの凹部に導電型等の特性の異なる領域
を作製する場合、一つの凹部に複数の結晶領域を形成し
、この複数の結晶領域のうち、少なくとも一つの結晶領
域を位置制御された単結晶から形成することで、結晶領
域の成長時間を大幅に短縮することができ、その生産性
を著し、　　く向上させることができる。

【図面の簡単な説明】

第１図は本発明の結晶物品の形成方法を用いたＦＥＴの
第１の実施態様例の構成を示す縦断面図である。 第２図（ａ）〜（ｄｌは第１図に示したＦＥＴの製造方
法を説明するための工程図である。 第３図はＦＥＴの概略的断面図である。 第４図は本発明り結晶物品の形成方法を用いたＦＥＴの
第２の実施態様例の構成を示す縦断面図である。 第５図（ａｌ〜（ｄｉは第４図に示したＦＥＴの製造方
法を説明するための工程図である。 １は非単結晶基体、２は核形成サイト、３はソース領域
、４はゲート電極、５はチャネル領域、６はドレイン領
域、７はゲート絶縁膜、９は粒界、１０はソース領域と
チャネル領域との境界又はチャネル領域とドレイン領域
との境界、１１は多結晶膜である。 代理人　弁理士　山　下　穣　平 第１図 第３図 第４図 第２図

Claims (5)

【特許請求の範囲】
1. （１）基体に所定の凹部を設け、一つの凹部に複数の結
   晶領域を形成する結晶物品の形成方法であって、 前記複数の結晶領域のうち、少なくとも一つの結晶領域
   が位置制御された単結晶から形成されることを特徴とす
   る結晶物品の形成方法。
2. （２）前記基体の凹部内に非核形成面と、単結晶を構成
   する材料に対しての核形成密度が前記非核形成面の核形
   成密度より大きく、かつ、結晶成長して単結晶になる核
   が唯一形成されうるに十分小さい面積を有する核形成面
   とを隣接して配し、結晶形成処理を施すことにより前記
   核形成面に核を形成し、さらに該核を成長させることに
   より、前記位置制御された単結晶を形成した請求項１記
   載の結晶物質の形成方法。
3. （３）前記基体の凹部内に非核形成面と、熱処理によっ
   て凝集するに十分微細な表面積を有する原種子を水素雰
   囲気中で該原種子が融解する温度より低い熱処理温度で
   熱処理を施して、前記原種子を単結晶化してなる単結晶
   の種子とを形成し、結晶形成処理を施して前記種子を起
   点として、前記位置制御された単結晶を形成した請求項
   １記載の結晶物品の形成方法。
4. （４）前記基体表面は酸化珪素を主成分とすることを特
   徴とする請求項１記載の結晶物品の形成方法。
5. （５）前記単結晶をメカノケミカル研磨法によって平坦
   化することを特徴とする請求項１記載の結晶物品の形成
   方法。