JPS5893261A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5893261A JPS5893261A JP19217781A JP19217781A JPS5893261A JP S5893261 A JPS5893261 A JP S5893261A JP 19217781 A JP19217781 A JP 19217781A JP 19217781 A JP19217781 A JP 19217781A JP S5893261 A JPS5893261 A JP S5893261A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- pattern
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装１ｄの製造方法に係り、特に半碑体基
板上に形成される倣細配線の加工工程の改良に関する。
板上に形成される倣細配線の加工工程の改良に関する。
半導体装置の高密ＩＷ化、高集積１ヒに伴い、素子と素
子、配線と配線を互いに妥続するための配線はますます
微細化されている。そのため最小寸法１μ？ｒＬ程度の
緻細配線加工を行なう１文術が峨求されている。また配
線の微細加工を行なう七で、充分な絶縁分離を行なって
コンタクトホール（接続用開孔）より配線を引出すため
のコンタクトホールの緻細加工技術も重要となっている
。
子、配線と配線を互いに妥続するための配線はますます
微細化されている。そのため最小寸法１μ？ｒＬ程度の
緻細配線加工を行なう１文術が峨求されている。また配
線の微細加工を行なう七で、充分な絶縁分離を行なって
コンタクトホール（接続用開孔）より配線を引出すため
のコンタクトホールの緻細加工技術も重要となっている
。
配線の充分な絶縁分離を行なうためには、τ（ａ。
縁膜は１嘆い方がよく、曲常１μｍ程鴫“の絶梓膜が用
いられる１、この場合、絶縁膜に寸法精度よくσ、Ｖホ
…なコンタクトホールな１し戎するためには、従来のへ
式エツチングゾロセスは簡さない。そのため最近は、活
性状態のガスを用いるドライエツチングプロセスへの＋
行が図られている。
いられる１、この場合、絶縁膜に寸法精度よくσ、Ｖホ
…なコンタクトホールな１し戎するためには、従来のへ
式エツチングゾロセスは簡さない。そのため最近は、活
性状態のガスを用いるドライエツチングプロセスへの＋
行が図られている。
ドライエツチング（＝よれば、マスク寸法に但実な、ア
ンダーカットの無い加工が可能となる。
ンダーカットの無い加工が可能となる。
第１図は従来の一般的なドライエツチングプロセスによ
り、２層自己穢を形ｌ戊した例である。
り、２層自己穢を形ｌ戊した例である。
１１はシリコン裁板、１２．．１２．は素子１偵域とな
る拡散）−であって、このＬに８ｉ０□１戻１３を介し
て第１１醤Ａ！配腺１４．．１４．が形成され、更に８
：Ｏ，Ｂ％Ｉ５を介して弔２ハ☆Ａ！配腺１６．，１６
２が形成された状態を示している。また第２図は、第１
図のように第２１！ Ａ、＃配課１６．を直接拡散層１
２□にコンタクトさせず、中間に４１１４ ＡＡ配保１
４３を介在させた例である。
る拡散）−であって、このＬに８ｉ０□１戻１３を介し
て第１１醤Ａ！配腺１４．．１４．が形成され、更に８
：Ｏ，Ｂ％Ｉ５を介して弔２ハ☆Ａ！配腺１６．，１６
２が形成された状態を示している。また第２図は、第１
図のように第２１！ Ａ、＃配課１６．を直接拡散層１
２□にコンタクトさせず、中間に４１１４ ＡＡ配保１
４３を介在させた例である。
ドライエツチングプロセスによりコンタクトホールの形
成を行なうと、エツチングにより４出する半導体基板の
素子領域などの下池層にエツチングガスの衝撃によるダ
メージが与えられｔｈる。またドライエツチングによる
コンタクトホールは鍛直に切り立った形状となるため、
配線材料膜を被着したときにコンタクトホール側面部へ
の配線材料膜の波層がないか、あっても著しく４い状態
となり配線の段切れの原因となる。また、急峻な凹凸が
できる結果レジストパターンの解像性が低下し、特に配
線を多層に重ねる場合に凹凸がより激しくなり、微細配
線パターンの形成が困難になる。
成を行なうと、エツチングにより４出する半導体基板の
素子領域などの下池層にエツチングガスの衝撃によるダ
メージが与えられｔｈる。またドライエツチングによる
コンタクトホールは鍛直に切り立った形状となるため、
配線材料膜を被着したときにコンタクトホール側面部へ
の配線材料膜の波層がないか、あっても著しく４い状態
となり配線の段切れの原因となる。また、急峻な凹凸が
できる結果レジストパターンの解像性が低下し、特に配
線を多層に重ねる場合に凹凸がより激しくなり、微細配
線パターンの形成が困難になる。
本発明は上記の点に鑑み、菓子特性を市うことなく、信
頼性よく微細配線パターンの形成を行なうようにした半
導体装置の製造方法を擾供するものである。
頼性よく微細配線パターンの形成を行なうようにした半
導体装置の製造方法を擾供するものである。
本発明においては、配線を絶縁分離するための１８縁嗅
を形成する…Ｉに、その絶縁膜に形成するコンタクトホ
ール位置に予め導体；廃を逢択的に残１げさせておく。
を形成する…Ｉに、その絶縁膜に形成するコンタクトホ
ール位置に予め導体；廃を逢択的に残１げさせておく。
そしてこの上に絶縁膜を被着してコンタクトホールな形
成し、所ψの導体配線を形成する。即ち、コンタクトホ
ール位置に予め残１イさせた導体膜な、絶縁膜上の導体
配線と下地層との間の＃紐部材として利用−ｒる。
成し、所ψの導体配線を形成する。即ち、コンタクトホ
ール位置に予め残１イさせた導体膜な、絶縁膜上の導体
配線と下地層との間の＃紐部材として利用−ｒる。
この場合、絶縁膜にコンタクトホールを形成する方法と
しては、レジストパターンをマスクとして選択エツチン
グを行なってもよいし、戎いは表面が平坦になるように
スピンコード法によりレジスト等の有機物膜を塗布し、
有機物膜と絶縁膜を両者のエツチング速度が等しいエツ
チング条件で全面エツチングを行なって選択的に残置さ
せた導体膜表面を４出させるようにしてもよい。いずれ
の方法によっても、予め選択的に残置させた導体膜は絶
縁膜に形成したコンタクトホールを埋める形となり、従
来のようにコンタクトホールが急峻な段差をもって深く
形成されることはない。
しては、レジストパターンをマスクとして選択エツチン
グを行なってもよいし、戎いは表面が平坦になるように
スピンコード法によりレジスト等の有機物膜を塗布し、
有機物膜と絶縁膜を両者のエツチング速度が等しいエツ
チング条件で全面エツチングを行なって選択的に残置さ
せた導体膜表面を４出させるようにしてもよい。いずれ
の方法によっても、予め選択的に残置させた導体膜は絶
縁膜に形成したコンタクトホールを埋める形となり、従
来のようにコンタクトホールが急峻な段差をもって深く
形成されることはない。
本発明によれば、コンタクトホール内部に接続部材を埋
め込んだ状態が得られる。しかもその接続部材は絶縁膜
を形成する前に予め選択的に残置さ笹た導体膜である。
め込んだ状態が得られる。しかもその接続部材は絶縁膜
を形成する前に予め選択的に残置さ笹た導体膜である。
従ってコンタクトホール形成にドライエツチングゾロセ
スを用いても、エツチングガスによる下地層の・ｌ隔は
なくなる。またコンタクトホールには急峻な深い段差が
なくなり、導体配線の段切れが確実に防止される。また
凹凸が小さくなるためレジストパターン等の解像性がよ
くなり、微細ノ臂ターンの配線を留軸性よく実現できる
。更に得体配線な形成した後の表面の凹凸も小さくでき
るから、多１−に配線を積層する場合にも微細配線の加
工が容易であり、素子のレイアウトの自由度向ト、果債
■向上などが図られる。
スを用いても、エツチングガスによる下地層の・ｌ隔は
なくなる。またコンタクトホールには急峻な深い段差が
なくなり、導体配線の段切れが確実に防止される。また
凹凸が小さくなるためレジストパターン等の解像性がよ
くなり、微細ノ臂ターンの配線を留軸性よく実現できる
。更に得体配線な形成した後の表面の凹凸も小さくでき
るから、多１−に配線を積層する場合にも微細配線の加
工が容易であり、素子のレイアウトの自由度向ト、果債
■向上などが図られる。
第３図（８１〜（ｆｌは本発明の一実雁例の製造工程を
示す。単結晶シリコン基板３１に素子頭載となる拡ＶＰ
ｉ層ｓｚ（ｓ２．、ｓ２□ ）を形成り、 （ａ） 。
示す。単結晶シリコン基板３１に素子頭載となる拡ＶＰ
ｉ層ｓｚ（ｓ２．、ｓ２□ ）を形成り、 （ａ） 。
その後基板表面に−コンタクトホール位げに開孔を設け
たレジスト・ぐターン３３を形１戊した後全面にＡＡ−
８ｉｌ莫３４を約１μｍの暉さに被着するｆｂｌ。そし
て希有桟アルカリ水溶液によりレノスト・臂ターン３３
の側壁メ一いＡノー５ｉｉｌｌヲ除去した後、有機溶剤
によりレジストノにターン３３を除去することにより、
そのＬのＡＡ−８ｉ膜をリフトオフして選択的にＡ、＃
−Ｓ ｆ ｆｌ嗅、９４（３４，，３４，）を残置さ
せる（Ｃ１゜次に全面にスパッタ法によりＳ ｒ Ｏｔ
ｇ ３５を約１μｍの厚さに被着し、この上に通膚の
ＰＥＰ工程によりコンタクトホール位置、即ち選択的に
残ｉｄさせたＡ、１）−８ｉ膜３４上に開孔を有するレ
ジスト・＋９−７３６を形成する（ｄｌ。そしてレジス
トノ母ターン３６をマスクとしてドライエツチングによ
りＳｉｎ、膜３５を遣損エツチングし、レジストパタ−
ン３６を除去する（、ｌ。こうして８ｉ０．膜３５のコ
ンタクトホールにＡ Ａ −Ｓ ｉ膜３４が埋め込まれ
た平坦構造が得られる。その後、全面にパノーＳｉ＠を
約１μ乳の・ｑさに被着し、所望の配線パターンにレジ
ストパターンを形成してドライエツチングを行ない、Ａ
Ｊ−８ｔ暎配線３７８．３７２を形成する（ｆ）１、こ
うし１０の実施、、：、、例によれば・″タクトホール
位置に予め接続部材となるパノ−ｓｉ＋１を残置させて
いるため、コンタクトホールに急峻で深い段差ができる
ことはなく、配線の段切れは確実に防止される。またコ
ンタクトホール形成の際にエツチングがスにより素子函
域表面が４陽を受けることもない。更にコンタクトホー
ル部に凹凸のない状態で配線加工のレジスト・母ターン
形成を行なうことができるため、解像性が向上し微細ノ
母ターンの配線を信頼性よく形成することができる。
たレジスト・ぐターン３３を形１戊した後全面にＡＡ−
８ｉｌ莫３４を約１μｍの暉さに被着するｆｂｌ。そし
て希有桟アルカリ水溶液によりレノスト・臂ターン３３
の側壁メ一いＡノー５ｉｉｌｌヲ除去した後、有機溶剤
によりレジストノにターン３３を除去することにより、
そのＬのＡＡ−８ｉ膜をリフトオフして選択的にＡ、＃
−Ｓ ｆ ｆｌ嗅、９４（３４，，３４，）を残置さ
せる（Ｃ１゜次に全面にスパッタ法によりＳ ｒ Ｏｔ
ｇ ３５を約１μｍの厚さに被着し、この上に通膚の
ＰＥＰ工程によりコンタクトホール位置、即ち選択的に
残ｉｄさせたＡ、１）−８ｉ膜３４上に開孔を有するレ
ジスト・＋９−７３６を形成する（ｄｌ。そしてレジス
トノ母ターン３６をマスクとしてドライエツチングによ
りＳｉｎ、膜３５を遣損エツチングし、レジストパタ−
ン３６を除去する（、ｌ。こうして８ｉ０．膜３５のコ
ンタクトホールにＡ Ａ −Ｓ ｉ膜３４が埋め込まれ
た平坦構造が得られる。その後、全面にパノーＳｉ＠を
約１μ乳の・ｑさに被着し、所望の配線パターンにレジ
ストパターンを形成してドライエツチングを行ない、Ａ
Ｊ−８ｔ暎配線３７８．３７２を形成する（ｆ）１、こ
うし１０の実施、、：、、例によれば・″タクトホール
位置に予め接続部材となるパノ−ｓｉ＋１を残置させて
いるため、コンタクトホールに急峻で深い段差ができる
ことはなく、配線の段切れは確実に防止される。またコ
ンタクトホール形成の際にエツチングがスにより素子函
域表面が４陽を受けることもない。更にコンタクトホー
ル部に凹凸のない状態で配線加工のレジスト・母ターン
形成を行なうことができるため、解像性が向上し微細ノ
母ターンの配線を信頼性よく形成することができる。
第４図（ａ）〜（０はこの発明の別の実施例の製造工程
を示す。単結晶シリコン基板４１に素子領域となる拡散
Ｆ＠、４ ｊ、 、 ４２．を形成しｌａｌ、その後
、全面にＡ７−８＋膜４３を約１μ乳の厚さ被４するｆ
ｂｌ。次いでレジストノ母ターン４４（４４Ｉ。
を示す。単結晶シリコン基板４１に素子領域となる拡散
Ｆ＠、４ ｊ、 、 ４２．を形成しｌａｌ、その後
、全面にＡ７−８＋膜４３を約１μ乳の厚さ被４するｆ
ｂｌ。次いでレジストノ母ターン４４（４４Ｉ。
４４ｔ ）を形成しくＣ）、リアクティブイオンエツチ
ングによりＡ、＃−８ｉ膜４３を選択的にエツチングし
て、コンタクトホール位置にのみ残置させる（ｄｌ。こ
の状態は先の実施例の′第３図１ｃＩと同じである。こ
の後、ス・母ツタ法により全面にＳｉｎ、［４５を約１
．４ｚのＩｌさ波音しｔｅｌ、その上にスピンコード法
により表面が略平坦になるように有機物１１過として無
水メタクリル酸重合体膜４６を塗布する（ｆ）。そして
全面をＣＦ４とＨ２の混合ガスを用いたりアクティブイ
オンエツチング法により均一エツチングする。このとき
エツチング速度はＳｉｎ、ｇ４５と無水メタクリル酸重
合体４６に対してはゾ同等であり、約２０分のエツチン
グでＡＡ−８４ｇ４３の表面を４出させることができる
（ｇｌ。この状態は先の実施例の第３図（ｅ）と同じで
ある。その做、先の実施例と同様、ＡＡ−８ｉ膜を全面
にス・母ツタ法により波層し、これをエツチング７１０
工してＡ１−８ｉ膜配線４７（４７，，４７，）を形成
する（ｈｌ。この伊再び全面に８：０２１＋／Ｊ４Ｂを
スパッタ法により約１μｍの厚さに被着し、これを−ヒ
述した第４図（ｅｌ〜（−と同様の工程を経て、 Ａ１
−８ｉ１ｊｉ（ｊ％ｔｊｊ４７（Ｄｌｌ囲を８ｉ０２（
ｌ’４４＆で埋めた平坦構造なｒけるｊｉｌ。
ングによりＡ、＃−８ｉ膜４３を選択的にエツチングし
て、コンタクトホール位置にのみ残置させる（ｄｌ。こ
の状態は先の実施例の′第３図１ｃＩと同じである。こ
の後、ス・母ツタ法により全面にＳｉｎ、［４５を約１
．４ｚのＩｌさ波音しｔｅｌ、その上にスピンコード法
により表面が略平坦になるように有機物１１過として無
水メタクリル酸重合体膜４６を塗布する（ｆ）。そして
全面をＣＦ４とＨ２の混合ガスを用いたりアクティブイ
オンエツチング法により均一エツチングする。このとき
エツチング速度はＳｉｎ、ｇ４５と無水メタクリル酸重
合体４６に対してはゾ同等であり、約２０分のエツチン
グでＡＡ−８４ｇ４３の表面を４出させることができる
（ｇｌ。この状態は先の実施例の第３図（ｅ）と同じで
ある。その做、先の実施例と同様、ＡＡ−８ｉ膜を全面
にス・母ツタ法により波層し、これをエツチング７１０
工してＡ１−８ｉ膜配線４７（４７，，４７，）を形成
する（ｈｌ。この伊再び全面に８：０２１＋／Ｊ４Ｂを
スパッタ法により約１μｍの厚さに被着し、これを−ヒ
述した第４図（ｅｌ〜（−と同様の工程を経て、 Ａ１
−８ｉ１ｊｉ（ｊ％ｔｊｊ４７（Ｄｌｌ囲を８ｉ０２（
ｌ’４４＆で埋めた平坦構造なｒけるｊｉｌ。
この実施例によっても先の実施例と同様の効果が得られ
る。また第４図（１）から明らかなように配線層表面が
平坦であるから、この上に史に配線を漬ｊ―する場合に
微細加工を行なうことができる。ちなみに、この実施例
の工程を利用して、従来の第１１８１、第２図に相当す
る２層配線構造を実現した例を第５図に示す。５１は単
結晶シリコン基板、ｓ；ｔ（ｓＢ、、ｓＢ ）は拡散
１−１５３．５４および５５はＳｉＯ，ｌｊＱ、５６（
５６Ｉ 、５６２）および５７（５７８，５７，）は法
統部材としてコンタクトホール部に残されたＡＡ−８ｉ
膜であり、５ｓ（ｓｓ、、ｓｓ、。
る。また第４図（１）から明らかなように配線層表面が
平坦であるから、この上に史に配線を漬ｊ―する場合に
微細加工を行なうことができる。ちなみに、この実施例
の工程を利用して、従来の第１１８１、第２図に相当す
る２層配線構造を実現した例を第５図に示す。５１は単
結晶シリコン基板、ｓ；ｔ（ｓＢ、、ｓＢ ）は拡散
１−１５３．５４および５５はＳｉＯ，ｌｊＱ、５６（
５６Ｉ 、５６２）および５７（５７８，５７，）は法
統部材としてコンタクトホール部に残されたＡＡ−８ｉ
膜であり、５ｓ（ｓｓ、、ｓｓ、。
５８、）は第１層Ａ７−８ｉ膜配線５９（５９Ｉ。
５９２ ）は′第２１ｔｉＡＡ−８ｉ１反配線である。
第１図、第２図と比較して明らかなように、表面の凹凸
が少なく、配線のパターニングにレノスト・母ターンを
用いることなく１）次組な自己線の１１１１］二を行な
い得ることがわかる。またより高次の多！→配腺も引さ
＠き容易に鑓細パターンで形成することが可能であり、
素子レイアウトの自由ＩＷが増大し、よりｍ−の商缶度
東積１ヒが図られる。
が少なく、配線のパターニングにレノスト・母ターンを
用いることなく１）次組な自己線の１１１１］二を行な
い得ることがわかる。またより高次の多！→配腺も引さ
＠き容易に鑓細パターンで形成することが可能であり、
素子レイアウトの自由ＩＷが増大し、よりｍ−の商缶度
東積１ヒが図られる。
なお以上の実施例では、導体−課として人！−８ｉ ｉ
ｌｌを用い、これを下地１１とコンタクトさせる部分に
残１ｄさせる導体１屓としてもＡｅ−＝Ｓｉ１ Ａ４−８ｉ暎配腺、４８・・・Ｓｉｎ、膜。
ｌｌを用い、これを下地１１とコンタクトさせる部分に
残１ｄさせる導体１屓としてもＡｅ−＝Ｓｉ１ Ａ４−８ｉ暎配腺、４８・・・Ｓｉｎ、膜。
１峙を用いたが、これら導体材料としてＡｅやその化の
１鵬あるいは金属シリサイド、四に多結晶シリコンなど
を用いた場合にもこの発明を同（子に適用できる。また
絶縁膜もＳｉ０，１莫に１恨られないことは勿論である
。
１鵬あるいは金属シリサイド、四に多結晶シリコンなど
を用いた場合にもこの発明を同（子に適用できる。また
絶縁膜もＳｉ０，１莫に１恨られないことは勿論である
。
第１図および第２図は従来法による半導体装前の２層配
線構造を示す図、第３図（ａ）〜（ｆ）はこの発明の一
実施例の＃造工程を示す図、第４図１（，１〜（１）は
１１０の実施例の製造工程を示す図、ｓ＜ ５図はＬ記
実施例の工程を利用した２層配線構造を示す図である。 ３ノ・・・単結晶シリコン基板、３２．．３２２・・・
拡散層、３３・・・レノストノ母ターン、３４・・・Ａ
Ａ−８ｉ膜、３５・・・Ｓｉｎ、膜、３６・・・レジス
トノ千ターン、３７．．３７□ ・・・Ａ７−８ｉＩｌ
見自己腺、４１・・・単結晶シリコン基板、４２．．４
２．・・・１１１ 拡散層−４３・・・ＡＡ−８，ｉ嗅、４４．．４４２・
・・レノストノぐターン、４５・・・８ ｉ ０． 膜
、４６−無水メタクリル酸型合体ｉ１！、４７．．４７
□・・・２ 出願人代理人 弁理士 鈴 江 武 彦第１＠ 第２図 １に３図 情３！ｌ！！ｍ 第４図 ３０５− 第４図
線構造を示す図、第３図（ａ）〜（ｆ）はこの発明の一
実施例の＃造工程を示す図、第４図１（，１〜（１）は
１１０の実施例の製造工程を示す図、ｓ＜ ５図はＬ記
実施例の工程を利用した２層配線構造を示す図である。 ３ノ・・・単結晶シリコン基板、３２．．３２２・・・
拡散層、３３・・・レノストノ母ターン、３４・・・Ａ
Ａ−８ｉ膜、３５・・・Ｓｉｎ、膜、３６・・・レジス
トノ千ターン、３７．．３７□ ・・・Ａ７−８ｉＩｌ
見自己腺、４１・・・単結晶シリコン基板、４２．．４
２．・・・１１１ 拡散層−４３・・・ＡＡ−８，ｉ嗅、４４．．４４２・
・・レノストノぐターン、４５・・・８ ｉ ０． 膜
、４６−無水メタクリル酸型合体ｉ１！、４７．．４７
□・・・２ 出願人代理人 弁理士 鈴 江 武 彦第１＠ 第２図 １に３図 情３！ｌ！！ｍ 第４図 ３０５− 第４図
Claims (1)
- 【特許請求の範囲】 ｉｌｌ 半導体基板上に絶縁膜を被着し、これに接続
用開化を形成して下地慟とコンタクトする導体配線を形
成する工程を肩する半導体装置の製造方法において、前
記ｅＭ膜をｔ１着する罰にその凄続用一孔位置に４体Ｊ
漠を選択的に残置させるようにしたことを特徴とする半
導体装置の製造方法。 、２）＠記導体１摸を選択的に残置させる工程は、その
導体膜を破着する前にレジスト・母ターンを形成し、そ
の後全面に導体膜を被着してレジストハターンを除去す
ることにより不要な部分の導体膜をリフトオフするもの
である特許請求の範囲第１項記載の半導体装置の製造方
法。 、３） 前記導体膜を選択的に残置させる工程は、そ
の導体膜を全面に被着した後レノスト・ぐターンを形成
し、このレジストノ量ターンヲマスクとして導体膜を選
択エツチングするものである特許請求の範囲第１項記載
の半導体装ｄの製造方法。 （４）＠記絶橡膜に接続用開孔を形成する工程は。 その絶縁膜上にスピンコード法により表向が平坦になる
ように有機物膜を塗布し、これら有機物膜と絶縁膜を両
者のエツチング速度かはゾ等しいエツチング条件で選択
的に残置させた導体）岡がｆｇ出するまで均一エツチン
グするものである特許請求の範囲第１項記載の半導体装
１ｄの製造方法。 （５） 弓１１妃絶縁膜に接続用開孔を形成する工程は
、その絶縁膜上にレゾス） ノ４ターンを形成シ、この
レジストノぐターンをマスクとして絶縁膜を選択エツチ
ングするものである肖許請求の範囲第１頃妃載の半環体
″伎１４の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19217781A JPS5893261A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19217781A JPS5893261A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5893261A true JPS5893261A (ja) | 1983-06-02 |
| JPH0570301B2 JPH0570301B2 (ja) | 1993-10-04 |
Family
ID=16286956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19217781A Granted JPS5893261A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893261A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107727A (ja) * | 1984-10-29 | 1986-05-26 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 半導体装置に金属コンタクト・スタツドを形成する方法 |
| JPS61133648A (ja) * | 1984-11-29 | 1986-06-20 | テキサス インスツルメンツ インコーポレイテツド | 半導体装置の製造方法 |
| JPH01137649A (ja) * | 1987-10-31 | 1989-05-30 | Samsung Semiconductor & Teleommun Co Ltd | 半導体装置の平坦化方法 |
| JPH04159755A (ja) * | 1990-10-23 | 1992-06-02 | Nec Kyushu Ltd | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845185A (ja) * | 1971-10-11 | 1973-06-28 | ||
| JPS49132987A (ja) * | 1973-04-25 | 1974-12-20 | ||
| JPS5236975A (en) * | 1975-09-18 | 1977-03-22 | Fujitsu Ltd | Process for production of semiconductor device |
| JPS56122162A (en) * | 1980-03-03 | 1981-09-25 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS56126943A (en) * | 1980-03-12 | 1981-10-05 | Fujitsu Ltd | Production of semiconductor device |
-
1981
- 1981-11-30 JP JP19217781A patent/JPS5893261A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4845185A (ja) * | 1971-10-11 | 1973-06-28 | ||
| JPS49132987A (ja) * | 1973-04-25 | 1974-12-20 | ||
| JPS5236975A (en) * | 1975-09-18 | 1977-03-22 | Fujitsu Ltd | Process for production of semiconductor device |
| JPS56122162A (en) * | 1980-03-03 | 1981-09-25 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS56126943A (en) * | 1980-03-12 | 1981-10-05 | Fujitsu Ltd | Production of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107727A (ja) * | 1984-10-29 | 1986-05-26 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | 半導体装置に金属コンタクト・スタツドを形成する方法 |
| JPS61133648A (ja) * | 1984-11-29 | 1986-06-20 | テキサス インスツルメンツ インコーポレイテツド | 半導体装置の製造方法 |
| JPH01137649A (ja) * | 1987-10-31 | 1989-05-30 | Samsung Semiconductor & Teleommun Co Ltd | 半導体装置の平坦化方法 |
| JPH04159755A (ja) * | 1990-10-23 | 1992-06-02 | Nec Kyushu Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0570301B2 (ja) | 1993-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4440804A (en) | Lift-off process for fabricating self-aligned contacts | |
| JPH0645329A (ja) | 高集積半導体装置およびその製造方法 | |
| JPH04346224A (ja) | バリヤメタル構造の形成方法 | |
| JPS5893261A (ja) | 半導体装置の製造方法 | |
| JPS58184741A (ja) | 半導体装置の製造方法 | |
| JPS6360539B2 (ja) | ||
| JPH09129732A (ja) | 半導体装置の製造方法 | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JPS59104143A (ja) | 配線の形成方法 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR100226755B1 (ko) | 반도체 소자의 금속배선 구조 및 제조방법 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| KR19980031103A (ko) | 반도체소자의 제조방법 | |
| JP3036038B2 (ja) | 半導体装置の製造方法 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 | |
| JPH0542139B2 (ja) | ||
| JPS592351A (ja) | 半導体装置の製造方法 | |
| JPH06140397A (ja) | 多層配線の形成方法 | |
| JPS6262517A (ja) | 半導体装置の製造方法 |