JPS5894020A - バツクボ−ド信号線の終端方式 - Google Patents
バツクボ−ド信号線の終端方式Info
- Publication number
- JPS5894020A JPS5894020A JP56190512A JP19051281A JPS5894020A JP S5894020 A JPS5894020 A JP S5894020A JP 56190512 A JP56190512 A JP 56190512A JP 19051281 A JP19051281 A JP 19051281A JP S5894020 A JPS5894020 A JP S5894020A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- backboard
- termination
- signal line
- bus controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、バンクボード信号線の終端方式に係り、数
枚〜Ｊｌ［Ｉ ０枚のカードユニット管挿込んで収納す
るシェル７ユニツ）で、これ等カード閲の接続を行うバ
ックボード側に終端ユニットを独立させて装着するもの
である。
枚〜Ｊｌ［Ｉ ０枚のカードユニット管挿込んで収納す
るシェル７ユニツ）で、これ等カード閲の接続を行うバ
ックボード側に終端ユニットを独立させて装着するもの
である。
従来パックメート信号線の終端回路はシェルフの両端に
装着されるカードユニットに実装されていた。 このた
め終端回路が実装されたカードユニットの故障に際して
は、このカードをオンラインで挿脱することはバックボ
ード信号線の電気的終端が崩れ正常なデータ伝送ができ
ないので不可能であった。
装着されるカードユニットに実装されていた。 このた
め終端回路が実装されたカードユニットの故障に際して
は、このカードをオンラインで挿脱することはバックボ
ード信号線の電気的終端が崩れ正常なデータ伝送ができ
ないので不可能であった。
矛１図は従来の共通バス方式の情報処理装置の機能ブワ
ツク図を示す。 図で１は各ユニット間の情報交換路で
ある共通バス、２．２’は共通バスの使用権等を制御す
るバスコントローラで、この中に共通バス信号跡の終端
抵抗も含まれている。
ツク図を示す。 図で１は各ユニット間の情報交換路で
ある共通バス、２．２’は共通バスの使用権等を制御す
るバスコントローラで、この中に共通バス信号跡の終端
抵抗も含まれている。
５ａ−ｗ３１は一各種の情報処理を実行するプロセッサ
ユニット、４ａ〜４には共通メモリ、５ａ〜５ｊは入／
出力制御装置、６！Ｌ〜６１は各プ■七ツサ固有のデバ
イス、７ａ〜７ｊは共有人／出力装置である。
ユニット、４ａ〜４には共通メモリ、５ａ〜５ｊは入／
出力制御装置、６！Ｌ〜６１は各プ■七ツサ固有のデバ
イス、７ａ〜７ｊは共有人／出力装置である。
ＩＦ１図において共通バス１は１本しかないので例えば
プロセッサは３１〜３１あり、メモリ４１〜４ｋにアク
セスしようとする時に重なっていたら一緒の時間にはで
きない。 そういう時にプロセッサは待たされるが、そ
うゆう制御を行うのがバスコントローラ２．２′であり
、かくてプロセッサユニット３ａｘ５１はバスコントル
ーラ２．２′の許可を得て共通バス１を介して共通メモ
リ４１Ｌ〜４ｋ又は共有人／出力装置７ａ〜７ｊとの間
で情報交換を行なう。 かかる構成においてプロセッサ
ユニット３＆〜５１の１つが故障を起したときは、この
プロセッサユニットに関わる処Ｉは実行出来ないが、残
りの健全なプロセッサユニットは処理を続行出来るよう
になっている。
プロセッサは３１〜３１あり、メモリ４１〜４ｋにアク
セスしようとする時に重なっていたら一緒の時間にはで
きない。 そういう時にプロセッサは待たされるが、そ
うゆう制御を行うのがバスコントローラ２．２′であり
、かくてプロセッサユニット３ａｘ５１はバスコントル
ーラ２．２′の許可を得て共通バス１を介して共通メモ
リ４１Ｌ〜４ｋ又は共有人／出力装置７ａ〜７ｊとの間
で情報交換を行なう。 かかる構成においてプロセッサ
ユニット３＆〜５１の１つが故障を起したときは、この
プロセッサユニットに関わる処Ｉは実行出来ないが、残
りの健全なプロセッサユニットは処理を続行出来るよう
になっている。
これは、プロセッサユニット３ａ〜５１に限らずパスフ
ント四−ラ２，２’、メモリ４ａ〜４に、入／出力制御
装置５ａ〜５ｊ及び、入／出力装置７ａ〜７ｊの場合で
も同様である。 そしてバスコントローラ２．２′を除
いては故障のユニットをオンラインで他のユニツＦの動
作に支障を与えることなく、良品のユニットと交換する
ことが実現されている。
ント四−ラ２，２’、メモリ４ａ〜４に、入／出力制御
装置５ａ〜５ｊ及び、入／出力装置７ａ〜７ｊの場合で
も同様である。 そしてバスコントローラ２．２′を除
いては故障のユニットをオンラインで他のユニツＦの動
作に支障を与えることなく、良品のユニットと交換する
ことが実現されている。
しかしながら、バスコント田−ラ２，２′については、
２組用意されているが、オンツインで他のユニットの動
作に支障を与えることなく、ｊｌＬ品のバスコントロー
ラと交換することは不可能であった。 何故かといえば
、バスコントローラ２．２′には終端抵抗が装着されて
いるので、これをバックボードから取外すとバックボー
ド信号線の電気的終増が崩れ、正常なデータ伝送が実現
できなくなるためである。
２組用意されているが、オンツインで他のユニットの動
作に支障を与えることなく、ｊｌＬ品のバスコントロー
ラと交換することは不可能であった。 何故かといえば
、バスコントローラ２．２′には終端抵抗が装着されて
いるので、これをバックボードから取外すとバックボー
ド信号線の電気的終増が崩れ、正常なデータ伝送が実現
できなくなるためである。
これをさけるためには、標準のカードユニットに終端抵
抗だけを装着したＭｉｍｌカードユニットをバックボー
ドの両端に挿入すればよいが、コスト高となり、且つ標
準カードユニットの収納枚数がその分減じられるという
問題点があった。
抗だけを装着したＭｉｍｌカードユニットをバックボー
ドの両端に挿入すればよいが、コスト高となり、且つ標
準カードユニットの収納枚数がその分減じられるという
問題点があった。
この発明はこのような点を考慮して、標準のカードユニ
ットの収納枚数を減らすことなく終端ユニットをパスフ
ントｐ−ラユニツＦから切り離してバスコントローラユ
ニットのオンライン挿脱を可能とするものである。
ットの収納枚数を減らすことなく終端ユニットをパスフ
ントｐ−ラユニツＦから切り離してバスコントローラユ
ニットのオンライン挿脱を可能とするものである。
かくて、この発明では＊ｍユニ′フット集合抵抗とか厚
膜１０などを利用すれば極めて小形に出来ることに着目
して終端ユニットを標準のカードユニット以外で実装し
て、これを標準のカード子ニットの挿入側とは反対側の
パンクボード側の位置に装着したものである。
膜１０などを利用すれば極めて小形に出来ることに着目
して終端ユニットを標準のカードユニット以外で実装し
て、これを標準のカード子ニットの挿入側とは反対側の
パンクボード側の位置に装着したものである。
ｆ２図にこの発明の実施例な示すが、この場合バンクボ
ード８をコネクタビン側つまりカードユニットの挿入側
とは反対側からみており、普通はこれらコネクタ間をつ
なぐマザーボードがとりつけられる。 ここでは両端の
コネクタ９の外側に終端ユニツ）１０がバックボード８
に直接取付けられてバックボード信号線の終端を実現し
ている。
ード８をコネクタビン側つまりカードユニットの挿入側
とは反対側からみており、普通はこれらコネクタ間をつ
なぐマザーボードがとりつけられる。 ここでは両端の
コネクタ９の外側に終端ユニツ）１０がバックボード８
に直接取付けられてバックボード信号線の終端を実現し
ている。
又才５図は終端抵抗の構成例を示すが、同ｂ￥Ｊ（＆）
は両吊り形式で抵抗１０ａ の−麹は電源ＶＣＣＩＩ
Ｉ抵抗１０ｂ の一端は接地され、又これら抵抗１０ａ
。
は両吊り形式で抵抗１０ａ の−麹は電源ＶＣＣＩＩ
Ｉ抵抗１０ｂ の一端は接地され、又これら抵抗１０ａ
。
１０ｂ の接続点をバックボード信号線に接続し。
同図（ｂ）は片吊り形式で抵抗１０ｃ の一端電源義
Ｖｃｃ に抵抗１０ｃ の他端をバックボード信号
線に接続している。 かくて終端ユニット１０としては
才ＳｍＣａ）或は（１１）に示す形式の終端抵抗がパッ
クメート信号線の必要個数分用意されているが、製作の
便宜上１個ではなく複数個で構成されることもある。
Ｖｃｃ に抵抗１０ｃ の他端をバックボード信号
線に接続している。 かくて終端ユニット１０としては
才ＳｍＣａ）或は（１１）に示す形式の終端抵抗がパッ
クメート信号線の必要個数分用意されているが、製作の
便宜上１個ではなく複数個で構成されることもある。
才４図は才２図と同様バックボードをコネクタビン側つ
まり標準カードユニットの挿入側とは反対側から見た図
であり、この場合は導線パターン群１１は１例として図
示のように形成されており。
まり標準カードユニットの挿入側とは反対側から見た図
であり、この場合は導線パターン群１１は１例として図
示のように形成されており。
各コネクタ９のほかに終端エニツ）１０がバックボード
８に取りつけられている。
８に取りつけられている。
尚終端ユニット１０は着脱可能とすることも出来る。
又矛５ｖｔＪは終端瓢ニット１０の構成例を示す。 １
３はフネク逮ビンに嵌合可能なコネクタ又はプリント基
板、１４はｉｌｌ抵抗で東端抵抗１４の群をコネクタ１
３との間にしかるべき結線が施されている。
又矛５ｖｔＪは終端瓢ニット１０の構成例を示す。 １
３はフネク逮ビンに嵌合可能なコネクタ又はプリント基
板、１４はｉｌｌ抵抗で東端抵抗１４の群をコネクタ１
３との間にしかるべき結線が施されている。
１−６図は才２図の従来例に対応したこの発明に従った
情報処理装置の機能ブロック図でｌ′Ｆ２図相当部分を
同一符号で示すと、１は共通バス、１ｏ。
情報処理装置の機能ブロック図でｌ′Ｆ２図相当部分を
同一符号で示すと、１は共通バス、１ｏ。
１０′は終端ユニツ）、１２．１２’は第２図のバスコ
ントローラ２，２′から終端ユニットを切り離したバス
コントローラ、３ａ〜３１はプシ七ツサユニット、４ａ
〜４には共通メモリ、５ａ〜５ｊは入／出力制御装置−
５ｅａ〜６１はプロセッサ固有°のデバイス。
ントローラ２，２′から終端ユニットを切り離したバス
コントローラ、３ａ〜３１はプシ七ツサユニット、４ａ
〜４には共通メモリ、５ａ〜５ｊは入／出力制御装置−
５ｅａ〜６１はプロセッサ固有°のデバイス。
７１〜７ｊは共有人／出力装置である。
従ってこの場合には才２図のバスコントローラ２゜２′
を取りはずすのと異り、バスコントリーラ１２゜１２′
が故障しても終端ユニツ）ＩＱ、１０’に無関係に終端
ユニツ）１０，１０’を残して挿脱できるので電気的終
端が崩れることなく、従って信号がみだれて正常の伝送
ができなくなるようなことはない。
を取りはずすのと異り、バスコントリーラ１２゜１２′
が故障しても終端ユニツ）ＩＱ、１０’に無関係に終端
ユニツ）１０，１０’を残して挿脱できるので電気的終
端が崩れることなく、従って信号がみだれて正常の伝送
ができなくなるようなことはない。
以上のようにこの発明によれば、終端ユニットを標準の
カードユニット以外でｌＩｇしたので、バスコントロー
ラに終端抵抗を・装着しないようにできるもので、バス
コントリーラの故障に際してはこれを２組用意しておけ
ば、他の情報処理ユニットの動作に支障を与えることな
く、オンラインで良品のバスコントローラと交換が可能
である。
カードユニット以外でｌＩｇしたので、バスコントロー
ラに終端抵抗を・装着しないようにできるもので、バス
コントリーラの故障に際してはこれを２組用意しておけ
ば、他の情報処理ユニットの動作に支障を与えることな
く、オンラインで良品のバスコントローラと交換が可能
である。
又、終端ユニットはバックボード側に装着するように構
成したので終端抵抗だけな装着した終端カードユニット
の使用め必要もなく、従ってカードユニットの挿入枚数
を減じることもない。
成したので終端抵抗だけな装着した終端カードユニット
の使用め必要もなく、従ってカードユニットの挿入枚数
を減じることもない。
更にこの発明では終端ユニットをもたないのでパスコン
）ａ−ラの位置はバックボードの任意の位置に装着可能
となったもので、データ転−送速度の向上に非常に効果
をもたらす。 というのは並列式のバス優先権処理方式
の場合は各プロセッサユニットからバスの使用権要求が
出され、これらの優先権に応じてバスの使用許可が出さ
れるが、バスコントローラが片端にあるのに比軟して中
央にあるときは信号の伝播時間が ５ｊｎｓ＝ｆ”／ｍ
Ｘ’Ｘ２（ｊ＝バンクボードの信号線長（単位＝ｍ））
短縮可能だからである。
）ａ−ラの位置はバックボードの任意の位置に装着可能
となったもので、データ転−送速度の向上に非常に効果
をもたらす。 というのは並列式のバス優先権処理方式
の場合は各プロセッサユニットからバスの使用権要求が
出され、これらの優先権に応じてバスの使用許可が出さ
れるが、バスコントローラが片端にあるのに比軟して中
央にあるときは信号の伝播時間が ５ｊｎｓ＝ｆ”／ｍ
Ｘ’Ｘ２（ｊ＝バンクボードの信号線長（単位＝ｍ））
短縮可能だからである。
以上要するに、この発明の要旨とするところはカードユ
ニットを収納するシェルフのバックボードの終端方式で
あってバックボードの両端のコネクタそのもの又はその
近傍のカードユニット挿入側とは反対の位置に、前記カ
ードユニットとは異なる形状の終端ユニットを装着する
ことによってバックボード信号線の終端を実現するよう
にしたもので、バンクボード単位の共通バス方式の情報
処理装置の終端方式として用いられる。
ニットを収納するシェルフのバックボードの終端方式で
あってバックボードの両端のコネクタそのもの又はその
近傍のカードユニット挿入側とは反対の位置に、前記カ
ードユニットとは異なる形状の終端ユニットを装着する
ことによってバックボード信号線の終端を実現するよう
にしたもので、バンクボード単位の共通バス方式の情報
処理装置の終端方式として用いられる。
５１−１図は従来の共通バス方式の情報処理装置の機能
ブロック図２才２図はこの発明による実施例で、バンク
ボード８をコネクタビン側からみた正１１図９才５図ａ
、ｂは異る終端ユニットの回路接続図、２４図は才２図
と異るこの発明による実施例正面図２才５ｇＪは終端ユ
ニットのｗＩ！！図２オ６図は第１図に対応したこの発
明による実施例の共通バス方式の情報処理装置の機能ブ
ロック図である。 図で１：共通バス、 ３ａＮ５１．：、プロセッサ二二
ット、８：バツクボード、９：コネクタ、１０゜１０′
：終端ユニット、１０ｍ、１０ｂ、１０ｃ ：終端抵
抗、１２．１２’：バスコントローラ。 馬２図 馬３図 手続補正書（自 発 ） 昭和５７年１１ 月、！２日 特許庁長官若杉和夫款 １、事件の表示 昭＄５６年畳厘第１９０５１２号 ２１明の名称 バックボード信号線の終端方式 ％式％ 名称（氏名） （５２Ｂ）富士電機製造株式会社代派
者 阿部栄夫 （外１社） ４、代理人 居所 東京都港区虎ノ門二丁目４番９号昭和 年 月
日 補正の内容 （り本願特許請求の範囲を別紙の通シ補正する。 （２）本願明細書第２頁１行、第５）［７行、第８頁４
行「バックボード側」をｒバックボード」と補正する。 （３） 同第６頁１３行「つけられている。」の次に
改行して下記の文章を挿入する。 「第７図は本発明の他の実施例を示すもので、終端ユニ
ット１０をカードユニット挿入側からバックボード８に
装着したものである。 なお、第７図において各符号は
第４図と同一のものを示している。 この実施例は１通
常、カードユニット挿入用のコネクタめ外側にスペース
があるととく着目したもので、終端ユニットを装着した
ことＫよってカードユニットの挿入枚数が減じる恐れが
ないことは轟然である。」 （４） 同第８頁８行Ｆ終端ｗ＝ット」を「終端機能
」と補正する。 （５１Ｆｌ第８頁１６行ないし１８行ｒ５Ｊｎｓ＋＋＝
ｆｎｓ、、−。 だからである。」を次の通り補正する。 線長（単位＝ｍ） ）短縮可能だからである。」（６）
同第９頁３行ないし４行［その近傍のカードユニット挿
入側とは反対の位置に、Ｊを［その近傍の位置に、」と
補正する。 （７） 同第９頁１７行ないし１８行「機能ブロック
図である。」を次の通シ補正する。 ［機能ブロック図、第７図はこの発明による実施例で、
カードユニット挿入側からみた正面図である。」 （８）図面第７図を別紙の通シ追加する。 特許請求の範囲 （！） バックボード単位の共通パス方式の情報処理
装置において、終端ユニットをカードユニットとは独立
させ、カードユニットを収納するシェルフの端を実現す
るようにしたことを特徴とするバックボード信号線の終
端方式。 （２） 終端ユニットは集合抵抗や厚膜工Ｃ等を利用
して設け、標準のカードユニット以外で着脱可能に実現
せしめた特許請求の範囲第１項記載のバックボード信号
線の終端方式。
ブロック図２才２図はこの発明による実施例で、バンク
ボード８をコネクタビン側からみた正１１図９才５図ａ
、ｂは異る終端ユニットの回路接続図、２４図は才２図
と異るこの発明による実施例正面図２才５ｇＪは終端ユ
ニットのｗＩ！！図２オ６図は第１図に対応したこの発
明による実施例の共通バス方式の情報処理装置の機能ブ
ロック図である。 図で１：共通バス、 ３ａＮ５１．：、プロセッサ二二
ット、８：バツクボード、９：コネクタ、１０゜１０′
：終端ユニット、１０ｍ、１０ｂ、１０ｃ ：終端抵
抗、１２．１２’：バスコントローラ。 馬２図 馬３図 手続補正書（自 発 ） 昭和５７年１１ 月、！２日 特許庁長官若杉和夫款 １、事件の表示 昭＄５６年畳厘第１９０５１２号 ２１明の名称 バックボード信号線の終端方式 ％式％ 名称（氏名） （５２Ｂ）富士電機製造株式会社代派
者 阿部栄夫 （外１社） ４、代理人 居所 東京都港区虎ノ門二丁目４番９号昭和 年 月
日 補正の内容 （り本願特許請求の範囲を別紙の通シ補正する。 （２）本願明細書第２頁１行、第５）［７行、第８頁４
行「バックボード側」をｒバックボード」と補正する。 （３） 同第６頁１３行「つけられている。」の次に
改行して下記の文章を挿入する。 「第７図は本発明の他の実施例を示すもので、終端ユニ
ット１０をカードユニット挿入側からバックボード８に
装着したものである。 なお、第７図において各符号は
第４図と同一のものを示している。 この実施例は１通
常、カードユニット挿入用のコネクタめ外側にスペース
があるととく着目したもので、終端ユニットを装着した
ことＫよってカードユニットの挿入枚数が減じる恐れが
ないことは轟然である。」 （４） 同第８頁８行Ｆ終端ｗ＝ット」を「終端機能
」と補正する。 （５１Ｆｌ第８頁１６行ないし１８行ｒ５Ｊｎｓ＋＋＝
ｆｎｓ、、−。 だからである。」を次の通り補正する。 線長（単位＝ｍ） ）短縮可能だからである。」（６）
同第９頁３行ないし４行［その近傍のカードユニット挿
入側とは反対の位置に、Ｊを［その近傍の位置に、」と
補正する。 （７） 同第９頁１７行ないし１８行「機能ブロック
図である。」を次の通シ補正する。 ［機能ブロック図、第７図はこの発明による実施例で、
カードユニット挿入側からみた正面図である。」 （８）図面第７図を別紙の通シ追加する。 特許請求の範囲 （！） バックボード単位の共通パス方式の情報処理
装置において、終端ユニットをカードユニットとは独立
させ、カードユニットを収納するシェルフの端を実現す
るようにしたことを特徴とするバックボード信号線の終
端方式。 （２） 終端ユニットは集合抵抗や厚膜工Ｃ等を利用
して設け、標準のカードユニット以外で着脱可能に実現
せしめた特許請求の範囲第１項記載のバックボード信号
線の終端方式。
Claims (1)
- 【特許請求の範囲】 ＋１１ バックボード単位の共通バス方式の情報処理
装置において、終端ユニットをバスコントルーラより切
り離してカードユニットとは独立させ、カードユニット
を収納するシェルフのバックボード側に装着してバンク
ボード信号線の終端を実現するようにしたことを特徴と
するバックボード信号線の終端方式。 （２）終端ユニットは集合抵抗や厚ＨＸＣ，等を利用し
て設け、標準のカードエニツ）以外で着脱可能に実現せ
しめた特許請求の範囲才１項記載のバックボード信号線
の終端方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190512A JPS5894020A (ja) | 1981-11-30 | 1981-11-30 | バツクボ−ド信号線の終端方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190512A JPS5894020A (ja) | 1981-11-30 | 1981-11-30 | バツクボ−ド信号線の終端方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5894020A true JPS5894020A (ja) | 1983-06-04 |
| JPH0310970B2 JPH0310970B2 (ja) | 1991-02-14 |
Family
ID=16259316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190512A Granted JPS5894020A (ja) | 1981-11-30 | 1981-11-30 | バツクボ−ド信号線の終端方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894020A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202598A (ja) * | 1986-02-28 | 1987-09-07 | シャープ株式会社 | 電子機器の回路基板装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51131220A (en) * | 1975-04-24 | 1976-11-15 | Augat Inc | Multilayer panel board |
| JPS5222425A (en) * | 1975-08-13 | 1977-02-19 | Fujitsu Ltd | Method of installing cards for loading circuits |
-
1981
- 1981-11-30 JP JP56190512A patent/JPS5894020A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51131220A (en) * | 1975-04-24 | 1976-11-15 | Augat Inc | Multilayer panel board |
| JPS5222425A (en) * | 1975-08-13 | 1977-02-19 | Fujitsu Ltd | Method of installing cards for loading circuits |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202598A (ja) * | 1986-02-28 | 1987-09-07 | シャープ株式会社 | 電子機器の回路基板装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0310970B2 (ja) | 1991-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237567A (en) | Processor communication bus | |
| US7254652B2 (en) | Autonomic configuration of port speeds of components connected to an interconnection cable | |
| US6081863A (en) | Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system | |
| US6438625B1 (en) | System and method for automatically identifying slots in a backplane | |
| KR100268655B1 (ko) | 다중버스 아키텍쳐 | |
| JPS61500569A (ja) | 割込みバス装置 | |
| EP0512685B1 (en) | Quadrature bus protocol for carrying out transactions in a computer system | |
| US6757766B1 (en) | Bus system for a highly scalable multiprocessor system and method for transmitting information in the bus system | |
| KR950010529B1 (ko) | 프로세서간 통신을 위한 메모리 공유 장치 | |
| KR960035290A (ko) | 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치 | |
| JPS5894020A (ja) | バツクボ−ド信号線の終端方式 | |
| US5829037A (en) | Multiprocessor system having a large number of processor system components connected to a plurality of serial high-speed-buses | |
| US20050256990A1 (en) | Integrated circuit having processor and bridging capabilities | |
| JP3240679B2 (ja) | マルチｃｐｕシステムのリセット方式 | |
| KR940009703B1 (ko) | 다중 프로세서 시스템의 버스 중재 장치 | |
| JPS59218531A (ja) | 情報処理装置 | |
| JPH0132143Y2 (ja) | ||
| JP2001290562A (ja) | 内部コンピュータネットワーク用コンピュータシステム | |
| KR100446150B1 (ko) | 디지털 교환 시스템의 보조 보드 인식 장치 | |
| CN119718630A (zh) | 服务器系统资源分配方法和设备 | |
| US6295477B1 (en) | Bus coupler between a system bus and a local bus in a multiple processor data processing system | |
| JPS59165171A (ja) | マルチプロセツサシステムにおける個別リセツト方式 | |
| KR920004415B1 (ko) | 데이타 전송회로 및 방법 | |
| JPH02285461A (ja) | マルチマイクロプロセッサ装置 | |
| JPH02157960A (ja) | デージーチェン回路方式 |