JPS5894022U - オンライン高速デ−タ編集制御システム - Google Patents
オンライン高速デ−タ編集制御システムInfo
- Publication number
- JPS5894022U JPS5894022U JP18793081U JP18793081U JPS5894022U JP S5894022 U JPS5894022 U JP S5894022U JP 18793081 U JP18793081 U JP 18793081U JP 18793081 U JP18793081 U JP 18793081U JP S5894022 U JPS5894022 U JP S5894022U
- Authority
- JP
- Japan
- Prior art keywords
- data editing
- transfer address
- control system
- high speed
- speed data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Programmable Controllers (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の制御ブロック図、第２図は本考案の制御
ブロック図である。 １Ｂ・・・・・・マイクロプロセッサ、ＩＡＬ・−−−
−ＤＭＡｉｌｌ、 御装置、１Ｇ、ＩＨ・・・・・・ア
ドレス切替用マルチプレクサ、１Ｎ・・・・・・データ
バッファメモリ、１０・・・・・・アドレスバッファメ
モリ、ＩＪ、 ＩＫ、 ＩＬ。 １Ｍ・・・・・・バス接続用パスバッファ。
ブロック図である。 １Ｂ・・・・・・マイクロプロセッサ、ＩＡＬ・−−−
−ＤＭＡｉｌｌ、 御装置、１Ｇ、ＩＨ・・・・・・ア
ドレス切替用マルチプレクサ、１Ｎ・・・・・・データ
バッファメモリ、１０・・・・・・アドレスバッファメ
モリ、ＩＪ、 ＩＫ、 ＩＬ。 １Ｍ・・・・・・バス接続用パスバッファ。
Claims (1)
- マイクロプロセッサと、ＤＭＡ制御装置と、データ格納
用データバッファメモリと、転送アドレスバッファメモ
リと、ＤＭＡ転送アドレス切替器と、ＰＬＣに対するホ
ールド要求の優先度判定回路と゛より成るインターフェ
イス制御装置において、連続するメモリ及びＩＯ情報の
データ編集時におけるＤＭＡ転送アドレスと、不連続な
メモリ及びＩＯ情報のデータ編集時のランダムＤＭＡ転
送アドレスの切替手段を設けたことを特徴とするオンラ
イン高速データ編集側御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18793081U JPS5894022U (ja) | 1981-12-18 | 1981-12-18 | オンライン高速デ−タ編集制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18793081U JPS5894022U (ja) | 1981-12-18 | 1981-12-18 | オンライン高速デ−タ編集制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5894022U true JPS5894022U (ja) | 1983-06-25 |
Family
ID=30102821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18793081U Pending JPS5894022U (ja) | 1981-12-18 | 1981-12-18 | オンライン高速デ−タ編集制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894022U (ja) |
-
1981
- 1981-12-18 JP JP18793081U patent/JPS5894022U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
| JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
| JPS6047058U (ja) | チヤネル制御装置 | |
| JPS6057127U (ja) | 電子線描画装置 | |
| JPS60642U (ja) | 入出力制御装置 | |
| JPS5810299U (ja) | 並列処理用メモリ−のアドレス装置 | |
| JPS5940928U (ja) | デ−タ転送制御装置 | |
| JPS59182762U (ja) | 情報処理装置 | |
| JPS58108547U (ja) | デ−タ転送装置 | |
| JPS5851352U (ja) | アナログ入力コントロ−ラ | |
| JPS6030051U (ja) | Ｐｃｍデ−タ発生回路 | |
| JPS6057850U (ja) | インタフエ−ス制御装置 | |
| JPS6065843U (ja) | メモリアドレス拡張回路 | |
| JPS58147050U (ja) | 情報処理装置 | |
| JPS59187850U (ja) | 記憶回路アドレス装置 | |
| JPS58135099U (ja) | メモリ装置 | |
| JPS6065845U (ja) | 読出専用記憶装置 | |
| JPS6010349U (ja) | メモリ共有装置 | |
| JPS5937643U (ja) | デ−タ収録装置 | |
| JPS5920351U (ja) | マイクロコンピユ−タにおける加算回路 | |
| JPS60123051U (ja) | 共有メモリの制御装置 | |
| JPS6214536U (ja) | ||
| JPS5837267U (ja) | 映像合成装置 | |
| JPS59118049U (ja) | 制御装置 | |
| JPS59134838U (ja) | メモリアクセス記録装置 |