JPS5894074A

JPS5894074A - 座標検出装置

Info

Publication number: JPS5894074A
Application number: JP56192353A
Authority: JP
Inventors: Yuji Inoue; 雄次井上
Original assignee: NEC Home Electronics Ltd; Nippon Electric Co Ltd
Current assignee: NEC Home Electronics Ltd; NEC Corp
Priority date: 1981-11-30
Filing date: 1981-11-30
Publication date: 1983-06-04
Also published as: JPH0225530B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、被抑圧体の押圧点位置を検出し、この押圧点
位置を示すＸ軸およびＹ軸の座標データを出力する座標
検出装置に関し、％に前記被抑圧体として対向配置され
た２枚の抵抗膜を用い、この２枚の抵抗膜に駆動電圧を
交互に印加して抑圧操作による両抵抗膜の接触点の電位
信号をアナログ量として検出し、この電位信号を却変換
器によってディジタル値に変換して押圧点の座標データ
として出力する座標検出装置に関するものである。

従来において、例えば特開昭５６−１１５８０号公報に
開示されているように、枠状のスペーサを挾んで対向配
置された２枚の抵抗膜の一方を押圧して両抵抗膜を接触
させ、この接触点における電位を検出することにより雛
記具などの抑圧体の押圧点座標を得、これによシ手書き
文字や図形等をコンピュータに入力するようにした座標
検出装置が知られている。

ところで、このような座標検出装置においては抑圧体の
押圧点位置を両抵抗膜の接触点における電位信号として
アナログ的に得るものであるため、このアナログ的な電
位信号をディジタルの座標デ−夕に変換するためのΩ変
換器を必要とする。そして、この場合のΩ変換器の入力
には、電位信号入力に含まれるリップル成分やノイズ成
分を除去し、電位信号入力の平均的な値をディジタル値
に変換するためのコンデンサを含む積分回路が通常付加
されている。

ところが従来において、押圧点位置の電位信号は一方の
抵抗膜に駆動電圧を印加した状態で駆動電圧不印加側の
抵抗膜の電圧印加電極を介して肛変換器に直接入力する
ように構成しているため、駆動電圧印加側のΩ変換器の
入力には駆動電圧印加のタイミングにおいて駆動電圧が
直接加わってしまう。このため、Ω変換器の入力に付加
されている積分回路のコンデンサには、駆動電圧印加の
タイミングにおいて零または正の駆動電圧がそのＩＳｆ
印加されることになり、変換すべき電位信号が入力され
るタイミングではコンデンサをこの電位信号の値に応じ
て充電または放電させなければカらない。このため、こ
の充電または放電のための時間だけアナログ・ディジタ
ル変換動作が遅れ、押圧点の移動に追従し得なくなると
いう欠点があった。

本発明はこのような欠点を解決するためになされたもの
で、その目的はアナログ・ディジタル変換動作の遅れを
解消し、押圧点の移動に正確に追従した座標データを出
力し得るようにした座標検出装置を提供することＫある
。

このために本発明は、２つのＤ変換器の各人力につなが
る積分回路の入力にスイッチ手段を設け、このスイッチ
手段の開閉を駆動電圧の交互印加用制御信号により制御
し、駆動電圧印加側の積分回路に対して駆動電圧が直接
入力されることを阻止するように構成したものである。

以下、本発明を図示する実施例に基づき詳細に説明する
。

なお、以下の実施例においては、被押圧体として例えば
第１図Ｇ）に示すように、２枚の抵抗膜１および２を、
所定間隔で縦横に配置された点状のスペーサ３を介して
対向配置し、一方の抵抗膜を押圧することによシ第１図
軸）の断面図に示すように両抵尊膜をスペーサ３の不在
部分で点接触させるようにした構造のものを使用するも
のとする。

第２図は本発明の一実施例を示すブロック図である。同
図において、第１の抵抗膜１の電極１人はトランジスタ
Ｑ１を介して正の駆動電圧（＋Ｖｌ）に接続され、一方
の電極１ＢはトランジスタＱ２を介してアース電位に接
続されている。また、第２の抵抗膜２の電極臥はトラン
ジスタＱａを介して正の駆動電圧（＋ｖｌ）に接続され
、一方の電極２ＢはトランジスタＱ４を介してアース電
位に接続されている。

これらのトランジスタＱｌ　−Ｑ４は、フリップフロッ
プＦＦＩの出力端子（Ｑ）および◎からそれぞれ出力さ
れる駆動電圧交互印加用の信号ＹＤ、ＸＤにより導通お
よび非導通が制御されるように構成されている。

フリップフロップＦＦＩは２つの抵抗膜１，２に対する
駆動電圧の印加を交互に切換えるためのものであり、Ｄ
型フリップフロップによって構成されている。そのデー
タ入力端子Φ）にはプロセッサユニットＰＵからチャン
ネル切換信号ＣＨ８が入力され、またクロック入力端子
（ｃＫ）にはインバータＩＮＶＩによってチップセレク
ト信号面を反転した信号Ｃ８が入力されている。

従って、フリップフロップＦＦＩは論理“１”のチャン
ネル切換信号ＣＨ８が入力されている時に、論理“０″
のチップセレクト信号ａがプロセッサユニット囮から発
生されると、このチップセレクト信号面の立下りタイミ
ング後において論理“１”の信号つおよび論理“０″′
の信号℃を出力する。すなわち、７リツプ７０ツブＦＦ
Ｉは論理１１１％のチャンネル切換信号ＣａＳが入力さ
れ、かつ論理“０″のチップセレクト信号面が発生する
と、トランジスタＱｓおよびＱ４を導通させ、第２の抵
抗膜２に駆動電圧（ｖｌ）を印加し、矢印で示すｙ軸方
向の電位勾配を生じさせる信号を出力する。

一方、７リツプフロツプＦＦＩは論理″０″のチャンネ
ル切換信号ＣＨ８が入力されている時に、論理“０″の
チャンネルセレクト信号ｉがプロセッサユニットＰＵか
ら発生されると、このチップセレクト信号面の立下りタ
イミング後において論理“０”のの信号荀および論理“
１″の信号かを出力する。

すなわち、フリップフロップＦＦＩは論理′０″のチャ
ンネル切換信号ＣＨ８が入力され、かつ論理“０″のチ
ップセレクト信号面が発生すると、トランジスタＱｌお
よびＱｌを導通させ、第１の抵抗膜１に駆動電圧（ｖｌ
）を印加し、矢印で示すＸ軸方向の電位勾配を生じさせ
る信号を出力する。

従って、プロセッサ・ユニットＰＵから送出するｔヤン
ネル切換信号ＣＨ８を論理“１″′を論理“０″とで交
互に切換えることによシ、第１の抵抗膜１のＸ軸方向お
よび第２の抵抗膜のｙ軸方向に所定の電位勾配を交互に
生じさせることができる。これにより、一方の抵抗膜の
任意の座標位置を押圧して両抵抗膜を点接触させると、
ｙ軸方向に電位勾配を生じさせている時には押圧点のｙ
軸方向の位置を両抵抗膜の接触点および一方の抵抗Ｊ［
１の電極１Ｂを介してそのｙ軸方向の押圧点位置に対応
したレベルの電位信号ＶＹとして取り出すことができ、
逆にＸ軸方向に電位勾配を生じさせている時にはび一方
の抵抗膜２の電極２Ｂを介してそのＸ軸方向の押圧点位
置に対応したレベルの電位信号■として取り出すことが
できる。

このようにして取シ出される押圧点のｙ軸およびＸ軸方
向の座標位置に対応したレベルの電位信号ＶＹ、ＶＸは
それぞれスイッチｆｉｌ、ＥＷＩを介して積分回路ＩＴ
ＧＩ　、ＩＴＧｍに入力される。

ここで、２つの抵抗膜１，２は、駆動電圧（Ｖりが交互
に印加されている関係上、積分回路ＩＴＧＩ。

ＩＴＧｔにはアース電位が直接印加されて積分動作が遅
くなり、ひいては電位信号ｖｙ、ｖｘのディジタル値へ
の変換速度が遅くカる。これを防ぐためにスイッチＢｗ
ｔおよびＳＷＳが設けられている。す力わち、この種の
座標検出装置では電位信号ｖｙ　、ｖｘに含まれるリッ
プル成分やノイズ成分を除去し、電位信号ｖｙ、ｖｘの
平均的な値をディジタル値に変換するようＫＡＤ変換器
の入力段にコンデンサを含む積分回路を付加するのが一
般的に行なわれているが、このような構成において駆動
電圧印加側のアース電位が積分回路ＩＴＧＩまたはＩＴ
ＧＩに直接入力されると、これらの積分回路のコンデン
サＣはアース電位の入力により放電されてしまい、各抵
抗膜から取り出した電位信号ｖｙ、ｖｘを積分する動作
時には、アース電位から充電を再び開始させなければな
らない。このため、アース電位から電位信号Ｗ、ＶＸの
レベルに充電させるまでの時間だけ積分動作が遅れてし
まい、座標データへの変換速度が遅くなる。

このために、スイッチＳＷＩはフリップフロップＦＦＩ
の出力信号■が“１″で、かつインバータＩＮＶＩから
出力されるチップセレクト信号Ｃ８が１”の時のみアン
トゲ−）　ＡＧＩの出力信号によりオン状態（閉成状態
）とされ、第１の抵抗膜１に駆動電圧（Ｖｌ）を印加し
ている時にはオフ状態とされ、アース電位は積分回路Ｉ
ＴＧＩの入力に直接加わらないように制御される。また
、スイッチＳＷＳはフリップフロップＦＦＩの出力信号
かが１″で、かつチップセレクト信号Ｃ８が１″の時の
みアントゲ−）ＡＣ）１の出力信号によりオン状態（閉
成状態）とされ、第２の抵抗膜２に駆動電圧（Ｖｌ）を
印加している時にはオフ状態とされ、アース電位上積分
回路ＩＴＧＩの入力に直接加わらないよう□に制御され
る。

これにより、コンデンサＣを含む積分回路ＩＴＧＩ。

ＩＴＧＢは、チップセレクト信号Ｃ８の発生期間だけ電
位信号ｖｙ、ｖｘの積分動作を行なってその積分値を次
のチップセレクト信号Ｃ８の発生タイミングに新た力電
位信号ＶＹ、ＶＸが印加されるまで保持するようになる
。この場合、通常の抑圧操作においては電位信号ＶＹ　
、ＶＸのレベルの変化率は比較的小さいため、積分回路
ＩＴＧＩ　、　ＩＴＧｓにおけるコンデンサＣは瞬時に
新たな電位信号ｖｙ、ｖｘのレベルに充電されるように
なり、積分動作を極めて迅速に終了させることができる
。

このようにして積分回路ｒＴＧ１およびＩＴＧｓにおい
て積分された電位信号ＶＹ’およびｖｘ’Ｆｉ、２チヤ
ンネルの却変換人力ＣＨ１，ＣＨ２を有するＤ変換器に
℃に入力される。

却変換器に℃は、チャンネル切換信号ＣＨ８が′″０″
の時には第１チヤンネルの劫変換入力ＣＩ（１に入力さ
れている電位信号ｖＹ′を選択し、チップセレクト信号
面が“１”信号になった後にこの信号ｖｙ’を対応する
ディジタル値に変換する。そして、一定時間後にその変
換動作が終了すると論理″０″の変換終了信号翫ととも
に、変換値をデータ構成がシリアルなｙ軸の座標データ
Ｙとして出力する。

まだ、チャンネル切換信号Ｃ’Ｈ８が１１′′の時には
第２チヤンネルの肛変換入力ＣＨ２に入力されている電
位信号ｖｘ’を選択し、チップセレクト信号面が“１″
信号になった後にこの信号ｖｙｅを対応するディジタル
値に変換する。そして、その変換値を変換終了信号近と
ともにＸ軸の座標データＸとして出力する。

この場合の変換終了信号ＥＯＣはインバータＩＮＶ！１
によって反転されてプロセッサユニツ）ＰＵに送られる
。すると、プロセッサユニットＰＵは信号ＥＯＣを受け
たことにより、シリアルなデータ構成のＸ軸およびｙ軸
の座標データＸ、Ｙを読み込む。

さて、プロセッサユニットＰＵは演算処理装置ＣＰＵや
プログラムメ汚り■〜等によって構成され、Ｄ変換器Ａ
ＤＣから入力される座標データの読込みやその連続性の
判別等の一連の制御を行って押圧点の移動に正確に追従
した座標データとして出力するものであるが、このよう
な制御を行うためのプログラムの起動はフリップフロッ
プＦＦＩの出力端子（Ｑ）から論理“０″の押圧検出信
号ＥＩＩＮＳが入力されることによって行う。

すなわち、２つの抵抗膜１および２に対して駆動電圧（
ｖｌ）を交互に印加している時、任意のタイミングで押
圧操作が開始されると、この押圧点位置に対応した電位
信号ＶＹ、ＶＸが取り出されるが、このうち信号ＶＸは
スイッチＳＷＳを介して積分回路ＩＴＧｓに入力される
一方、抵抗Ｒ１およびＲ３によって分圧されてトランジ
スタｑｓのペースに入力される。

トランジスタＱＢは、抵抗膜に対する抑圧操作が開始さ
れて電位信号ＶＸのレベルが所定値以上になると導通し
、そのコレクタ出力から抑圧操作が開始されたことを示
す′０″の検出信号５Ｎ８Ａを出力する。このトランジ
スタＱ５から出力される′０″の検出信号８ＮＳＡはＤ
型フリップフロップＦＦＩのデータ入力端子の）へ供給
され、チップセレクト信号Ｃ８の立上りタイミングで取
り込まれて出力端子Ｑから論理“０”の抑圧検出信号８
ＮＳとして出力される。

従って、チップセレクト信号面を比較的短い周期で発生
させるようにしておけば、抵抗膜に対する押圧操作後た
だちに抑圧検出信号ＳＮＳを得ることができ、座標デー
タＸ、Ｙの読込み処理やその連続性の判別などの処理を
行うプログラムを起動させることができる。

ところで、抵抗膜が押圧されたことを検出するに際し、
ｉ抗膜１に駆動電圧（Ｖｌ）の印加による比較的大、き
な電流を流すようにしておくと、抵抗膜１における電位
勾配が急勾配となシ、押圧点の位置によっては電流信号
ＶＸのレベルが大幅に変化してしまう。その結果、トラ
ンジスタＱ６における識別レベルの決め方によっては押
圧操作が行なわれたことの識別が不可能となったりする
ことがある。

そこで、押圧操作の検出前は抵抗膜１に対して微少電流
を流し、その電位勾配をゆるやかとし、どの位置を押圧
しても高レベルの電位信号ｖｇＪられるようにする。す
なわち、トランジスタＱｆｉをトランジスタＱ６の出力
信号（１０″信号）によって非導通とし、抵抗膜１には
トランジスタＱ１によって駆動電圧（ｖｌ）の正電位の
みを印加してこの抵抗膜１の全体の電位を正電位側にシ
フトする。これによって抵抗膜１にトランジスタＱＢお
よび積分回路ＩＴＧｉの入力側のインピーダンスと抵抗
膜１の抵抗値とによって定まる微少電流を流すように構
成されている。この場合、トランジスタＱ６を導通させ
る信号としては、却変換器ＡＤＣの変換終了信号ＥＯｃ
が用いられている。既に理解できるように、Ｄ変換器Ａ
ＤＣは変換動作の終了後は新たな電位信号ｖｙｌたはＶ
Ｘが入力されるのを待機する状態となるため、この変換
終了信号ＥＯＣをインバータＩＮＶ＊によって反転して
トランジスタＱ６を制御するようにしておけば、変換動
作の終了後において抵抗膜１は常に正電位側にシフトさ
れる。

従って、この状態において抑圧操作が行なわれると、ど
の位置を押圧しても高レベルの電位信号ＶＸが得られ、
トランジスタＱＢにおける識別レベルを若干高目にして
おいても確実にトランジスタＱ１１が導通する。いい換
えれば、抑圧操作が行なわれたことを確実に検出するこ
とができる。この結果、プロセッサユニットにおけるプ
ログラムを押圧操作に追従して確実に起動できる。この
場合、トランジスタＱ６の識別レベルを高目に設定でき
るため、外乱ノイズによって誤った押圧検出信号ＳＮＳ
が発生することを防止できる効果もある。

なお、押圧点の座標はＸ軸とｙ軸方向との１対で検出さ
れるものであるため、抑圧操作が行なわれたことを検出
するためのトランジスタＱＳはＸ軸方向の電位信号■側
のみに設ければ足シる。これは、トランジスタＱ６につ
いても同様である。

ここで、第３図に示すタイムチャートを参照し、Ｘ軸お
よびｙ軸の座標データＸ、Ｙがプロセッサユニツ）　Ｐ
Ｕに入力されるまでの動作を要約して説明する。

まず、時刻ｔ、において同図（ＩＬ）に示すチップセレ
クト信号面が“０″にりると、この立下りタイミングで
変換終了信号面（同図（ｂ））は“１″信号に復帰し、
却変換器ＡＤＣは待機状態となる。この時、チャンネル
切換信号ＣＨ８が同図（Ｃ）に示すように０”に変化し
ていると、フリップ７０ツブＦＦＩの出力信号■は同図
（ｄ）に示すように“０″信号となり、一方の出力信号
っけ同図（−）に示すように“１″信号となる。これに
より、第１の抵抗膜１に駆動電圧（ｖｌ）が印加される
状態となる。また、信号℃が“１″信号となることによ
υ、チップセレクト信号Ｃ８の発生期間中にアンドグー
）ＡＧＩから′″１″１″信号されてスイッチｓｗｉが
同図（イ）に示すようにオン状態となる。ところが、こ
の時には未だ抑圧操作がなされていないため、第２の抵
抗膜２の電極２Ｂには電位信号■は現われない。次に、
時刻ｔ。

になシ、チップセレクト信号面が０″に復帰すると、ス
イッチＳＷｌはオフ状態となる。同時に、却変換器ＯＣ
は変換動作を開始するようになる。しかし、この時変換
対象の電位信号Ｗは入力されていないため、時刻ｔｓに
おいて論理“０″の変換終了信号面ｋを出力するととも
に、オール“０”の座標データＹを出力する。この時刻
ｔ３において変換終了信号が０″となることにより、ト
ランジスタＱ６が導通し、信号℃によって導通していた
トランジスタＱ！を非導通とする。これにより、第１の
抵抗膜１は全体の電位が正電位側ヘシフトされ、これに
伴って電極１Ｂから取り出される信号ＶＹも第３図（ｆ
）に示すように変換終了信号ＥＯＣの発生期間中に正電
位側ヘシフトされる。

この状態で時刻ｔＳ４のタイミングで抑圧操作が開始さ
れると、電極２Ｂから第３図（ｇ）に示すように高レベ
ルの電位信号葦が取り出されて抵抗Ｒ１を介してトラン
ジスタＱ６のベースに印加される。これにヨッて、トラ
ンジスタＱ６のコレクタ出力かう第３図（ｈ）に示すよ
うな信号５ＮＳＡが出力される。この後時刻ｔ４におい
てチップセレクト信号面が“０”信号に変化すると、こ
の立下りタイミングにおいて前記信号８ＮＳＡがフリッ
プフロップＦＦｌに取込まれ、その出力から第３図（１
）に示すような抑圧検出信号ＳＮＳとして出力される。

これにより、プロセッサユニツ）　ＰＵは押圧点の座標
を読込むためのプログラムを起動する。

一方、時刻ｔ３４において抑圧操作が開始１れ、かつ時
刻−〜ｔ、においてチップセレクト信号Ｃ８が発生され
ていることにより、スイッチＳＷｔを介して押圧点のＸ
軸方向の位置に対応した電位信号ＶＸが積分回路ＩＴＧ
Ｉへ入力される。これにより、積分回路ＩＴＧｆｉは入
力信号葦を一〜ｔＩｌにおいて積分し、第３図θ）に示
すような電位信号ｖｘ’を出力し、肛変換器ＡＤＣの第
２チヤンネルの幻変換入力ＣＨ２に供給する。すると、
却変換器ＡＤＣはチャンネル切換信号ＣＨ８が“１”に
なっていることを条件に、第２チヤンネルのＤ変換入力
に供給されている電位信号ｖｘ’を選択し、チップセレ
クト信号＆が“１″信号に復帰した時刻ｔｌ＋のタイミ
ングでこの電位信号ｖｘ’のディジタル値への変換動作
を開始する。そして、一定時間後の時刻ｔ−において変
換動作が終了すると、変換終了信号面を“０”信号とし
、プロセッサユニツ）ＰＵＫ対して変換動作が終了した
ことを知らせる。これにより、プロセッサユニット丙は
届変換器ＡＤＣの変換出力、すなわちＸ軸の座標データ
Ｘの読込みを行う。

一方、プロセッサユニット丙はＸ軸の座標データＸを読
込みを行うに先立ち、時刻１．においてチャンネル切換
信号ＣＨ８を“１″信号とする。これは、次の時刻１．
において駆動電圧αｌ）の印加を第１の抵抗膜１から第
２の抵抗膜２へ切換えるためである。従って、時刻ｔ、
においてチップセレクト信号面が“０″信号に変化する
と、この立下りタイミングにおいてフリップ７０ツブＦ
ＦＩの出力信号ＹＤは１”信号に変化し、一方の出力信
号かは“０”信号に変化する。これによシ、今度は第２
の抵抗ｔ８においてスイッチ評１がオン状態と々る。従
って、第１の抵抗膜１の電極１Ｂから取り出されたｙ軸
方向の押圧点に対応した電位信号ＶＹは、このスイッチ
９Ｗｌを介して積分回路ＩＴＧＩに入力される。

すると、積分回路ｌＴｅ１はこの入力電位信号ＶＹをチ
ップセレクト信号８が発生している間積分し、その積分
信号ＶＹ’を信号面の発生停止後も保持して心変換器Ａ
ＤＣの第１チヤンネルのＡＤｉ換入力ＣＨ１に供給する
。これにより、時刻ｔ、〜ｔ、において信号ＶＹはディ
ジタル値に変換される。そして、変換終了信号阪の発生
により、プロセッサユニットＰＵに読込まれる。

以上のような動作は抑圧操作が継続している間繰り返し
行なわれる。これにより、押圧点の座標データを１軸お
よびｙ軸の１対で得ることができる。

次に、超変換器ＡＤＣから出力される座標データＺＤの
読込みやその連続性の判別を行って、押圧点の移動に忠
実に追従した座標データとして出力するプロセッサユニ
ツ）　ＰＵの動作を第４図に示すフローチャートを参照
して説明する。

なお、第４図に示すフローチャートは、最終的に得られ
た座標データに基づき押圧点の軌跡をデイスビレイ装置
の画面に表示することを前提として構成されているため
、押圧点の軌跡が表示されるまでの動作を説明する。

第４図において、まず、押圧点の軌跡の表示色およびそ
の背景色などの条件設定が終了したかどうかがステップ
１００において判断される。この表示のための各種条件
の設定が完了していれば、軌跡表示処理に移る。

軌跡表示処理においては、まずステップ１０１において
フラグＦＬＧが′″ＯＨ”に設定される。フラグＦＬＧ
は、却変換器ＡＤＣから読込んだ座標データＺＤが軌跡
表示処理へ突入した段階の最初のものであるかどうか判
別するためのもので、軌跡表示処理に突入した段階では
“ＯＨ″に設定され、最初の座標データであることが指
示される。フラグＦＬ（）の設定が終ると、ステップ１
０２に示す［ＣＡＬＬＳ器ｓｇＪルーチンへ進む。

［ＣＡＬＬＳ厨ｓｇＪルーチンは、抑圧検出信号８ＮＳ
が“０″になっているかどうかを判別するもので、まず
次のステップ１０２０に示すように信号８ＮＳが０″か
否かが判別される。もし、抵抗膜に対する抑圧操作によ
って抑圧検出信号ＳＮＳが“０”信号になっていれば、
次のステップ１０３の「０ＡＬＬ　ＤＡＴＡ　ＲＤ」ル
ーチンへ進み、Ｄ変換器ＡＤＣからＸ軸およびｙ軸の座
標データＸ、Ｙを読込み、演算処理装置ＣＰＵＫ内蔵さ
れている第１のレジスタに記憶させる。

この後、ステップ１０３０および１ｏ３１において現在
読込んだＸ軸およびｙ軸の座標データＸおよびＹを第２
のレジスタにも座標データＸおよびＹとして記憶させる
。これは、押圧点の軌跡を前回読込んだ座標データＸ、
Ｙを基点とし、新たに読込んだ現在の座標データＸ、Ｙ
を目標点とし、これらの基点と目標点とを直線で結ぶこ
とにより表示するようにしているためである。すなわち
、最初に読込んだ座標データＸ、Ｙについては軌跡を表
示するための基点になるべきデータが無いので、この最
初の座標データが軌跡の基点と目標点とに設定される。

このようＫして最初の座標データＸ、Ｙの読込みが終了
すると、次のステップ１０４の［ＣＡＬＬ　５ｗｇ４ル
ーチンへ移り、ステップ１０４０において抑圧検出信号
ＳＮＢが“０″になっているかどうかが再び判別される
。ここで、抑圧検出信号８ＮＳが“０”であれば、次の
押圧点の座標データＸ、Ｙを読込むためにステップ１０
５の「ｃＡＬＬ　Ｉ）Ａ’Ｉ’Ａ部肛」ルーチンへ移る
。そして、ステップ１０５０において新たなＸ軸の座標
データＸを読込み、次にステップ１０５１においてｙ軸
の座標データＹを読込み、これらの座標データＸ、Ｙを
第１のレジスタに記憶させる。

次に、この第２番目の座標データの読込みが終了すると
ステップ１０６へ進み、ここにおいて７ラグＦＬＧが“
ＯＨ″であるかどうかを判別する。すなわち、ステップ
１０３の１ＣＡＬＬ　ＤＡＴＡｍ人ｌルーチンにおいて
読込んだ座標データＸ、Ｙが最初のものであったかどう
かをフラグＦＬＧによって判別する。

もし、フラグＦＬＧが“ＯＨ”ならば、ステップ１０７
へ進み°このステップにおいて第１番目に読込み第２の
レジスタに記憶されている座標データズと第２番目に読
込み第１のレジスタに記憶されている座標データＸとの
偏差を求め、その偏差が“５Ｈ″（１６進表示）以上の
値になっているかどうかを判別する。同様に、第１番目
の座標データでと第２番目の座標データＹとの偏差を求
め、その偏差が“５Ｈ′′以上の値になっている・かど
うかを判別する。

この判別の結果、偏差が“５Ｈ”以上であれば、ステッ
プ１０７からステップ１０２へ戻９、再び［ＣＡＬＬＳ
ΔＳＫＪルーチンの処理を行う。なお、この場合には第
２のレジスタに記憶きれている座標データＹ。

Ｙは無効とされ、第２番目に読込み第１のレジスタに記
憶されている座標データＸ、Ｙが第１番目のものとして
処理されるようになる。すなわち、前回読込んだ座標デ
ータＸ’、Ｙ’と今回新たに読込んだ座標データＸ、Ｙ
との同一座標軸上での偏差が“５Ｈ”以上ならば、前回
読込んだ座標データＫ。

Ｙは押圧強さの変動等に起因する不連続性のデータと見
做され、ステップ１０３０において第１のレジスタに記
憶されている最新の座標データＸ、Ｙが前回読込んだ座
標データＸ、Ｙとして第２のレジスタに記憶される。

しかし、ステップ１０７における判別の結果、第１番目
に読込んだ座標データＸ、Ｙと２番目に読込んだ座標デ
ータＸ、Ｙとの偏差が″５Ｈ″５Ｈ″らば、これらのデ
ータは連続性があるものとされ、次のステップ１０８へ
進み、座標データＸ、Ｙがディスプレイ装置の画面上の
画素座標に対応するように変換される。この後、ステッ
プ１０９においてフラグＦＬＧを“８０Ｈ”に設定し、
さらにステップ１１１において座標データｘ、ｙ（第１
のレジスタに記憶）がディスプレイ装置の画面上の画素
座標に対応するように変換される。そして、次のステッ
プ１１２において画素座標に変換されたデータＣＸ’、
ＣＹ’およびα、ＣＹが出力レジスタＲＧ３およびＲＧ
４に転送される。この後、ステップ１１３へ進み、ここ
において“ＣＡＬＬ　ＬＩＮＫ″ルーチンが実行され、
データｃｘ”、ｃをデータＣＸ、ＣＹとで示される座標
位置の画素間が直線によって結ばれて画面上に表示され
る。

このようにして、２つの押圧点に対応する画素間が直線
で結合されて押圧点の軌跡として表示されると、次にス
テップ１１４においてレジスタＲＧ４の記憶データＣＸ
、ＣＹがレジスタＲＧ３へ転送される。

これは、第３番目の押昆点に対応する画素座標が指定さ
れた場合に、第２番目の押圧点に対応する画素座標を軌
跡表示のための新たな基点としておくためのものである
。

ステップ１１４の処理が終了すると、次のステップ１１
５においてフラグＦＬＧが“８０Ｈ″に設定された後ス
テップ１０３０へ戻り、第１のレジスタに記憶されてい
る第２番目の座標データＸが第２のレジスタヘデータｙ
として記憶される。そして、次のスーテツプにおいて第
１のレジスタに記憶されている第２番目の座標データＹ
が第２のレジスタヘデータＹとして記憶される。

これにより、第３番目の座標データを読込む状態に移り
、ステップ１０４の「ＣＡＬＬＳ厨ｓｇ　Ｊルーチンが
再度実行される。そして、抑圧検出信号ＳＮＳが“０″
であれば、ステップ１０５の「ｃＡＬＬ　ＤＡＴＡ皿Ｄ
」ルーチンが実行されてステップ１０５０および１０５
１において第３１１目の新たな座標データＸ、Ｙが読込
まれる。

この第３誉１の新たな座標データは第１のＹジスタに記
憶される。

次に、ステップ１０６においてフラグＦＬ（）がＯＨ″
でおるかどうかが判別される。この時、フラグＦＬＧは
ステップ１１５において’８０Ｈ”に設定されているた
め、次のステップ１１０へ進み、今度は第２番目の座標
データｘ、Ｙと第３番目の座標データＸ、Ｙとの備差が
“５Ｈ”以上であるかが判別される。

もし、偏差が５Ｈ”未満であれば、これらの座標データ
は連続性があるものとされる。そして、ステップ１１１
において新たに読込んだ第３番目の座標データＸ、Ｙが
ディスプレイ装置の面直上の画素座標に対応するように
肇換され、こや後前述の場合と同様にして第２番目の押
圧点に対応する画素座標と第３番目の押圧点に対応する
画素座標とが直線で結ばれて表示される。

このようにして順次読込まれる座標データは前後の座標
データ同志で連続性が判別された後、押圧点の移動に追
従した軌跡として表示される。すなわち、偏差が１５Ｈ
″未満の座標データは互に連続性がある正しいもの（座
標データの真値）とされてディスプレイ装置に出力され
る。

しかし、ステップ１１０における判別の結果、第２１１
目の座標データＸ、Ｙ’と第３番目の座標データｘ、ｙ
との同一座標軸上での偏差が“５Ｈ″以上なこにおいて
フラグＦＬ（）が′″８１）１″よシ大きいか否かが判
断される。この時、フラグＦＬＧは“８０Ｈ”であるた
めにステップ１１７へ進み、ここにおいてこの７ラグＦ
ＬＧの内容がインクリメントされる。すなわち、フラグ
ＦＬＧはステップ１１７において“８１Ｈ″に更新され
る。この後、ステップ１０３０を経由せずにステップ１
０４へ戻って再び「Ｃ’ＡＬＬ　ＳＥＮ８ｇＪルーチン
が実行される。そして、さらにステップ１０５において
第４番目の座標データＸ、Ｙが読込まれる。

次いで、ステップ１０６を介してステップ１１０へ進み
、ここにおいて第２のレジスタに記憶されている座標デ
ータズ、Ｙ′と第１のレジメタに記憶されている座標デ
ータＸ、Ｙとの偏差が“５Ｈ″以上か否かが判別される
。すなわち、ここではステップ１１７から［ＣＡＩＪＬ
Ｓ器ｓｇＪルーチンへ直接戻った九衿、第２のレジスタ
の記憶内容は更新されておらず第２番目の座標データが
前回読込んだ座標データの真値として記憶されている。

このため、ステップ１１０においては第２９目に読込ん
だ座標データＸ。

Ｙと第４番目に新たに読込んだ座標データＸ、Ｙとの備
差が“５Ｈ″以上、か否かが判別されることになる。

この判別の結果、両者の偏差が’５Ｈ”未満ならば、ス
テップ１１０からステップ１１１へ進んで第４番目の座
標データＸ、Ｙの画素座標への変換が実行されて前述の
場合と同様にして軌跡として表示される。従って、この
場合には第３番目の座標データは無効とされる。

しかし、ステラ１１１００判別の結果、第２番目および
第４番目の座標データの偏差が再び“５Ｈ”以上ならば
、ステップ１１６へ再び進み、ここにおいて）２グＦＬ
Ｇが“８１Ｈ″よシ大きいか否かが判別される。この時
、フラグＦＬＧは“８１Ｈ”であるため、ステップ１１
７へ進みここにおいて「ｐｒ、Ｇ＝　’８２Ｈ”」にイ
ンクリメントされる。この後、前述の場合と同様に、ス
テップ１０４，１０５の処理が行なわれた後、ステップ
１０５０および１０５１において第５番目の座標データ
Ｘ、Ｙが読込まれて第１のレジスタに記憶される。

そして、ステップ１０６を介してステップ１１０へ進み
、再び第１のレジスタに記憶されている座標データＸ、
Ｙ（すなわち、第５番目の座標データ）と第２のレジス
タに記憶されている座標データｌ。

Ｙ′（す々わち、第２番目の座標データ）との偏差が“
５Ｈ″以上か否かが判別される。

この判別の結果、両者の偏差が“５Ｈ”以上ならば、ス
テップ１１６へ進んで再びフラグＦＬＧの判別が行なわ
れる。この時、フラグＦＬＧは既に“８２Ｈ″になって
いるため、ステップ１１８へ進んで今度は“８ｏＨ″に
設定される。この後、今度はステップ１０３０および１
０３１へ戻り、第２のレジスタに第５番目の座標データ
Ｘ、Ｙが新たな真値として記憶され、以後ステップ１０
４に続く各ステップの処理が実行される。

すなわち、ステップ１０５〜１０５１において第６番目
の座標データＸ、Ｙが新たに読込まれ、続いてステップ
１１０において第５１１目の座標データＫ。

Ｙと第６番目の座標データＸ、Ｙとの偏差が“５Ｈ″以
上か否かが判別される。この判別の結果、偏差が“５Ｈ
″未満ならばステップ１１１において第６番目に読込ん
だ座標データＸ、Ｙの画素座標への変換が行なわれて前
述の場合と同様にして軌跡の表示が行なわれる。この場
合、第３のレジスタＲＧ３には第２番目の押圧点に対応
した画素座標が記憶されているため、第２番目の押圧点
に対応する画素座標と第６番目の押圧点に対応する画素
座標とが直線で結ばれることになる。すなわち、前回に
真値とした座標データに対して“５Ｈ”以上の偏差の座
標データが３回連続した場合には次の座標データは真値
として判別されて軌跡の表示のために出力される。

このように、ステップ１１０において前回の座標データ
との連続性が否定されたものであっても、これがｎ回連
続したならば第ｎ＋１番目の座標データは正しいものと
して出力することにより、押圧点座標の変化幅が大きい
場合の座標データの脱落を防止することができ、押圧点
の移動に忠実に追従した軌跡を表示させることができる
。

さて、抑圧操作は時間的に連続して打力われるとは限ら
ず、ある一定の時間間隔をおいて行なわれることがある
。このような場合には最初の抑圧操作が連続しているの
かを識別しなければ、２つの独立した抑圧操作による押
圧点の軌跡が連続したものとなる。

そこで、このフローチャートには抑圧操作の時間間隔を
識別するためのソフトウェア的なタイマ手段が設けられ
ている。

すなわち、ステップ１０２０において抑圧検出信号ＳＮ
Ｓが“０”か否かが判別されるが、信号ＳＮＳが“０″
でなければ抑圧操作がなされていないものとしてステッ
プ１０２１へムみ、ここにおいてソフトタイマの償うの
が“Ｆ珂”（１６進表示）に設定される。

この後、ステップ１０２２において信号ＳＮＳが“０”
か否かを再び判別し、“０″でなければ次のステップ１
０２３へ進み、ここにおいてソフトタイマの値−Ｄが′
０″になっているかどうか、すなわち所定時間経過した
かどうかを判別する。この判別の結果、−のが“０”で
なければステップ１０２４においてソフトタイマの値を
デクレメント（’Ｉ’ＭＤ−１）　Ｌ、ステップ１０２
２へ戻る。そして、このステップ１ｏ２２において再び
信号８ＮＳが“０″か否かを判別する。そして、この段
階においても信号ＳＮＳが“０”でなければ未だ抑圧操
作がなされていないものとしてステップ１０２３→１０
２４→１ｏ２２の処理を繰シ返し、この繰シ返しの中で
ソフトタイマの値−のを“１″ずつ減じて行く。この結
果、ソフトタイマの値−のが“ｏｌｌになれば、所定時
間の間抑圧操作がなされなかったものとしてステップ１
００の初期条件の判別ステップへ復帰させる。

しかし、ソフトタイマの値ｎのが“０”にならないうち
に抑圧操作が行なわれると、ステップ１ｏ２２からステ
ップ１０３の「ｃＡＬ、ＬＤＡＴＡ双却」ルーチンへ移
シ、座標データＸ、Ｙの読込みを順次行う。

従って、連続的な抑圧操作が行なわれた場合には前述の
ようにして座標データＸ、Ｙが連続して順次読込まれる
ようになる。しかし、所定時間隔てた２つの抑圧操作に
ついては、最初の抑圧操作が終った後ステップ１００へ
復帰し、次の抑圧操作に対する座標データＸ、Ｙの読込
みが７ラグＦＬＧを“ＯＨ”とした後始められるように
なる。この結果、時間的に大きく離れた抑圧操作に対す
る座標データｘ、ｙは互いに区別されてディスプレイ装
置に出力されることになり、全く独立した軌跡として表
示することができる。

これは、ステップ１０４０〜１ｏ４４についても全く同
様である。

以上説明したように、本発明は、２つのｔつ変換器の各
入力につながる積分回路の入力にスイッチ手段を設け、
このスイッチ手段の開閉を駆動電圧の交互印加用制御信
号によシ制御し、駆動電圧印加側の積分回路に対して駆
動電圧が直接入力されることを阻止するように構成した
ものである。

このため、アナログ・ディジタル変換動作の遅れを解消
し、押圧点の移動に正確に追従した座標データを出力す
ることができる。

なお、実施例では被抑圧体として点状のスペーサを備え
たものを使用したが、これに限定されるものではない。

【図面の簡単な説明】

第１図は本発明に使用する被押圧体の一例を示す構造図
、第２図は本発明の一実施例を示すブロック図、第３図
はその動作を説明するためのタイムチャート、第４図は
座標データに基づく軌跡表示に到るまでのフローチャー
トである。１．２・・・・抵抗膜、ＦＦＩ、ＦＦＩ・・・・フリッ
プフロップ、ＡＣ）ｌ、ＡＧＩ・・・・アンドゲート、
ｓｖｎ　、ｓｗｓ・・・・スイッチ、Ｑ１〜Ｑ６・・・
・トランジスタ、ＩＴＧＩ、ＩＴＧＩ・・・・積分回路
、ＡＤＣ・・・・却変換器、ＰＵ・・・・プロセッサユ
ニット、ＣＰＵ・・・・演算処理装置、ＭＩｌｉＭ・・
・・メモリ。特許出願人　新日本電気株式会社代理人　山川政樹（ｔビ１１名）図面力浄書（内容に変更なし）第１ａ！Ｑ（Ｑ）（ｂ）手続補正書こＴ大少特許庁長官殿　　　　　　　’ＢＮ　　’ｔ’　５７．
４・−７“１、事件の表示昭和５Ｇ年特　　許願第（９ｚ）う３号２、全日目の名
称ヒ確り￥舐艦冨３、補正をする者

Claims

【特許請求の範囲】２枚の抵抗膜を対向配置し、これらの抵抗膜に駆動電圧
を交互に印加し、一方の抵抗膜の抑圧による両抵抗膜の
接触点における電位信号を駆動電圧不印加側の抵抗膜の
駆動電圧印加電極および積分回路を介して２つの却変換
器に交互に入力し、前記接触点の電位信号をディジタル
値に変換して押圧点の座標データとして出力する座標検
出装置において、前記２つのＤ変換器の各入力につながる積分回路の入力
にスイッチ手段を設け、このスイッチ手段の開閉を前記
駆動電圧の交互印加用制御信号により制御して駆動電圧
印加側の積分回路に対して駆動電圧が直接入力されるこ
とを阻止するように構成したことを特徴とする座標検出
装置。