JPS589433B2 - カ−ソル制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明はカーソル制御方式に関する。

インクレースモードは、１画面（フレーム）全体の走査
を伺回かに分けて走査するやり方として知られている。

例えば、１フレームの中のラスクに於いて偶数番目を第
１回目の走査、奇数番目を第２回目の走査という具合に
行うやり方である。

このインクレースモードは、画像表示用のＣＲＴ表示装
置にも採用されている。

この画像表示の一例を第１図に示す。

画像表示では、画素単位に画面が表示可能になっており
、画面の上方から数えて偶数番目の画素を偶数ライン、
奇数番目の画素を奇数ラインと呼んでいる。

画素は縦と横のドット数、一般的にはｍ×ｎのドットで
構成されている。

図では、ｍ−１１、ｎは任意としている。各ライン毎に
ラスクアドレスが設定され、図ではｍ＝１１である故、
１１個のラスクアドレスを持って１画素が構成されてい
る。

更に、図では、連続する偶数、奇数ラインの表示文字と
して「Ｅ」なる文字を表示している。

第１図の表示例で、先ず１画面について偶数ラスクアド
レスについて走査を行い（偶数フィールド）、次いで奇
数ラスクアドレスについて走査（奇数フィールド）を行
う。

両者の終了を持って１画面の１回の走査が完了する。

このやり方がインクレースモードの１つのやり方である
。

尚、図で実線が偶数フィールドのラヌタ、点線が奇数フ
ィールドのラスクを示している。

但し、偶数ラインと奇数ラインとでラスクアドレスの偶
数、奇数表示の実線、点線が異っているのは、各ライン
毎にラスクアドレスを相対的に表示しているためであり
、実際にはラスクアドレスは絶対表示となっている。

即ち、奇数ラインの第０番目のラスクアドレスは偶数ラ
インのラスクアドレスからみれば、第１１番目のラスク
アドレス、奇数ラインの第１番目のラスクアドレスは第
１２番目のラスクアドレスとなる。

従って、実線、点線は図の表示でよいことになる。

第１図の如きインクレースモードの他にも種々の方式が
ある。

即ち、相対表示の形で奇数フィールドのラスク、奇数フ
ィールドのラスクという考え方もある。

この事例は第１のインクレーススキャンモード（ＩＳＶ
Ｉモード）と呼んでいる。

第１図に示した事例は、■ＳＶ２モードと称せられる。

この他にも種々の方式がある。かかるインクレースモー
ド方式を採用した場合のカーソル表示について述べよう
。

カーソル表示は、画面の中の一部を特別に指示する場合
に採用されている。

その指示形態としてはアンダーラインの形状表示やブロ
ック形状表示などがある。

本出願人は、先にカーソル表示位置をプログラマプルに
セット可能にするため、カーソルのスタートと終了（エ
ンド）を外部からアドレスとして指示可能とする有効な
特許を出願した。

即ち、外部からセット町能なカーソルスタートラスクレ
ジスタ、カーソルエンドラスクレジスタを設ける方法で
ある。

この２つのレジスタにカーソルのスタートとエンドのラ
スクアドレスアドレスをセットしておく。

次いで、実際の走査を行う。この走査の過程で、別に設
けられた一致検出回路によって、ラスクアドレスが上記
セットされたスタートとエンドのラスクアドレスと一致
するかどうかのチェックを行い、一致が得られた時にタ
イミング信号を発生し、スタートとエンドの両者の一致
のタイミング信号が発生する両区間の間をカーソル表示
可能（カーソルイネーブル）区間と設定せしめる方式で
ある。

この方式では、インクレースモードでないモード、即ち
偶数や奇数の区別なくラスクアドレスの連続走査を行う
方式であるノンインクレーススキャンモードを採用した
場合には特別な問題はないが、インクレースモード下で
は問題が発生する。

具体的に説明しよう。

ＩＳＶ１モードの場合、スタート、エンドレジスク設定
値を偶数か奇数に統一すればカーソル表示が可能である
が、すだれ状表示になってしまう。

たとえば、カーソルスタートラスクレジスクに“０”、
カーソルエンドラスクレジスクに“４″を設定した場合
には、第１と第３ラスクにはカーソルがでない。

一方、第１図に示すＩＳＶ２モードではプログラム値（
該レジスタへの設定値）に対応するカーソル表示町能時
間信号を得ることはできない。

すなわち、プログラム値に対応するカーソル表示形状を
得ることはできない。

本発明の目的は、ノンインクレース、インタレーススキ
ャンモードのいずれにも適用できる（プログラムされた
設定値に対応した任意のカーソル形状を表示できる）カ
ーソル制御方式を提供するにある。

本発明の要旨は、従来例の一致検出ではなく、大小比較
によって実際のラスクアドレスとスタート、エンドラス
クレジスタの内容との比較を行わせ、そのスタートとエ
ンドの両者の大小比較の結果に応じてカーソル表示を行
わせるようにしたものである。

以下、図面により本発明を詳細に説明しよう。

第２図イ，口は本発明の実施例を示す図である。

イ図に於いて、１はカーソルスタートラスクレジスク、
２はカーソルエンドラスクレジスクであり、それぞれ５
ビット構成としている。

３〜７，８〜１２は１ビット比較器であり、レジスタ１
，２の各対応するビットとラスクアドレスＲＡの各ビッ
トとの大小比較を行うものである。

すべて負論理としている。

口図にはそのブロックの入出力関係を明示した図を示し
ている。

レジスタの出力１ビットを八、ラスクアドレスの１ビッ
トを百とし、前段からの入力をＡ＝ＢＩ，Ａ＞ＢＩの２
通りとし、出力もＡ＝ＢＯ，Ａ＞ＢＯの２通りとしてい
る（但し、負論理表示は図に従う）。

１ビット比較器３〜７は直列接続、８〜１２も直列接続
となっている。

口図に示す１ビット比較器の内部構成を第３図に示す。

第３図の１ビット比較器は、ノアゲート３０，３１、ア
ンドゲート３２、インバータ３３、Ｄ−ＭＯＳ（負荷Ｍ
ＯＳ）３４、Ｅ−ＭＯＳ（ドライブＭＯＳ）３５より成
る。

反転比較入力端３６にはＸ１非反転比較入力端３７には
百１下位ビットの一致信号入力端４０にはＡ−Ｂ■、下
位ビットの大小比較信号入力端５０はＡ＞ＢＩが印加さ
れている。

端子３８にはＡ＞Ｂ成立信号、端子３９にハＡ ＝ Ｂ
の一致信号、端子４１には該当ビットの一致信号Ａ＝Ｂ
Ｏ，端子４２には該当ビットの大小比較信号Ａ＞ＢＯが
出力する。

詳細な動作説明は明らかである故、省略する。

第２図イに戻る。

各比較器は５段直列接続によって５ビットのデイジタル
比較器を構成する。

比較器３〜７は、下位ビットに等号キヤＩＪ −Ａ＝Ｂ
Ｏ不等号キヤリーＡ＞ＢＯを送出しながら上位から順々
に比較動作を行い、最下位の１ビット比較器７から結果
が出力する。

比較器３〜７についても同様である。

１３．１４は上記比較器出力からカーソルイネーブル信
号１９を発生するためのアンドゲートである。

ゲート１３の出力１７はＡ≧Ｂ成立信号、出力１８はＡ
≦Ｂ成立信号を示す。

ノアゲート１５は信号１９と表示区間信号２０がインバ
ータ１６を通して反転されてなるブランク信号２０Ａ及
びカーソル位置信号２１とを入力とし、出力としてカー
ソルビデオ信号２２を発生するものである。

カーソルスタートラスタレジスタ１に゛３″、カーソル
エンドラスタレジスタ２に“８”を設定し、第１図に示
したＩＳＶ２モードの場合について動作を説明する。

この場合の偶数フィールド時のタイムチャートを第４図
に示す。

水平最大文字数信号はラスタカウンタの入カクロツクで
もある。

Ａ≧Ｂ成立信号１７はラスタアドレスＲＡ≧力一ソルス
タートラスタレジスタの内容（３）の時のみハイレベル
であり、Ａ≦Ｂ成立信号１８はラスタアドレスＲＡ≦カ
ーソルエンドラスタレジスタの内容（８）の時のみハイ
レベルを示す。

したがって、該信号１７．１８のナンドを取ることによ
り第４図に示すように所望のカーソルイネーブル信号１
９を得ることができる。

なお、ブランク信号２０Ａは帰線時間内のカーソル表示
を禁止するためであり、カーソルアドレス一致信号２１
とともにノアゲート１５に入力されカーソルビデオ信号
２２が得られる。

このように、回路構成が単純であり１ビット比較器のセ
ルも比較的ゲート数が少なくできるのでＬＳＩ化にも好
適である。

第５図は本発明の他の実施例を示すもので、第２図と同
一部分は同一符号で示す。

第２図と異なる点はラスタアドレスとしてラスタカウン
タのマスタ側出力に同期したラスタアドレスＳＲＡを用
いたこと、Ｔラツチ回路２３を追加したことである。

この動作を第６図のタイムチャートで説明する。

但し、レジスタへのセットデークは第４図と同じである
。

Ｓｌ｛ＡはＲＡより最大文字数信号（ラスタクｒンク）
のパルス幅の分だけ位相が進んでいるので、カーソルイ
ネーブル信号２４も第２図の場合より該パルス幅分だけ
進んだ信号となる。

該信号２４をＴラツチ回路２３に入力し、水平最小文字
信号２５のタイミングでラッチすることにより該信号２
５の立上りに同期したカーソルイネープル信号１９を得
る（水平最小文字信号２５は１ラスタ期間における最初
の文字時間タイミングを示すもので、１文字時間のパル
ス幅を持つ）。

したがって、カーソルイネーブル信号１９の水平最大文
字数信号の立下りからの遅れを小さくでき、高速化が達
成される。

このことはＬＳＩチップ内における配線容量やゲー ト
容量による遅れに対しマージンを大きくする効果がある
。

以上の各実施例では、インクレースモードの場合を説明
したが、ノンインクレースモードに対して本発明は適用
できる。

また、スタート、エンドの両レジスタにセットされるデ
ータによってカーソルの形態を種々取りつる。

例えば、スタートとエンドの両者のデータを一致させて
セットすれば、点のカーソルとなり、画素のエリアの始
点と終了点をデータとしてセットすれば、その該当画素
全体がカーソル表示となる。

このことは、逆にカーソル表示が外部の設定値によって
種々町変にできることを意味する。

例えば、ソフト処理によって、ダイナミックにカーソル
表示が可能となる。

更に、各実施例ではビット比較器を使用したが、データ
比較を補数をとって行う構成によっても可能である。

本発明によればノンインクレース、インタレーススキャ
ンモードのいずれに対しても、カーソルスタートラスタ
、カーソルエンドラスタレジスタの設定値に矛盾なく対
応してカーソル形状をプログラム町能にする。

したがって、どんなラスタスキャンタイプのＣＲＴディ
スプレイ装置にも同一のカーソル制御回路で対応できる
ので汎用性、経済性に優れ、ＬＳＩ化に好適である。

【図面の簡単な説明】

第１図はインクレーススキャンモード時のラスクアドレ
スと表示画面を示す図、第２図イ，口は本発明の一実施
例を示す回路図、第３図は第２図を補足説明する回路図
、第４図は一実施例の動作を説明するタイムチャート図
、第５図は本発明の他の実施例を示す回路図、第６図は
他の実施例の動作を説明するタイムチャート図である。 １・・・・・・カーソルスタートラスタレジスタ、２・
・・・・・カーソルエンドラスタレジスタ、３〜１２・
・・・・・ビット比較器。

Claims (1)

【特許請求の範囲】
1. １ カーソルの開始ラスクアドレス値が書込まれるカー
   ソルスタートラスクレジスタと、カーソルの終了ラスク
   アドレス値が書込まれるカーソルエンドラスクレジスタ
   と、実際のラスクアドレスと上記スタート、エンドラス
   クレジスタのアドレス値とをそれぞれ大小比較する比較
   手段と、を備えると共に、実際のラスクアドレスが両レ
   ジスクに書込まれたアドレス値の間にある場合のみカー
   ソル表示を行わせるようにしたカーソル制御方式。