JPS589580B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS589580B2 JPS589580B2 JP55054716A JP5471680A JPS589580B2 JP S589580 B2 JPS589580 B2 JP S589580B2 JP 55054716 A JP55054716 A JP 55054716A JP 5471680 A JP5471680 A JP 5471680A JP S589580 B2 JPS589580 B2 JP S589580B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- glass layer
- layer
- temperature
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
- H10P32/141—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に拡散不純物
源として不純物含有ガラスを用いた拡散方法の改良に関
する。
源として不純物含有ガラスを用いた拡散方法の改良に関
する。
半導体基板中に所望の不純物を導入する方法の一つにい
わゆるスピン・オン・グラスを用いた拡散方法がある。
わゆるスピン・オン・グラスを用いた拡散方法がある。
これは、砒素（Ａｓ）、燐（Ｐ）、ボロン（Ｂ）等所望
の不純物を含有する液状カラスを、回転塗布法により半
導体基板表面に被着し、形成されたカラス層を不純物源
として前記不純物の半導体基板への拡散を行なう固相一
固相拡散法である１この方法により拡散処理を行なう際
には、従来は上述のごとく半導体基板表面にガラス層を
形成した後、まず窒素（Ｎ２）雰囲気あるいは大気中に
おいて当該半導体基板を１００〔℃〕〜４００〔℃〕の
低温に加熱して上記ガラス層中のエチルアルコール等の
溶剤を除去し、しかる後例えば１０００［’Ｃ］程の高
温に加熱して拡散処理を施こしていた。
の不純物を含有する液状カラスを、回転塗布法により半
導体基板表面に被着し、形成されたカラス層を不純物源
として前記不純物の半導体基板への拡散を行なう固相一
固相拡散法である１この方法により拡散処理を行なう際
には、従来は上述のごとく半導体基板表面にガラス層を
形成した後、まず窒素（Ｎ２）雰囲気あるいは大気中に
おいて当該半導体基板を１００〔℃〕〜４００〔℃〕の
低温に加熱して上記ガラス層中のエチルアルコール等の
溶剤を除去し、しかる後例えば１０００［’Ｃ］程の高
温に加熱して拡散処理を施こしていた。
ところが上述のごとく低温で加熱処理を施こして溶剤が
除去されたガラス層は非常に吸湿しやすく、一亘吸湿す
ると表面に曇りを生じる。
除去されたガラス層は非常に吸湿しやすく、一亘吸湿す
ると表面に曇りを生じる。
このようなガラス層を不純物源として拡散を行なっても
半導体基板中に不純物が拡散されにくく、拡散層の不純
物濃度にバラツキを生じる。
半導体基板中に不純物が拡散されにくく、拡散層の不純
物濃度にバラツキを生じる。
そのためガラス層中の溶剤を除去した後、直ちに拡散工
程を施こすか或いは乾燥窒素雰囲気中に保存する等の配
慮を必要とし、その取扱いは必ずしも容易ではなかった
。
程を施こすか或いは乾燥窒素雰囲気中に保存する等の配
慮を必要とし、その取扱いは必ずしも容易ではなかった
。
本発明の目的は半導体基板表面に不純物を含有する液状
ガラス層を形成した後、湿度の影警を受けることのない
取扱い容易な拡散方法を提供することにある。
ガラス層を形成した後、湿度の影警を受けることのない
取扱い容易な拡散方法を提供することにある。
本発明の半導体装置の製造方法の特徴は、半導体基板表
面に所望の不純物を含有する液状ガラス層を形成した後
、低温加熱処理による溶剤の除去工程を行なうことなく
いわゆるランピング方式による拡散処理工程を施こすこ
とにある。
面に所望の不純物を含有する液状ガラス層を形成した後
、低温加熱処理による溶剤の除去工程を行なうことなく
いわゆるランピング方式による拡散処理工程を施こすこ
とにある。
以下本発明の一実施例を図面を用いて説明する。
第１図〜第５図は本発明を用いて、バイポーラ半導体集
積回路（ＩＣ）における埋込層を形成する実施例を工程
の順に示す要部断面図である。
積回路（ＩＣ）における埋込層を形成する実施例を工程
の順に示す要部断面図である。
先ず第１図に示すように、ｐ型シリコン基板１表面に、
所定の開口を有する二酸化シリコン（ Ｓ ｔ ０２
）膜２を形成し、該基板上に回転塗布法により砒素（Ａ
ｓ ）のようなｎ型不純物を含む液状ガラス層３を被着
する。
所定の開口を有する二酸化シリコン（ Ｓ ｔ ０２
）膜２を形成し、該基板上に回転塗布法により砒素（Ａ
ｓ ）のようなｎ型不純物を含む液状ガラス層３を被着
する。
該ガラス層の厚さは液状ガラスの粘度及び回転塗布法に
おける回転数により制御し得る。
おける回転数により制御し得る。
従来の製造方法においてはこのあと前述のごとく低温加
熱処理を施こしてガラス層３中の溶剤を除去していたが
、発明者らはこの低温加熱処理を施こすことなく上記ガ
ラス層３を被着したシリコン基板１を保存して拡散処理
を行なった場合には上記ガラス層３表面に水分が吸着し
ても拡散層の不純物濃度には何の影響もないことを見出
した。
熱処理を施こしてガラス層３中の溶剤を除去していたが
、発明者らはこの低温加熱処理を施こすことなく上記ガ
ラス層３を被着したシリコン基板１を保存して拡散処理
を行なった場合には上記ガラス層３表面に水分が吸着し
ても拡散層の不純物濃度には何の影響もないことを見出
した。
その理由は定かではないが、本発明はこの現象を利用し
たものである。
たものである。
即ち、上記ガラス層３を被着せるシリコン基板１を溶剤
除去のための低温加熱処理を施こすことなく、拡散炉中
に静置してランピング方式による拡散処理を行ない、砒
素（Ａｓ）拡散したｎ十型層４を形成する。
除去のための低温加熱処理を施こすことなく、拡散炉中
に静置してランピング方式による拡散処理を行ない、砒
素（Ａｓ）拡散したｎ十型層４を形成する。
つまり、予かしめ拡散温度より低い例えば９００〔℃〕
に調節された拡散炉中に、上記ガラス層３被着シリコン
基板１を挿入配置し該シリコン基板１を予熱するととも
にガラス層３中の溶剤を除去し、次いで炉温を２０〔℃
／分〕〜３０［℃／分］程度で上昇させ、所定の拡散温
度、例えばｌ２００〔゜Ｃ〕に保つ。
に調節された拡散炉中に、上記ガラス層３被着シリコン
基板１を挿入配置し該シリコン基板１を予熱するととも
にガラス層３中の溶剤を除去し、次いで炉温を２０〔℃
／分〕〜３０［℃／分］程度で上昇させ、所定の拡散温
度、例えばｌ２００〔゜Ｃ〕に保つ。
所定時間経過後、例えば２０〔℃／分〕〜３０〔℃／分
〕の割合で徐冷して所望の温度、例えば９００〔℃〕に
降温してから、前記シリコン基板１を拡散より取り出す
。
〕の割合で徐冷して所望の温度、例えば９００〔℃〕に
降温してから、前記シリコン基板１を拡散より取り出す
。
このようにシリコン基板１上にガラス層３を形成した後
、溶剤除去を目的とした低温加熱処理を施こすことなし
にランピング方式の拡散処理を行なって得られたｎ＋型
層４の不純物濃度は、ガラス層３形成後の保存方法及び
保存時間等に影響されることなく、ガラス層中の不純物
含有量、ガラス層の厚さ、拡散温度及び時間により制御
できるこのあとの工程は再び通常の方法に従って進めて
よく、第３図に示すように前記カラス層３及びＳｉＯ２
膜２を除去し、エビタキシャル成長法によりｎ型層５を
成長せしめ、次いで必要に応じて熱処理を施こして第４
図に示すようにｎ＋型埋込層４′を形成する。
、溶剤除去を目的とした低温加熱処理を施こすことなし
にランピング方式の拡散処理を行なって得られたｎ＋型
層４の不純物濃度は、ガラス層３形成後の保存方法及び
保存時間等に影響されることなく、ガラス層中の不純物
含有量、ガラス層の厚さ、拡散温度及び時間により制御
できるこのあとの工程は再び通常の方法に従って進めて
よく、第３図に示すように前記カラス層３及びＳｉＯ２
膜２を除去し、エビタキシャル成長法によりｎ型層５を
成長せしめ、次いで必要に応じて熱処理を施こして第４
図に示すようにｎ＋型埋込層４′を形成する。
一般には、エビタキシャル成長の際同時にｎ＋型層４か
らｎ型不純物がエビタキシャル成長層５内に拡散されて
、ｎ十型埋込層が形成される。
らｎ型不純物がエビタキシャル成長層５内に拡散されて
、ｎ十型埋込層が形成される。
次いでアイソレーション領域の形成、素子の形成を行な
って例えば第５図に示すごときパイポーラＩＣを得る。
って例えば第５図に示すごときパイポーラＩＣを得る。
同図において６はｐ型のベース領域、７はｎ十型のエミ
ツタ領域、８はｎ十型コレクタ・コンタクト領域、９は
ｐ型のアイソレーショ７領域、１０，．１１ ，１２は
夫々エミツタ、ベース及びコレクタ電極、１３は表面保
護絶縁膜である。
ツタ領域、８はｎ十型コレクタ・コンタクト領域、９は
ｐ型のアイソレーショ７領域、１０，．１１ ，１２は
夫々エミツタ、ベース及びコレクタ電極、１３は表面保
護絶縁膜である。
本発明は上記実施例に限定されることなく種種変形して
実施し得るものである。
実施し得るものである。
例えば前述の実施例におけるｎ型とｐ型をすべて反対に
しても良く、また埋込層形成以外の拡散工程に用いるこ
とも可能である。
しても良く、また埋込層形成以外の拡散工程に用いるこ
とも可能である。
更に本発明は集積回路装置のみならず、ダイオード、ト
ランジスタ等の個別半導体装置の製造にも適用し得る。
ランジスタ等の個別半導体装置の製造にも適用し得る。
以上説明したごとく、本発明の半導体装置の製造方法に
よれば、拡散不純物源としてスピン・オン・ガラスを用
いた固相一固相拡散方法において、水分の影響を排除す
ることが可能となり、保存方法等の取扱いが容易となる
うえ、当該拡散処理の均一性の向上を図ることができる
。
よれば、拡散不純物源としてスピン・オン・ガラスを用
いた固相一固相拡散方法において、水分の影響を排除す
ることが可能となり、保存方法等の取扱いが容易となる
うえ、当該拡散処理の均一性の向上を図ることができる
。
第１図ないし第５図は本発明の半導体装置の製造方法の
実施例を示す要部断面図である。 １・・・・・・半導体基板、３・・・・・・不純物を含
むガラス層、４・・・・・・拡散層、４′・・・・・・
埋込層。
実施例を示す要部断面図である。 １・・・・・・半導体基板、３・・・・・・不純物を含
むガラス層、４・・・・・・拡散層、４′・・・・・・
埋込層。
Claims (1)
- １ 半導体基板上に所望の不純物を含有する液状ガラス
を塗布して形成したガラス層を不純物源として前記半導
体基板中に不純物を拡散する半導体装置の製造方法にお
いて、表面にガラス層が塗布された半導体基板を所定の
拡散温度より低い、ランピング方式拡散処理の初期温度
近傍の温度に設定された拡散炉中に配置して予熱し、次
いで該拡散炉を所定の拡散温度として前記ガラス層から
半導体基板への不純物拡散処理を行なう工程を含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55054716A JPS589580B2 (ja) | 1980-04-24 | 1980-04-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55054716A JPS589580B2 (ja) | 1980-04-24 | 1980-04-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56150823A JPS56150823A (en) | 1981-11-21 |
| JPS589580B2 true JPS589580B2 (ja) | 1983-02-22 |
Family
ID=12978522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55054716A Expired JPS589580B2 (ja) | 1980-04-24 | 1980-04-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589580B2 (ja) |
-
1980
- 1980-04-24 JP JP55054716A patent/JPS589580B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56150823A (en) | 1981-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3089793A (en) | Semiconductor devices and methods of making them | |
| US4431460A (en) | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer | |
| US3745070A (en) | Method of manufacturing semiconductor devices | |
| JPH02162720A (ja) | 半導体装置の製造方法 | |
| US3287187A (en) | Method for production oe semiconductor devices | |
| US3707410A (en) | Method of manufacturing semiconductor devices | |
| JPS589580B2 (ja) | 半導体装置の製造方法 | |
| JP2783410B2 (ja) | 半導体装置の製造方法および製造装置 | |
| JPS6227727B2 (ja) | ||
| JPS57194525A (en) | Manufacture of semiconductor device | |
| JPS5544701A (en) | Manufacturing transistor | |
| JPH02163942A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPS593869B2 (ja) | シリコンゲ−ト型電界効果半導体装置の製造方法 | |
| US4105476A (en) | Method of manufacturing semiconductors | |
| JPS5856462A (ja) | 半導体装置の製造方法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JPS63133673A (ja) | 半導体装置の製造方法 | |
| JPH03257920A (ja) | 半導体装置の製造方法 | |
| Prasad et al. | Arsenic spin-on source for deep junction formation | |
| JPS6190431A (ja) | 半導体装置の製法 | |
| JPS60171773A (ja) | 半導体装置の製造方法 | |
| JPH01283821A (ja) | 半導体装置の製造方法 | |
| JPS5915499B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5961922A (ja) | 半導体不純物拡散法 | |
| JPS55111125A (en) | Method for manufacture of semiconductor device |